（信号与信息处理专业论文）实时处理系统中的可编程信号源设计.pdf

坠一 摘要 率义工要训论，实时处理系统中两种典型的可编程数字信弓发生器的设计实 现。存基于存储器的信号产生电路设计中，采用了直接数字频率合成技术( d d s ) ， d d s 技术的苯本原理特点在文中进行了详细的阐述，介绍了一种低杂散d d s 的设 汁方案及其存f p g a 中的实现。在基于处理器的信号产生方法和相应的电路中 王要讨论d s p 中数据的产生算法并设计实现了d s p 与外部设备的数据传输，重t l 是如何利用d s p 的链路口来减少共享总线d s p 系统的总线冲突。在数字信号源的 硬件设计l _ i ，深入讨论了数模混合电路的p c b 抗干扰性和可靠性设计，着重介绍 了高速多通道d a c 的多时钟同步的解决方洪。 关键词：信号产生直接数字频率合成d s p f p g a 多通道时钟同步 a b s t r a c t t h ed e s i g na n dr e a l i z a t i o no ft w ot y p i c a lk i n d so fd i g i t a ls i g n a ls o u r c e si sm a i n l y e x p l o r e di nt h i sp a p e r i nt h ed e s i g no t s i g n a lg e n e r a t i o nc i r c u i t sb a s e do nm e m o r i e s ， t h ed i r e c td i g i t a lf r e q u e n c ys y n t h e s i s ( d d s ) t e c h n o l o g yi sa d o p t e d t h eb a s i ct h e o r y a n dc h a r a c t e r i s t i c so fd d sa r ei n t r o d u c e di nd e t a i l al o ws p u r i o u sd d sf r a m e w o r k a n di t sr e a l i z a t i o ni nf p g aa r ed i s c u s s e di nt h ed e s i g no fs i g n a ls o u r c ec i r c u i t sb a s e d o np r o c e s s o r s ，t h eg e n e r a t i o na n dt r a n s p o r to fw a v ed a t ai st h ep o i n t t h ei n t e r f a c e b e t w e e nl i n kp o r ta n df p g ai sd e s i g n e dt oa b b r e v i a t et h eb u sc o l l i s i o n si nam u l t i - d s p s y s t e mt h a th a sas h a r e ds y s t e mb u s i nt h eh a r d w a r ed e s i g no fd i g i t a ls i g n a ls o u r c e s ， t h ea n t i i n t e r f e r e n c ea n dr e l i a b l e n e s sd e s i g no fap c bi ss t u d i e dd e e p l y ，t h es o l u t i o n s t oc l o c k s s y n c h r o n i z a t i o ni nm u l t i c h a n n e lh i g hs p e e dd a cs y s t e ma r ep a i ds p e c i a l a t t e n t i o n k e y w o r d ：s i g n a lg e n e r a t i o n d i r e c td i g i t a l f r e q u e n c ys y n t h e s i s d s p f p g am u l t i c l o c ks y n c h r o n i z a “o n 西安电子科技大学 学位论文独创性( 或创新性) 声明 秉承学校严谨的学风和优良的科学道德，本人声明所旱交的论文是我个人在导 师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注 和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成果； 也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材 料。与我一同t 作的同志对本研究所做的任何贡献均已在论文中做了明确的说明 并表示了谢意。 申请学位论文与资料若有不实之处，本人承担+ 切的法律责任。 本人签名 日期地2 上2 名 西安电子科技大学 关于论文使用授权的说明 本人完全了解两安电了科技大学有关保帮和使用学位论文的规定，即：研究生 在校攻读学位期间论文工作的知识产权单何属西安电子科技大学。学校有权保留 送交论文的复印件，允许查阅和借阅论文：学校可以公布论文的全部或部分内容， 可以允许采用影印、缩印或其它复制_ f 段保存论文。同时本人保证，毕业后结合 学位论文研究课题再撰写的文章律并名单位为两安电子科技大学。 本人签名 导师签名势 i _ 1 期一边zz ! 迈 日! 明j ，- 丛 第一章绪论 第一章绪论 1 1 论文的研究背景 在数字信号处理系统中，经常需要产生一些信号作为激励源或者测试源。随 着科技的发展，现代信号处理对信号源频率的准确度和稳定度的要求越来越高。 作为电子系统中必不可少组件，信号源在很大程度上决定了系统的性能。传统的 模拟式信号产生电路一般采用振荡器，只能产生少数几种波形，不仅灵活性差， 准确度也很低。现代的电子系统中要求信号源能产生波形的种类多、频率高，而 且要求可靠性高，操作灵活以及便于控制。 一个数字信号处理系统一般可以简单分为信号输入采集模块、处理模块、输 出控制模块三部分。作为信号处理的后端，信号源把处理过后的数据和计算结果 发送到后续系统或者直接转换成为模拟信号发送出去。 从功能上来讲，数字信号源一般可以分为两部分，数字波形的产生部分和数 据发送及转换部分。在本文中，按照数字波形的产生方法不同，把数字式信号产 生电路分为两种：基于存储器的信号产生电路和基于处理器的信号产生电路。在 各种基于存储器的信号产生电路中，直接数字频率合成技术由于其相比较其他技 术的优越性，如极高的频率分辨率、较大输出频率范围、宽的输出信号相对带宽、 任意波形的输出能力等，获得了广泛的应用和快速的发展，如雷达系统、通信系 统等。而如果要产生的信号频率要求不是很高，比如声纳信号等，就可以采用基 于处理器的信号产生方法，这种方法可以充分利用处理器的编程灵活性和通用性， 来达到产生多种信号的目的。 数字式信号源的一个不可或缺的部分就是数字模拟 换器件，随着数字信号 处理的优化能力的大幅度提高，影响信号质量的一个很重要的因素就是d a c 的性 能。传统的d a c 器件采用的转换模式主要有r 一2 r 阶梯式电阻网络，加权电阻网 络、加权电流和单值电流数模转换等几种。现在大部分的d a c 都会采硐两种甚至 三种转换模式的混合应用，吸取各家之长，弥补吾家之婚足它们的一大特色，通 常将这些采用多种转换方式的结构称为分段式电流源结构。分段式电流源结构有 效降低了加权电流转换模式中最高权值与虽低权值的比值，易于实现它们之间的 加权匹配。 在实际的工作中，数字信号源的虑用极其广泛，如实验宅与某所合作的项目， 声纳信号处理板上，就用到了摹于d s p 的信号发生电路。而在实验室与另一所合 2实时处理系统中的可编稃信号源设计 作的项目，宽带数字化接收发射机上，采用了d d s 技术在f p g a 上实现的方式设 计了宽带数字信号源，都取得了很好的效果。 1 2 论文的内容安排 本文主要针对实验室与其他单位合作的“声纳信号处理板”以及“宽带数字 化接收发射机”项目，并结合不同的信号产生方法，设计了相应的信号发生系统， 并完成了d s p 的编程和f p g a 的设计。 论文各章节的主要内容安排如下： 第二章基于数字式和模拟式的分类，介绍各种信号产生电路的原理，特点以 及各自的实现方法； 第三章介绍了d d s 信号发生器设计在f p g a 中的实现，研究了d d s 的杂散 产生原因，提出了有效降低d d s 输出信号杂散的实现方法； 第四章以共享总线的d s p 系统为依托，设计了基于d s p 的信号产生电路， 在f p g a 中实现了d s p 的链路口进行数据传输的设计： 第五章详细讨论了信号处理后端的硬件设计，d a c 的各种参数对d a c 的影 响，p c b 的可靠性设计和混合电路的抗干扰设计。特别深入讨论了多个高速通道 转换时钟的同步解决方案。 第一章信号的产生 3 第二章信号的产生 在信号处理中，信号发生器为雷达、声纳等有源设备产生输出波形，此波形 通过调制或者变换，以无线电磁波、光、声波的形式发射出去。对于电信号发生 器，按照实现方式分为两类：模拟式和数字式。当然，不管是模拟式还是数字式， 最后产生出来的信号都应该是模拟信号。 近些年来，在设备调试、验证过程中，用仪器产生模拟或数字信号逐渐普及 起来，有的仪器可以设定产生不同波形、不同频率的模拟信号，而更高档的仪器 还可以将m a t l a b 仿真产生的数据输入到仪器中，转化成模拟信号后输出，还可以 产生噪声。例如a w g 5 2 0 ，用网络接口可以将计算机产生的仿真数据下载到仪器 中，利用外加的1 0 m h z 时钟作为相参时钟，产生中频信号，或者i 、q 两路视频 信号，采样率可达5 0 0 m h z ，信号频率达到1 0 0 m h z 以上。 2 1模拟式振荡信号发生器 模拟振荡式信号发生器是最简单的一种信号发生器。优点是器件数量少、线 路简单、制造成本低、易于调试等。缺点是模拟振荡式信号发生器难以产生信号+ 处理所需要的复杂波形，难以获得很高的输出信号精度和稳定度。一般只用于对 精度和稳定度要求不太高的设备中。 模拟式振荡器的种类很多，从振荡电路中有源器件的特性和形成振荡的原理 来看，可把振荡器分为反馈式振荡器和复杂式振荡器两类。前者是利用有源器件 和选频电路根据正反馈原理所组成的振荡电路，后者是把一个呈现负阻特性的二 端有源器件直接与振荡点镜像连接而组成的；按照输出信号可以分为正弦波振荡 器和非于弦波振荡器( 张弛振荡器) ：按照组成振荡电路的元件来讲，又可以分 为r c l c 振荡电路和t 绉体陶瓷振荡电路。 晶体陶瓷振荡r 乜路腻十高精度振荡电路，但成本较高，而r c l c 振荡电路的 精度和稳定度就比较差，成本较低。根掘这些振荡器不同的特点和性能，它们有 着各自的使用方法神i 适用环境。 2 1 1r c l c 振荡电路 在制作信号发，士电路时，很多情况下频率的精度和稳定度未必要求很高，即 使出现百分之几甚f 白分之十几的误差，能够产生振荡就是一种良好的状态。这 时，经常使用r c 或l c 振荡电路，r c 振荡电路的振荡周期由电容c 与电阻r 决 4实时处理系统中的可编群信弓源设计 定，而l c 振荡电路则由电感l 和电容c 决定。 r c 和l c 振荡电路有多种结构和方案，但在频率设定时利用r 与c 的时问常 数r c ，以及l 与c 构成的谐振电路这点上，这些方案都是相同的。振荡频率精度 与稳定度超出使用的r c 或l c 的稳定性一般不太好。 若将r c 振荡电路与l c 振荡电路进行比较的话，l 的成品比较难得到，l c 振荡电路设计也比较麻烦。为此，目前，在低频范围内使用容易设计的r c 振荡电 路，在高频振荡电路中不得以的时候才使用l c 振荡电路。在振荡频率可变的灵活 性上，对于r c 振荡电路，采用可调电阻r 就可以简单地改变振荡频率：对于l c 振荡电路，可根据各自的不同用途，通过改变l 或改变c 来改变振荡频率，但是 l c 振荡电路中不能像r c 振荡电路那样，用可调电阻简单地改变c 或l 来改变振 荡频率，实际上调整起来比较困难，而通过电压或电流，就能使用可调电阻简单 改变c 或l 的值，如压控电容、电感等。 撺幅栳定化删略 图2 1 文氏桥振荡电路的基本组成 如图2 1 ，文氏桥是一种典型的r c 振荡器，其特点就是结构非常简单。如图 所示，负反馈侧是由电阻网络决定的放大器，诈反馈侧是具有频率选择性的r 与 c 的串并联电路。 放人电路反馈i b 路 生生二 “， 一i 面_ - j s f 巾 ； i 自f j m ； f 反蝎f ； 图2 2 集电极调带式l c 振，隽电路 如图2 2 ，l c 振荡f 乜路由品体管等放人器 乍与频率选择电路构成。从调谐电 路到放大电路的输入端引入反馈时，次级线圈的极性反转，施加正反馈，从而产 生振荡。 2 1 2 陶瓷和晶体振荡电路 振荡电路设计时非常重要的指标是振荡频： ! 范围和频率精度( 包括稳定度) 。 第一章信号的产生 5 各种振荡电路中频率精度最高的是晶体振荡电路。晶体振荡电路中内含温度补偿 电路、稳定度为数p p m 的高稳定电路以及微机等数字电路基板上使用的数十p p m 数量级的晶体时钟模块，不过他们的输出波形一般为方波。 高频电路中如需要高稳定度的正弦波时，多采用晶体振子自n p l - 围滤波电路构 成振荡电路。这种晶体振荡器与晶体时钟模块使用的频率一般为5 0 0 k h z 1 0 0 m h z 。 实际中，在精度要求不像晶体振荡器那样高的用途中，这些用途希望价格较 低，这时候就会采用陶瓷晶子构成的振荡电路。作为振荡电路大体上与晶体振子 同样处理，但q 值( 起振点) 较低，振荡频率很容易随振子的负载电容发生变化， 这是它的缺点。 2 1 3 锁相环 锁相环( p h a s el o c kl o o p ，简称p l l ) 并不是一个信号发生环路，但是它在 信号发生器或者信号产生电路和频率合成器中起着极其重要的作用。它在信号产 生电路和频率合成中用途十分广泛。下面简要介绍一下锁相环的工作过程。 p l l 主要由鉴相器、低通环路滤波器、线性压控振荡器和反馈回路构成。压 控振荡器的输出信号f o 经过反馈回路得到矗输入到鉴相器，鉴相器将这个反馈信 号与# l , j j n 参考频率作f c 比较，产生一个相应的可变误差电压输出至低通滤波器， 误差电压经过低通滤波后馈入压控振荡器的控制输入端，这样就可以便和丘之 间的任何频率差和相位差逐步减小到一个固定值，这时坏路就被锁定了。 锁相环的功能如图2 3 ，图中的压控振荡器( v c o ) 是整个p l l 的关键部件。 v c o 的输出频率和输入电压呈线性关系。p d 比较两个输入信号，得到一个相位差 输出，这个相位差输出值经过l p f 后加到v c o 中，强制改变v c o 的输出信号频 率，直到f p 和c 之间的相位差值不再发生变化为止，这样f o 的频率也会稳定在n 倍疋上，实现了倍频的功能。 图2 3 锁相环的功能框图 锁相环路可用作倍频器、分频器、频率加( 减) 法器和町变倍频器等，在完成频 率运算的同时，p l l 还具有滤波作用，滤除原始参考信号的随机相位噪声和杂散。 因此，p l i 。对于通信和高频电路设计有极其重要的意义。后向将会介绍p l l 在直 接数字频率合成中的应用。 6实时处理系统中的可编稃信号源设计 2 2 数字式信号发生器 对于数字式信号发生器来说，要想产生出模拟信号，必须用到d a c ，按照送 往d a c 的数据产生方法，可以分为存储器型和处理器型。 2 2 1 基于存储器的信号产生方法 基于存储器的信号产生方法的基本思想是这样的，首先将预先设计好的数字 信号存入波形存储器中，然后通过查表，循环往复地按照一定的规律对查找表寻 址，读出这些数字抽样值，送往d ，a 转换器转换，最后经过模拟滤波器平滑后， 输出所需要的模拟信号，其基本工作框图如下： 输出 图2 4 基于r o m 的信号发生器的功能框图 波形存储器中的数据设计主要靠m a t l a b 等计算工具产生，而波形存储器的硬 件实现则有很多选择：可以采用专门的存储芯片，如f l a s h 等；还可以采用f p g a 内部的r a m 资源或逻辑单元构造的寄存器资源。如果用的是专门的存储芯片，就 需要通过接口把p c 中的波形数据编程到存储芯片内部，对于较大量的数据，高速 的u s b 接口是一个很好的选择；而如果所用的存储器是由f p g a 构造的，那么波 形数据就伴随着f p g a 的配置过程固化到f p g a 内部。 这种结构的优点在于：可编程，操作简单，输出波形的频率较高。 只要能确定所要输出波形数据的地址，就可以通过简单的寻址把波形数据读 出来，送到d a 转换器中转换成模拟信号。 无论是专fj 的存储芯片还是可编程逻辑器件内部构造的存储器，其访问速度 都能达到很高的速度。特g i j 是现在很多f p g a 芯片已经能够支持有些特殊的高速 接口技术。如l v d s 技术等，速度可以达到数百兆甚至千兆，这样输出波形的频 率就取决于d a c 的杖换速度以及其后的低通滤波器。原理上讲，只要采用足够高 速的d a c ，就能输 h 足够高频率的模拟信号。 这种方法也有不可避免的缺点。 这种结构所产g 二的信弓波形种类的多少，取决于所要波形的幅度码量化位数， 输出信号的最低频率和频率分辨牢。一个给定大小的波形存储器r o m ，是不l ，r 能 产生出任意波形的；要想产生出足够多种的波形就必须控制量化位数，减小频率 输出范围，降低输出信号的频率分辨率。事实上，受到d a c 转换位数的限制，波 形存储器中幅度码过高的晕化位数也是浪费。这样实际应用中就需要在信号的频 率输出范围和频率分辨率七与波形种类之间权衡折中。 第一章信号的产生 7 直接数字频率合成( d d s ，d i r e c td i g i t a lf r e q u e n c ys y n t h e s i s ) 技术是目前迅 速普及的一种频率合成技术。根掘其信号的数据产生过程和设计原理，我们可以 将d d s 归入存储器型的信号发生器。近年来，随着大规模集成电路和微电子技术 的迅速发展，d d s 在合成频率信号方面表现出来的诸多优越性，使得d d s 成为研 究的热点。后面将详细介绍d d s 的基本原理和特点，并介绍基于f p g a 的d d s 实现方法。 2 2 2 基于处理器的信号产生方法 数字信号处理器可以分为软件处理器和硬件处理器两大种类。软件处理器的 主流器件是d s p ，其优势在于编程灵活，通用性强：而以f p g a 为代表的硬件处 理器有着大量的硬件m a c ( 乘加器) 资源和1 0 口资源，能够产生频率更高的信 号。基于处理器的信号产生方法的流程和基于存储器的方法大致类似，所不一样 的，只不过送往d a c 的数据不再是通过对波形存储器寻址产生，而是直接由处理 器计算实时产生。其功能框图如下： 图2 5 基1 处理器的信号发生器的功能框图 用f p g a 等硬件处理器作为处理器时，由于其内部集成了大量m a c ，因而具 有更加强大的实时计算能力；其i o 口速度也可以做到高的水平，能达到5 0 0 m h z 以上，但是这种方案产生信号的速度却无法和存储器型信号源相比。硬件处理器 的编程灵活性的不足却大大限制了信号产生电路的任意波形能力，影响了数字信 号源的通用性，而实现成本上也会更高。 如果用d s p 等软件处理器作为处理器，就能够充分利用d s p 编程的灵活性。 这种灵活性给信号发生器带束了诸多的好处。d s p 的编程过程中，通过调用相应 的数学函数就可以产生不同的波形，理论上，可以产生出任意的波形，事实上， 如果d s p 有足够多的函数u r 调用就能产生出足够多种类的波形，基本上不会受到 存储空间的限制。 然而，这种方法也有其l 蹦- 彳j 的缺陷。首先是d s p 外部总线的限制，主流d s p 的最高系统时钟一般都在1 0 0 m h z - 2 0 0 m h z 之间，如果是d s p 与d a c 直接相连， 即使能够保证没有其他的操作打断d s p 与d a c 之问的传输，输出模拟信号频率 也是比较有限。其次，通用d s p 的计算速度也需要考虑，在d s p 产生波形数据的 计算过程中，主要用到的是m a c ，而在大多数通用d s p 内部，这样的m a c 数量 非常有限产生出一个波彤数掘的就斋要几个甚至几十个时钟周期，也会影响到 输出信号的频率。 8实时处理系统中的可编群信号源设计 个完整的d s p 系统中，与d s p 外部总线相连接的外设不止d a c 一个，还 有各种外部存储设备，总线接口器件，a d c 等。处理器的各个外设将会分时占用 外部总线，这样就迸一步限制了d a c 占用总线的时问，从而影响到波形数据的输 出以致输出波形的频率和采样点数。所以，这种信号产生方法主要用于低频率信 号或者对频谱要求不是很高的信号产生，比如声纳信号等。 在实验室与某所合作的一个信号处理板上信号源的设计中，就采用了d s p 作 为处理器的数字信号源，本文将在第四章详细讨论这个方案的设计实现。为了避 免d a c 长时间占用d s p 外部总线，设计中将会避丌繁忙的系统总线，采用d s p 上的其它高速接口实现d s p 与d a c 之间的数据通信。 小结 虽然我们把信号产生电路分成了模拟和数字两种方法，但是在实际应用中， 通常是两种方法的混合应用，以获得更好的性能。例如，由于晶振具有较高的频 率精度和较宽的频率输出范围，通常把晶振产生的高精度时钟作为各种数字式信 号产生电路中d s p 或者f p g a 的源时钟或者参考时钟。 第三章基丁f p g a 的d d s 信号发生器设计9 第三章基于f p g a 的d d s 信号发生器设计 随着无线电技术的迅猛发展，雷达、导航、宁宙飞行、导弹以及空间探索工 作的开展需要高精度、高稳定度的信号源。在信号产生的各种设计方法中，频 率合成由于其工作频率稳定，精度高等优点成为了极其重要地位。频率合成的理 论形成于2 0 世纪3 0 年代，技术的发展主要经历了三个阶段。第一代：直接频率 合成技术( d s ) ；第二代：间接式频率合成技术( i s 或p l l ) ：第三代：直接数 字频率合成技术( d d s ) d d s 作为新一代数字频率合成技术，发展迅速并显示 了很大的优越性，已经在军事和民用领域得到了广泛的应用，如雷达、通信、电 子对抗、产品测试、医学应用等。 3 1d d s 的工作原理和特点 1 9 7 1 年，美国学者j t i e m e y 等人首次提出了以全数字技术，从相位概念出发 直接合成所需波形的一种频率合成理论。限于当时的技术和器件产能，它的性能 指标尚不能与已有的技术相比，故未受到重视。近些年来，随着微电子技术的迅 速发展，直接数字频率合成器( d i r e c td i g i t a lf r e q u e n c ys y n t h e s i s 简称d d s 或 d d f s ) 得到了飞速的发展，它以优越的性能成为现代频率合成技术中的佼佼者。 d d s 的优点具体体现在相对带宽宽、频率转换时| 日j 短、频率分辨率高、输出相位 连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活 方便等方面，并具有极高的性价比。 3 1 1d d s 的工作原理 d d s 的原理框图如图3 1 所示，一个最基本的d d s 包含相位累加器、波形存 储器、数模转换器、低通滤波器和参考时钟五部分。 幽3 1d d s 原理幽 在参考时钟的驱动下，相位累加器以频率控制字k 为步进进行线 牛累加，累 l o 实时处理系统中的可编群信号源设计 加结果与相位控制字相加，锝到相位码( 胛) 对波形存储器r o m 寻址，使之输出相 应的幅度码，经过数模转换器得到相对应的阶梯波，最后通过低通滤波器滤除不 需要的取样分量，得到连续的所需频率的波形。 以一个理想的正弦波s ( ，) 为例。 s ( ，) = ac o s ( 2 n 力+ ) ( 3 - 1 ) 式( 3 - 1 ) 说明s ( f ) 在振幅和初相确定后，频率与相位的关系为： 痧( ，) = 2 万 ( 3 2 ) d d s 就是利用式( 3 - 2 ) 中矿( ，) 与时间t 成线性关系的原理进行频率合成的， 在时问f = c 问隔内，正弦信号的相位增量与正弦信号的频率构成一一对应关 系： f = 矿( 2 万7 = ) ( 3 3 ) 为了说明d d s 相位量化的工作原理，可将正弦波一个完整的周期内的0 2 n 的 变化用一个相位圆表示，其相位与幅度一一对应，即相位圆上的每一个相位均对 应输出一个特定的幅度值。那么一个位的相位累加器对应相位圆上2 “个相位 点，其最低的相位分辨率为矿= 2 n - 2 ”。假如n = 8 ，则共有2 8 = 2 5 6 种相位值与 2 5 6 种幅度值相对应。该幅度值存储于波形存储器中，在频率控制字k 的作用下， 相位累加器给出不同的相位码对波形存储器寻址，完成相位幅度的变换，经数模 转换器变成阶梯波信号，再通过低通滤波器平滑便得到模拟输出信号。 在图3 一l 所示的方框图中，参考时钟由一个高稳定的晶体振荡器产生，用于提 供d d s 中各部件同步工作。频率控制字k 送到相位累加器的输入端，相位累加器 在时钟频率的作用下，不断对频率控制数据进行线性相位累加，当相位累加器累 积满量时就会产生一次溢出，相位累加器的溢出频率就是d d s 输出的信号频率。 由此看出，相位累加器实际上就是一个以模数2 为基准、随频率控制字k 变化的 计数器，它累积了每一个参考时钟周期r 内合成信号的相位变化，这些相位值对 波形存储器r o m 进行寻址。假设在r o m 中写入了2 “个正弦波形数据，每个数据 有d 位。不同的频一 - 1 5 f l7 # k 会导致不同的相位增量，这样从r o m 输出的if 弦 波形的频率便不同，r o m 输出的d 位二进制数送到d a c 中进行d a 变换，得到 量化的正弦波输出，最后纾过低通滤波器滤除高频分量，平滑后得到模拟的正弦 信号。 波形存储器t 要完成信号的相位序列妒( h ) 到幅度序列s ( n ) 之l 日j 的转化。从理 论上讲，波肜存储器可以打储具有周期性的任意波形，在实际应用中，以下弦波 最具代表性，应用也最广。d d s 输出信号的频率与时钟频率以及频率控制字之间 的关系如下式所示： 厶，= k ，2 ( 3 - 4 ) 其中，厶。为d d s 输出信号的频率，k 为频率控制字，为时钟频率，n 为 第三章基于f p g a 的d d s 信号发生器设计 1 l 相位累加器的位数。 3 1 2d d s 的技术特点 由于d d s 采用了不同于传统频率合成的全数字结构，因而具备许多直接式频 率合成技术和间接式频率合成技术所不具备的特点。 d d s 在相对带宽、频率转换时闽、高分辨率、相位连续性、正交输出以及集 成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平，为系 统提供了优于模拟信号源的性能。其主要优点为： ( 1 ) 相对带宽很宽 d d s 的输出频率的下限对应于频率控制字k = 0 时的情况，即输出信号为直流。 根据n y q u i s t 定理，d d s 的理论输出频率上限应为正2 ，但由于低通滤波器的非 理想过渡特性及高端信号频谱恶化的限制，工程上可实现的d d s 输出频率上限一 般为： k = 2 正5 ( 3 5 ) 因此，可得到d d s 的输出频率范围一般可以认为是肌2 ，5 。这样的相对带 宽是传统频率合成技术所无法比拟的。 、 ( 2 ) 频率转换时间短 d d s 是一个开环系统，无任何反馈环节，这种结构使得d d s 的频率转换时间 极短。事实上，在d d s 的频率控制字改变之后，需经过一个时钟周期之后按照新 的相位增量累加，才能实现频率的转换。因此，频率转换时间等于频率控制字的 传输时间，也就是一个时钟周期的时间。时钟频率越高，转换时间越短。d d s 的 频率转换时间可达纳秒数量级，比使用其它的频率合成方法都要短数个数量级。 ( 3 ) 分辨率高 当时钟，的频率确定后，d d s 的频率分辨率由相位累加器的位数a 决定。理 论上只要增加相位累加器的位数a 即可获得任意小的频率分辨率。当k = i 时，d d s 产生的最低频率对应着频率的分辨率，即 厶。= 。2 ( 3 6 ) 目蓟，大多数d d s 的分就车c 1 丁以轻松纠达h z 数垦级，许多d d s 甚至可以做 到h z 数量级。 ( 4 ) 相位连续 从d d s 的工作原理可以看出束，改变d d s 输出频率，实际上改变的是频率 控制字k ，即每一个时钟周期的牛| 位增量，而相位函数的曲线是连续的，只是在 改变频率的瞬问其频率发生了突变。这就足d d s 的频率捷变时的相位连续性。 ( 5 ) 波形输出灵活 只要在d d s 内部加上相应的控制如调频控制f m 、调相控制p m 和调幅控制 1 2 实时处理系统中的可编群信号源设计 a m ，即可以方便灵活地实现调频、调相和调幅功能，产生f s k 、p s k 、a s k 和 m s k 等信号。另外，只要在d d s 的波形存储器存放不同波形数据，就可以实现各 种波形输出，如三角波、锯齿波和矩形波，甚至是任意的波形。只要r o m 足够大， d d s 就能够输出足够多种类的波形。当d d s 的波形存储器分别存放正弦和余弦函 数表时，就可得到正交的两路输出。 ( 6 ) 相位噪声低 。 d d s 的相位噪声主要由参考时钟的相位噪声、参考时钟的频率和输出频率之 比的关系和器件本身的噪声基底决定。从理论上讲，输出信号的相位噪声会对参 考时钟信号的相位噪声有2 0 1 9 ( z ，厶，) d b 的改善。但在实际的工程应用上，还 必须考虑包括相位累加器、r o m 和d a c 等器件的影响。 由于d d s 中几乎所有部件都属于数字电路，易于集成，功耗低、体积小、重 量轻、可靠性高，且易于程控，使用相当灵活，因此性价比极高。当然，全数字 结构在给d d s 带来许多优点的同时，也带来了很多的局限性，如工作频带较低、 杂散抑制差等。 ( 1 ) 杂散抑制差 由于d d s 采用全数字结构，不可避免地引入了杂散。其束源主要有三个：相 位累加器结果舍位误差造成的杂散；幅度量化误差( 由存储器有限字长引起) 造 成的杂散和d a c 非理想特性造成的杂散。杂散抑制差是d d s 一个主要缺点。 ( 2 ) 工作频带低 这也是d d s 的主要缺点之一，是其应用受到限制的主要因素。根据d d s 的 结构和工作原理，d d s 的工作频率显然受到器件速度的限制，器件主要指r o m 和d a c 的速度限制。目前d d s 的最高输出频率在数百m h z 。 在实际工程上的d d s 设计中，主要焦点在于如何扩展信号输出频带和抑制杂 散。特别是在杂散抑制上，目前已经成为d d s 的一个研究热点。 3 2 基于f p g a 的低杂散d d s 设计 上一节已经提到，提高d d s 性能、改善输出信号波形的一个重要的方向就是 提高d d s 对杂散的抑制。从上一节的叙述中我们知道影州d d s 杂散抑制特性的 主要有三个因素，其中，相位截断误差与相位累加器的仃放输出位数a 有密切关 系，幅度量化误差与波形存储数掘总线位数d 相关，而d a c 的1 理想特性与d d s 的结构没有多少帽关性，主要取决于d a c 器件的怙能。因此，设h - - - 个良好的低 杂散d d s 可以从三个方面入手： ( 1 ) 改进相位累加嚣的结构，优化相位累加器 的有效输出序列；( 2 ) 优化波形存储器的结构，增大波形存储器的容量，以保留 更多的相位有效位和数据总线：( 3 ) 精心选择d a c 器件，使之适配于相应的d d s 。 第三章基于f p g a 的d d s 信号发生器设计1 3 在f p g a 中的关于降低杂散的工作主要通过改进相位累加器的结构和优化波 形存储器的结构来实现的。 在f p g a 设计过程中，减小相位截断误差，意味着要求在d d s 的波形查表过 程中必须保留更多的相位有效位，减小幅度量化误差则意味着波形存储器必须保 留更多的输出数据位数。但是由于成本和器件的限制，波形存储器的容量无法做 到很大。在f p g a 中的设计，还需要考虑到设计余量，如果a = 1 8 ，d = 1 6 ，d d s 所需要的存储器资源需要4 m b i t ，这不仅需要用到较高端的f p g a 器件，而且f p g a 的综合过程也会比较麻烦，成本将会大大增加。如果采用外部存储器的话，又会 大大降低数据读写速度从而影响到输出信号的指标。 因此，在低杂散的d d s 设计中，可以通过改变d d s 的传统结构中的相位到 正弦波形的映射关系，采用新的结构体系，增加波形数据的存储效率，在存储器 容量有限的情况下，保留更多的相位有效位和数据总线位数。 3 2 1 相位累加器的优化 l 、相位截断对d d s 的频谱影响i 以l 在实际d d s 中，因r o m 存储容量限制，通常截取相位累加器的高m 位来寻 址r o m ，而舍去低p 位( m + p = a ) ，就产生了相位截断，截断产生的相位误差序 列为s 。( 功= n k r o o d 2 。其中r o o d 是求模运算。我们不考虑波形存储器r o m 量化 误差和d a c 非理想误差的影响，那么在相位截断条件下，d d s 输出频谱只( ，) 为： 疋( 甜) = i t 窆羔三；勘( 华万) 蹦等石) e 姒一，丝二弓五z 俄c o + 2 j r f o - 2 z 班一2 j r g ) 一 丌砉善等t 冬手弛c 扣州一，鼍咖砌蚶z 硼一 ，r 耋善等c 丝乎枇c 知州一，丝弓半枷砌觯卅z 碱，+ 厅薹善三t 里丌) 勋( 皇石) e x p ( - ，曼2 妻子丌坝m z 万z z 碱铊碱) ( 3 7 ) 式( 3 - 7 ) 中，杂散频率分量为厂= 坑五z ( ，= o ，l ，+ 2 ，；h = 1 2 ，m ) ， 为d d s 的聚样频率，z 为d d s 的信号输出频率。在各杂散频率分量中，幅度最 强的位于，= _ ，i 处，记为s 。，其中，石= f o r 2 , ，口= k g c d ( 2 s k ) ， 五= 2 8 g c d ( 2 6 k ) ，g c d 表示最大公约数。假如s 表示主谱的幅度， s = ，r s a ( z c j , ，_ ，= ) ，其中鼬( j ) = s i n ( x ) x ，则： 寺划域击勋- 丢) 1 _ 6 0 2 ( a - p 帅， 鼬 1 4 实时处理系统中的可编栏信号源设计 可见，相位舍位每减少l 位，杂散抑制性能就能改善约6 d b ，但增加寻址位数 对r o m 容量同样会提出更高的要求，理论上虽然简单，但实现起柬受着很多限制。 这里我们采用的是o l e a f y 等人提出的一次噪声整形法。 2 、一次噪声整形法1 3 s l 基于次噪声整形法相位累加器的结构如图3 2 所示： 幽3 2 一次嵘声整形结构 传统的相位累加器结构的d d s 输出为： l ( ，) = s i n ( f o ( i ) 2 “- b e l ( f ) ) ( 3 9 ) 利用三角变换，可得： ，。( f ) = s i n ( + ，：，( f ) 2 “) + e l ( i ) c o s ( f , , ( i ) 2 ”) ( 3 1 0 ) 式( 3 1 0 ) 中，正是d d s 的输出频率；m 为相位累进器的位数；e l ( i ) 是由相 位舍位引起的相位截断误差；而图3 2 中一次噪声整形结构中的d d s 输出为： f m a ( f ) = s i n ( f , , ( i ) 2 m ) + ( p ，( f ) 一e ，( i 一1 ) ) c o s ( l o 2 ”) ( 3 一1 1 ) 从式( 3 ) 我们可以看m ，一次噪声整形法的原理是将本次的相位截断误差 减去前次的相位截断误差，因此可以使相位截断误差减少，从而有效控制了由 相位截断引起的杂散。 3 2 2 波形存储器的优化 由上面可知，相位禽化 每碱少。位，杂散就可以改善6 d b ，但是减少相付舍位 则意味着增大r o m 容量。扛设法增大r o m 绝对容量的同时，还应通过压缩存储 数据柬获得更高效的r o m 。 r o m 舍位引起的幅发餐化误差在d d s 输出频谱上表现为背景噪声，其幅度 远远小于由相位舍位和d a c 误芋引起的杂散信号幅度。由幅度量化误差引起的杂 散，其主诺附近的信噪比为： l s i ) = 1 4 7 1 + 6 ，0 2 d t 3 - 1 2 ) 可见，通过增加有效的教掘位数同样能够增加输出信号的频谱质量，但是受 限于器件容量数扼有效 敏，l 己 、做到无限长。在降低波形存储容量改善杂散性 能的方法中，单象限i f a 2 , 波形存储结构和s u n d e r l a n d 结构1 3 4 】是两种非常典型的有 第三章基于f p g a 的d d s 信号发生器设计 1 5 效方法。 1 、单象限存储结构 k 图3 3 单象限存储结构示意l 鳘l 图3 3 是单象限存储结构的示意图。这种结构中，波形存储器只需要存储波形 的第一象限的数据。相位累加器用于波形寻址的有效a 位输出中，高两位被用作 确定象限，低( a 2 ) 位用来寻址波形存储器。这样波形存储器的容量就压缩为原 来的l 珥。以a = l g ，d = - 1 6 为例，r o m 的大小就是1 m b i t 。这种结构虽然大大减少 了f p g a 中的存储资源使用量，但是对于大多数的f p g a 来讲，i m b i t 的r o m ， 无论在内部资源还是设计难度上，都不是一个很好的选择。而下面将要讨论的 s u n d e r l a n d 结构无论是在容量控制方面还是在杂散抑制方面都将会是一个极其优 化的方法。 2 、s u n d e r l a n d 存储结构 s u n d e r l a n d 结构可以认为是单象限存储的一个改进结构。该结构将用于寻址波 形存储器的地址a 分为三个部分，高位x 位、中| 日j 位y 位和低位z 位，并且满足 x + y + z = a 。 令高x 位，中间y 位和低z 位所代表的数值分别为：九、办、屯，则寻址 波形存储器的a 位的数值为： 九= 九+ 力+ 办 ( 3 - 1 3 ) 与其相对应的诈弦相位值可表示为： 0 a = 2 9 r 丝。嘲争砌争砌参 令口= 2 万磬，= 2 万鲁，兄= 2 ”告，则眈= 口+ 十五，g a 2 石， p 丢2 万，五c i 岳2 万。 由三角函数关系： s i n ( s a ) = s i n ( t 2 + 多+ 五) = s i n ( a + ) c o s ( 五) + c o s ( 口) c o s ( l s i n ( 五) 一s i n ( 口) s i n ( ) s i n ( a ) 1 6 实时处理系统中的可编稃信号源设计 出于口 l ，五 l ，式可以近似为 s i n ( 0 4 ) s i n ( a t + ) + c o s ( a t ) s i n ( 2 ) ( 3 - 1 5 ) 式( 3 - 1 5 ) 表明，2 “2 个字节的大容量的波形存储器可以用两个较小容量 ( 2 “个字节和2 “2 个字节) 的波形存储器来代替，从而达到降低波形存储器容 量的目的。如图3 4 所示。 设计中，我们采用的是a = 1 8 ，令x = y = z = 6 ，r o m 中每个字为1 6 b i t s 。那么五的 最大值2 7 r 祟，式的第一项s i n + ) 的最大值为l ，而第二项 c o s ( a t ) s i n ( x ) s i n ( 五) s i n ( 2 石j 昙) 。砉o 7 7 3 l ( 3 1 6 ) 由此可见，采用s u n d e r l a n d 结构，如果第一项量化位数为1 6 b i t s ，则第二项只 会影响其最低的7 位，因此只需将第二项量化为7 b i t s ，加在第一项的低位即可。 因此，采用s u n d e r l a n d 结构后，波形存储器r o m 的容量压缩比为： ( 2 8 x 1 6 ) ：( 2 2 x 1 6 + 2 1 2 7 ) = 4 4 5 2 1 7 ：1 波形数据经过s u n d e r l a n d 算法压缩过后只需要占用8 0 k b i t s 的存储器空间。采 用s u n d e r l a n d 结构后，可以更加有效的利用存储空间来达到更好的杂散抑制性能。 x + y + z厂 刘s i n ( a + f 1 ) - - - - - - - - - - - - - - - n 加 l 法 茸c o s s i n 器 幽3 4s u n d e r l a n d 存储结构示意幽 本文稍后所介绍的f p g a 中的d d s 设计，就是采用了s u n d e r l a n d 结构柬实现 高效的数掘压缩。 3 2 3d d s 在f p g a 中的实现 山下d d s 召一通信电子各个领域都有着广泛的应用，所以随着微电子技术和大 规模集成电路的发展，出现了多种的专用d d s 芯片，如a d 公司的a d 9 8 5 4 ，这 些d