（通信与信息系统专业论文）基于非对称多处理器的数字电视soc架构设计.pdf

1 1 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 y 17 5 9 3 9 3 基于非对称多处理器的数字电视s o c 架构设计 摘要 数字电视是电视技术、通信技术和计算机技术的跨学科综合产 物，而数字电视芯片设计则是数字电视产业链中的一个关键。随着芯 片工艺技术的不断发展，以及应用需求的不断扩大，数字电视芯片规 模不断增加，集成度越来越高，单芯片、一体化已然成为当今数字电 视芯片发展趋势。如何架构数字电视芯片系统，更好的满足了用户对 数字电视功能越来越高的需求，已经成为当前研究的热点。 本文针对这种高性能数字电视芯片的要求，设计了一种多处理器 的数字电视s o c 架构，其中完成的工作有： 1 ) 系统架构设计：针对数字电视特点，采用了非对称多处理器架 构，将整个数字电视系统功能分为逻辑密集型与算术密集型两个部 分，将这两部分功能分配到不同的处理器上，并根据两种功能的需求 在不同的处理器上采用了不同的软件系统。 2 ) 分析多处理器通信机制：介绍了系统中用于处理器间命令通信 的邮箱( m a i l b o x ) 通信和用于大数据量通信的共享内存( s h a r e d m e m o r y ) 两种机制的实现，并分析了以环形缓冲区的方式管理共享 内存的机制，最后比较了它们的性能优劣。 3 ) 流程优化和异常控制：分析多处理器数字电视系统的工作方 式，提出了基于b r i d g e 模型的系统流程优化。并分析了如何通过硬 件看门狗和软件复位的方式，提高多处理系统的稳定性。 本架构现已应用在一款已上市的数字电视芯片中。 关键词数字电视s o c ，非对称多处理器，邮箱通信，共享存储器， 看门狗 鼍噎 j，0；，汁， ，：，q，?- t h ea r c h i t e c t u r ed i s i g no fd t vs o c b a s e do na s m p a bs t r a c t d i g i t a lt v i sap r o d u c to f i n t e r d i s c i p l i n eo ft v 。t e l e c o m m u n i c a t i o n a n dc o m p u t e rs c i e n c e a n dd i g i t a lt vc h i pd e s i g ni st h ek e yt e c h n o l o g y i nd i g i t a lt vi n d u s t r yc h a i n a st h ed e v e l o p m e n to fc h i pm a n u f a c t u r i n g a n du s e r sd e m a n d d t vc h i ph a sag r e a ti n c e n s e m e n ti nc h i ps c a l ea n d b e c o m e sm o r ea n dm o r ei n t e g r a t e d s i n g l e - c h i pa n di n t e g r a t i o no nc h i pi s t o d a y s t r e n d i th a sb e c o m er e s e a r c hh i g h l i g h tt h a th o wt o d e s i g n a r c h i t e c t u r et os a t i s f yu s e r si n c r e a s i n gd e m a n df o rt v sf u n c t i o n t h i sp a p e rd e s i g n sad i g i t a lt vs o ca r c h i t e c t u r et om e e tt h e r e q u i r e m e n tf o rh i g h p e r f o r m a n c ed t vc h i p i t sm a i nw o r ki n c l u d e s ： 1 ls y s t e ma r c h i t e c t u r ed e s i g n ：i ta d o p t st h ea s m pa r c h i t e c t u r e a c c o r d i n gt od t v sf e a t u r e i td i v i d e st h es y s t e mf u n c t i o ni n t ot w op a r t s ： l o g i c a l i n t e n s i v ea n da r i t h m e t i c i n t e n s i v e 。a n dd i s p a t c ht h et w op a r t si n t o u n i q u ec p u a n dd i f f e r e n ts o f t w a r es y s t e mi su s e di ne a c hc p u 2 l a n a l y s i s o fm u l t i p r o c e s s o rc o m m u n i c a t i o nm e c h a n i s m ：i t i n t r o d u c e st w oc o m m u n i c a t i o nm e c h a n i s mu s e di ns y s t e m ：m a i l b o x m e c h a n i s mu s e df o r i n t e r - p r o c e s s o rc o m m a n dc o m m u n i c a t i o na n d s h a r e dm e m o r ym e c h a n i s mu s e df o rm a s s d a t ac o m m u n i c a t i o n i ta l s o a n a l y s e st h er i n gb u f f e rs t r u c t u r ew h i c hi s u s e dt om a n a g es h a r e d m e m o r y f i n a l l y , i tc o m p a r e st h ep e r f o r m a n c eo ft h et w om e c h a n i s m s 3 ) p r o c e s so p t i m i z a t i o na n de x c e p t i o nh a n d l i n g ：i tp r o p o s e s a s y s t e mp r o c e s so p t i m i z a t i o nb a s e do nb r i d g ep a t t e ma c c o r d i n gt od t v s y s t e m sw o r k i n gm a n n e r a n di td i s c u s e sh o w t oi m p r o v es t a b i l i t yo f m u l t i p r o c e s s o rs y s t e mb yu s i n gh a r d w a r ew a t c h d o ga n ds o f t w a r er e s e t t h ea r c h i t e c t u r eh a sb e e na d o p t e di na no n s a l et vc h i p k e yw o r d s ：d t vs o c ，a s m p ，m a i l b o x ，s h a r e dm e m o r y ，w a t c h d o g 哼 毒： ，呻t，：，b 第一章绪论 目录 l 1 1 数字电视的应用与发展1 1 1 1 数字电视概述。1 1 1 2 数字电视芯片的发展2 1 2s o e 技术的应用与发展2 1 2 1s o c 技术特性2 1 2 2s o c 设计4 1 3 并行技术在s o c 中发展与应用。5 1 4 课题主要研究工作6 1 4 1 研究意义6 1 4 2 课题完成工作7 1 4 3 论文结构7 第二章多处理器数字电视s o c 的系统架构 9 2 1 多处理器并行架构设计9 2 1 t 数字电视系统功能分析9 2 1 2 多处理器并行架构选择1 0 2 1 3 基于a s m p 架构的处理器间功能分配。1 1 2 2 多处理器硬件设计1 3 2 2 1 多处理器系统硬件架构。1 3 2 2 2 系统总线架构介绍1 5 2 3 多处理器软件设计1 7 2 3 1m i p s o 软件架构1 7 2 3 2m 口s 1 的f r a m e w o r k 架构2 1 第三章多处理器通信与数据交互 3 1m a i l b o x 通信模型2 6 3 1 1 邮箱设计2 6 3 1 2 邮箱协议2 9 3 1 3 邮箱控制。3 3 3 1 4 邮箱优点3 4 3 2 共享内存数据通信模型。3 4 3 2 1 环形缓冲区管理3 5 3 2 2 硬件r b 设备3 6 3 2 3 工作流程3 7 3 2 4 共享内存的互斥。3 8 3 3 通信性能分析3 9 第四章基于a s m p 架构的系统流程优化和异常控制 4 1 4 1 多处理器系统流程。4 1 4 1 1 数字电视接收处理流程。4 1 4 1 2 在线点播处理流程4 3 4 2 多处理器间系统功能流程优化4 4 4 2 1 设计模式简介。4 4 4 2 2 优化实现4 6 4 2 3 优化效果j 。4 8 4 2 多处理器间的异常控制和保护机制。4 8 4 2 1 硬件看门狗4 9 4 2 2 软件复位5 2 第五章全文总结及展望 参考文献 致谢 作者攻读硕士学位期间发表的学术论文 5 4 5 6 5 8 5 9 北京邮电大学2 0 1 0 届硕士研究生毕业论文 第一章绪论 2 1 世纪是信息经济时代，信息产业将成为支柱产业，数字电视将取代模拟 电视成为新兴的信息产业之一，即将掀起新的经济浪潮。作为数字电视产业的 核心，数字电视芯片在数字电视产业化中具有关键性的战略地位。 1 1 数字电视的应用与发展 1 1 1 数字电视概述 数字电视( d t v ：d i g i t a lt e l e v i s i o n ) 是指节目摄制、编辑、发送、传输、存 储、接收和显示等环节全部采用数字处理的全新电视系统。也可以说数字电视 是在信源、信道、信宿三方面全面实现数字化和数字处理的电视系统，其中电 视信号的采集( 摄取) 、编辑加工、播出发送( 发射) 属于数字电视的信源，传输 和存储属于信道，接收端和显示器属于信宿。数字电视通过信息的数字化传输 方式，提供更清晰的图像和光盘质量的立体声音响。同时，数字电视又是计算 机化了的电视，它与计算机技术融为一体，数字化地处理、传输、接收和显示 信息1 1 1 。可以说，“数字电视一概念的含义不仅仅是指电视接收机，还是包含了 从发送、传输到接收的全过程。 数字电视采用了超大规模集成电路、计算机、软件、数字通信、数字图像 压缩编解码、数字伴音压缩编解码、数字多路复用、信道纠错编码、各种信道 的调制解调以及高清晰度显示器等技术，它是继黑白和彩色电视之后的第三代 电视 2 h 4 1 。可以用传送一套模拟电视节目的带宽传送至少一套数字高清晰度电 视节目或4 - - - 6 套标准清晰度电视节目，将彻底结束目前模拟电视频道拥挤不 堪的局面。 数字电视按其传输途径可分为三种：数字卫星电视、数字有线电视和数字 地面广播电视。数字电视按其传输视频( 活动图像) 比特率的大小可粗略划分为 三个等级，即普及型数字电视( p d t v ：p o p u l a rd i g i t a lt e l e v i s i o n ) 、数字标准清 晰度电视( s d t v ：s t a n d a r dd e f i n i t i o nt e l e v i s i o n ) 和数字高清晰度电视( h d t v ： h i g hd e f i n i t i o nt e l e v i s i o n ) ，见表1 1 所示p j - 1 6 j 。 北京邮电大学2 0 1 0 届硕士研究生毕业论文 表1 - 1 数字电视业务的三等级 等级图像尺寸 活动图像 显示清晰度视频编码 ( 取样数喈j 描行) 比特率标准 m b p s p d t v 3 5 2 * 2 8 8 1 2 2 5 m - 3 0 0m p e g - 1 2 s d t v7 0 4 乖5 7 63 - 83 5 0 - 6 0 0m p e g 2 h d t v1 9 2 0 1 0 8 01 8 2 08 0 0 1 0 0 0m p e g 2 1 1 2 数字电视芯片的发展 随着数字电视标准的确定，国外很多芯片生产商对于高清晰度数字电视接 收系统已经有了比较完整的解决方案。而随着v l s i ( v c 巧l a r g es c a l e i n t e g r a t i o n ) - v 艺技术以及e d a ( e l e c t r o n i cd e s i g na u t o m a t i c ) t 具的不断发展， 数字电视芯片的功能和规模也在不断增加，集成度越来越高。以有线数字电视 接收端系统为例，从以前针对各个功能模块单独设计芯片，以芯片组的方式构 建整个接收解码系统，发展到目前比较流行的信道解调芯片加信源解码芯片的 双芯片方案( 如s t v 0 2 9 7 + s t i 7 0 2 0 ) 。 与此同时，随着网络技术和多媒体技术的发展，诸如m p e g - 4 和h 2 6 4 等 较新标准的应用也越来越普及，因此对后端部分也提出了新的要求：除了支持 传统的m p e g 2 标准之外，还能够针对新一代多媒体业务进行处理，实现诸如 m p e g - 4 或h 2 6 4 视频解码等功能。系统控制部分用于协调控制前后端及其内 部功能模块的运作，并能支撑嵌入式实时操作系统乃至用户应用程序的开发运 行。此外，为满足实际应用和功能扩展需要，接收系统还应包含接口附件，通 常包括异步串行接口、并口、智能卡接口、网络接口、i d e ( i n t e g r a t e dd i s k e l e c t r o n i c s ) 接口等。 而本文的研究对象是设计出一个能够支持h d t v 等级并能支持诸如 m p e g - 4 等多媒体业务处理的有线数字电视系统芯片的s o c 架构。 1 2s o c 技术的应用与发展 1 2 1s o c 技术特性 集成电路产业的发展已经经历了半个多世纪的时间，在这半个多世纪以来 集成电路产业不断发展壮大，集成电路设计从晶体管的集成发展到逻辑门的集 2 北京邮电大学2 0 1 0 届硕士研究生毕业论文 成，现在又发展到口的集成，即s o c ( s y s t e m o n ac h i p ) 设计技术。 s a c 设计技术始于2 0 世纪9 0 年代中期，随着半导体工艺技术的发展，l c 设计者能够将愈来愈复杂的功能集成到单硅片上，s o c 正是在集成电路( i i c ) 向 集成系统0 s ) 转变的大方向下产生的。1 9 9 4 年m o t o r o l a 发布的f l e xc o r e 系统( 用 来制作基于6 8 0 0 0 和p o w e r p c 的定制微处理器) 和1 9 9 5 年l s i l o g i c 公司为s o n y 公司设计的s o c ，可能是基于i p ( i n t e l l e c t u a lp r o p e r t y ) 核完成s o c 设计的最早报 导。虽然s o c 一词多年前就已出现，但究竟什么是s o c 则有各种不同的说法。 在经过了多年的争论后，专家们就s o c 的定义达成了一致意见。这个定义虽然 不是非常严格，但明确地表明了s o c 的特征1 7 j ： 实现复杂系统功能的v 】l s i ； 采用超深亚微米工艺技术； 使用一个以上嵌入式c p u 数字信号处理器( d s p ) ； 外部可以对芯片进行编程； 主要采用第三方口进行设计。 s o c 中包含了微处理器微控制器、存储器以及其他专用功能逻辑，但并不 是包含了微处理器、存储器以及其他专用功能逻辑的芯片就是s o c 。s o c 技术 被广泛认同的根本原因，并不在于s o c 可以集成多少个晶体管，而在于s o c 可以用较短时间被设计出来。这是s o c 的主要价值所在_ 缩短产品的上市周 期，因此，s o c 更合理的定义为：s o c 是在一个芯片上由于广泛使用预定制模 块i p 0 n t e n e c t u a lp r o p e 啊1 而得以快速开发的集成电路。从设计上来说，s o c 就 是一个通过设计复用达到高生产率的硬件软件协同设计的过程。从方法学的角 度来看，s o c 是一套极大规模集成电路的设计方法学，包括i p 核可复用设计 测试方法及接口规范、系统芯片总线式集成设计方法学、系统芯片验证和测试 方法学。s o c 是一种设计理念，是将各个可以集成在一起的模块集成到一个芯 片上，它借鉴了软件的复用概念，也有了继承的概念。 低功耗、高性能、低成本、婵可复用性是s o c 的重要特点。s o c 的发展 离不开功耗、性能、成本、可测性、可靠性、i p 可复用性、平台技术支持性和 软硬件协同开发性等方面的平衡。在实施过程中，s o c 设计者的核心工作不再 是某个新功能的设计实现，而是如何去评估、验证和集成多个已经存在的软硬 件模块，重视软硬件划分、口核重用、嵌入式软件开发、多层次软硬件协同验 证等方面。 由于信息市场的需求和微电子自身的发展，引发了以微细a n t ( 集成电路 特征尺寸不断缩小) 为主要特征的多种- r _ t 集成技术和面向应用的系统级芯片 的发展。随着半导体产业进入超亚微米乃至纳米加工时代，在单一集成电路芯 3 北京邮电大学2 0 1 0 届硕士研究生毕业论文 片上可实现一个复杂的电子系统，诸如手机芯片、数字电视芯片等。 1 2 2s o c 设计 s o c 设计与传统i c ( i n t e g r a t e dc i r c u i t ) 设计有着显著的不同点。s o c 芯片通 常包含有一个或数个微处理器核，软件成为s o c 芯片不可或缺的一个重要组成 部分。由于嵌入式软件的设计被集成到了s o c 的设计流程中，因此需要一种新 的设计方法来与之适应【踟。 软硬件协同设计方法是一种非常灵活的设计策略，它是在系统目标要求的 指导下，通过综合分析系统软硬件功能及现有资源，最大限度地挖掘系统软硬 件之间的并发性，协同设计软硬件体系结构，以便系统能够工作在最佳状态。 协同设计技术强调软件和硬件设计开发是一个并行和相互反馈的过程1 9 j 。 简单地说，就是让软件和硬件体系作为一个整体并行设计，找到软硬件的最佳 结合点，使它们能够以最有效的方式相互作用，互相结合，从而获得满足综合 性能指标的最佳解决方案。在开发过程中协同验证、协同仿真将贯穿整个设计 过程，以便尽早发现错误，避免重复设计。这样，设计的效率也将大幅度提高。 经典的软硬件协同设计过程如图1 - 1 所示【1 0 1 - o lf l l l 。首先应用独立于任何硬件 和软件的功能性规格方法对系统进行整体描述，其作用是对系统需求统一表 示，便于功能的划分和综合；然后对系统进行软硬件功能分解，将系统的行为 划分为简单的行为模块，并确定每个模块的软硬件实现方式；最后从抽象描述 级进行细化，直至每个模块最终由基本虚元件组成，形成系统原型。在系统原 型层，与厂商提供的虚元件相汇合，完成设计的实现。 系统描述 i 软硬件划分 ，i， 硬i综合h 软硬件i口h 软件综合 l 系统测试 l 一主 系统实现 图1 - 1 典型协同设计流程 4 北京邮电大学2 0 1 0 届硕士研究生毕业论文 1 3 并行技术在s o c 中发展与应用 随着通讯技术，信息技术和电视技术的发展，数字电视作为一种全新的媒 体终端将代替传统的模拟电视。近年来，用户对数字电视的需求逐步增多，智 能化、多样性也成为电视发展的新方向。各种应用的多元性和复杂行，以及用 户和电视的交互性，都对数字电视的软硬件系统的性能提出了更高的要求。 在过去提高系统的办法是提高处理器的频率，i n t e l 和a m d 都在致力于尽 早设计完成并推出主频更快的处理器芯片。但是渐渐的，人们意识到为获得更 高的处理器主频，硬件复杂性将会大大增加，单纯靠提高主频的方法来获得高 性能是不够的，必须寻求其它的发展途径。除了继续提高处理器效率之外，通 过并行处理来提高数据处理能力已经成为了越来越广泛的选择1 1 2 1 。 当今常见并行硬件架构有多处理器、超线程、双核、多核和f p g a 等，下 面分别介绍一下这几种架构i 玎j ： 多处理器( m u l t i p r o c e s s o r ) 系统由多个处理器组成，如下图所示。多 处理器系统因r i 服务器的应用在上世纪九十年代得以普及。在当时，它们是 可以插入机架服务器的处理器主板。现在，多处理器系统可以构建在同一块电 路板上，处理器之间通过一个高速通信接口连接。多处理器系统的复杂度低于 多核系统，因为它们本质是互连在一起的单芯片c p u 。多处理器系统的优势在 于其集成度高。 图1 - 2 多处理器系统示意图 超线程是由i n t e l 公司引入的一项技术，其主要目的在于改善对多线程 代码的支持。奔腾4 处理器就是一例实现超线程技术的c p u 。 双核处理器是指单个芯片上有两个c p u ，而多核处理器则是指在单个 芯片上包含任意多个( 如2 、4 或8 ) c p u 的处理器，如下图所示。多核处理 器的挑战在于软件开发部分。系统性能提升的多少直接与通过多线程编程源代 码的并行程度有关。 5 北京邮电大学2 0 1 0 届硕士研究生毕业论文 图1 - 3 多核处理器示意图 f p g a ( 现场可编程门阵列) 是一种由逻辑门组成的硅片，被视为具有 极佳并行处理能力的硬件设备，非常适合高性能计算与海量数据处理，如数字 信号处理( d s p ) 应用。f p g a 的运行时钟低于微处理器，但功耗较高。f p g a 是由三个基本组件构成的可编程芯片。首先，在逻辑模块中，数据被计算并处 理以得到分析结果。其次，通过将信号从一个逻辑单元路由至下一个单元的可 编程互联，实现逻辑组块的互相联通。第三，i o 组块与芯片的管脚相连，以 提供与外围电路的双向通信。由于f p g a 以并行的方式运行，所以它支持用户 创建任意多的任务专用核，所有这些任务专用核，以类似于并行电路的方式运 行于f p g a 芯片中。f p g a 逻辑门的并行特质支持非常高的数据吞吐量，更是 远胜于与其相对应的微处理器。 1 4 课题主要研究工作 1 4 1 研究意义 图1 4 f p g a 示意图 a ob l o c k s 本课题根据数字电视系统的功能特点，提出了一种单芯片多处理器的s o c 设计，通过使用非对称多处理器架构，实现了数字电视功能的合理划分；这种 6 北京邮电大学2 0 1 0 届硕士研究生毕业论文 单芯片多处理器的s o c 结构大大的提高了数字电视系统的性能，从而很好的满 足了数字电视发展的需求，因此针对这种架构的研究是非常必要和有意义的。 同时，本课题依据s o c 软硬件协同设计的工作流程，对系统各处理器的软 硬件结构和功能进行了合理的设计，使数字电视系统有了更大的功能升级自由 度和可扩展范围，系统各模块的交互和通信更加的高效和简化，系统的资源利 用也相对合理。为数字电视系统提出一套完整的软硬件解决方案，并对整个系 统功能流程进行了优化，提出了优化方案和系统稳定性保护方案。 此外，本课题研究了非对称多处理器的一个难点，即多处理器间的同步和 通信，提出了通过邮箱机制实现命令通信，通过环形缓冲区机制实现数据交互 的非对称多处理器的同步和通信的解决方案。 数字电视的多处理器s o c 解决方案，是当今数字电视领域和s o c 设计领 域研究的一个热点。本课题的研究很好的满足了了数字电视系统智能化、高性 能发展的需要。 1 4 2 课题完成工作 本课题研究完成了以下几个工作： 1 ) 从数字电视功能出发，将将整个数字电视系统分为逻辑密集型与算术 密集型两个部分，其分别工作在两个非对称的处理器上。从而实现了 数字电视功能的合理划分，使整个系统有了更大的功能升级自由度和 可扩展范围，系统各模块的交互和通信更加的高效和简化，系统的资 源利用也相对合理。 2 ) 采用了对等邮箱( m a i l b o x ) 机制实现了处理器间的命令通信，并以共 享的环形缓冲区( r i n gb u f f e r ) 实现了大规模数据通信。通过使用这 两种机制配合，实现了多处理器数字电视s o c 系统的处理器间的高效 通信和数据交互。 3 ) 面向具体的数字电视功能实现，通过系统的控制流程、模块协同、数 据交互等几方面，来分析多处理器数字电视系统的工作方式。并针对 系统功能流程的特点，引入设计模式，提出系统的优化方案；引入硬 件看门狗和软件复位机制，提出系统稳定性方案，从而提高系统的工 作效能。 1 4 3 论文结构 本论文共分为五章： 7 北京邮电大学2 0 1 0 届硕士研究生毕业论文 第一章绪论，简述了数字电视的发展状况，单芯片多处理器系统的潜力和 意义。 第二章多处理器的数字电视系统架构，讨论了数字电视功能如何分配到逻 辑密集型和算术密集型的两个处理器中，以及两个处理器各自如何工作。 第三章多处理器通信与数据交互方式，讨论了两个非对称处理器之前的命 令通信和数据通信方式，并对两种方式的性能进行了比较。 第四章a s m p 架构的系统流程优化和异常控制，讨论了数字电视功能如何 在两个处理器上协同工作实现，同时运用设计模式对系统模块进行优化，并探 讨了系统的异常保护措施。 第五章对本课题研究的内容进行了总结，并提出了今后需要进一步研究的 方向。 8 北京邮电大学2 0 1 0 届硕士研究生毕业论文 第二章多处理器数字电视s o c 的系统架构 本章从数字电视系统性能的出发，指出了数字电视s o c 中使用多处理器的 必要性。针对电视功能可以分为控制密集型和计算密集型的特点，提出了采用 非对称多处理器架构，并详细分析了个处理器上的功能分配。 2 1 多处理器并行架构设计 2 1 1 数字电视系统功能分析 现在的数字电视，除了传统的电视功能外，节目内容的来源更加丰富，形 式也更加多样化，包括音频、视频、图文数据信息、电子商务、互动式娱乐等 等，其他平台上如因特网上的数字内容也逐渐以数字电视作为新的传播载体。 可以说，数字电视已经逐渐成为家庭娱乐中心。所以，数字电视应该支持以下 功能【1 4 l 【明： 1 ) 接收数字广播电视 数字电视可以在不同的解调芯片配合下，适应d 1 v b a t s c i s d b 等数字电 视标准。同时，为了提高用户体验，除了传统的电视信号接收功能之外，还应 该支持频道管理，如节目搜索、节目分类等，以及用户观看习惯的智能学习和 分析引擎功能。 2 ) 录制时移功能( e v r ) p v r ( p e r s o n a lv i d e or e c o r d e r ) 功能，是指数字电视对直播电视节目信号的 存储和回放，包括时移、录像存储和定时录像等功能。时移功能是指在观看数 字电视节目时，对直播的电视节目进行暂停操作，以及x 2 、x 4 、x 6 、x 8 的 变速率快进和快退操作。 3 ) 网络视频点播 网络点播功能，是指数字电视终端通过无线或有线方式连接网络，进行网 络流媒体的搜索和在线观看。现阶段，该功能是由数字电视终端提供商与网络 流媒体提供商建立合作关系，完成网络流媒体的归类和更新，以推送的方式呈 现给最终用户。 4 ) 网络下载 网络下载，是指用户可以通过数字电视将网络上各种文件格式的音频和视 频，下载到数字电视的用户存储空间或本地移动设备中。实现网络下载，首先 9 北京邮电大学2 0 1 0 届硕士研究生毕业论文 需要提供搜索功能，为用户提供关键字搜索、热门排行等搜索方式，并将搜索 结果推送到用户界面。其次，需要支持f t p h t t p p 2 p b t 等多种下载方式，支持 增加_ 删除暂停清空等下载任务的管理操作，并提供后台下载、待机下载等功 能选项。 5 ) 文件播放 数字电视应该能够播放存储设备中不同格式的多媒体文件，如m p 3 、a a c 、 m k v 、a v i 、r m 等。应该支持如h 2 6 4 a v c 、m p e g - 2 等视频解码格式，并 能够流畅播放7 2 0 p 、1 0 8 0 p 分辨率的高清码流。 可以说，随着电视功能越来越多，对电视芯片的性能要求也越来越高，传 统的a s i c 设计方法已经不能满足需求，采用多处理器架构已经成为必然的选 择，它不仅在性能上更具有优势，而且更具灵活性。 2 1 2 多处理器并行架构选择 在过去处理器设计的主要目的是提高处理器的频率，i n t e l 和a m d 都在致 力于尽早设计完成并推出主频更快的处理器芯片。但是渐渐的，人们意识到为 获得更高的处理器主频，硬件复杂性将会大大增加，单纯靠提高主频的方法来 获得高性能是不够的，必须寻求其它的发展途径。除了继续提高处理器效率之 外，处理器设计出现了新的发展趋势，即依靠处理器并行机制提高整体性制1 6 1 。 因此，本系统将采用多处理器并行处理，来提高系统性能，满足数字电视 功能需求。采用何种高效的多处理器并行技术，从而最大限发挥处理器性能是 本课题研究的一个关键问题。绪论中已经介绍了多处理器并行架构在嵌入式多 媒体s o c 中的优势，在实际应用中，仍然有许多尚待研究的问题，包括： 1 ) 任务分配方法。 这表现在并不是所有问题都能够划分成足够多的并行过程，很多问题在划 分时非常困难。而且在衡量一个算法的好坏或在同一算法的不同具体实现中选 择最佳方案时，除了要考虑时间复杂性，空间复杂性之外，还要考虑模块间通 信量、处理机同步开销等等，这几个因素都要对算法的性能产生影响： 2 ) 处理器间的通信方式。 处理机之间的通信问题十分重要，灵活、快速、高带宽的通信通道是获得 高性能并行计算的重要保证： 3 ) 软件结构设计。 软件包括操作系统、语言编译工具、算法实现软件等等。并行算法的设计 实现没有固定的定势，它必须依据并行机的结构特点量身定制。在信号处理的 1 0 北京邮电丈学2 0 1 0 届硕士研究生毕业论文 应用中，并行计算机的硬件设计往往有着其适应于具体应用的特点，因此这一 问题尤其突出。 目前在多处理器系统芯片( m u l t i p r o c e s s o rs o c ) 中主要有两种多处理器 技术，分别是对称多处理器( s y m m e t r i cm u l t i p r o c e s s o r , s m p ) 和非对称多处理器 ( a s y m m e t r i cm u l t i p r o c e s r ，a s m p ) 架构【1 7 1 。 s m p 架构是指多个处理器运行操作系统的单一复本，并共享内存和服务器 的其他资源，所有的处理器都可以平等地访问内存、和外部中断。因此负 载能够均匀地分配到所有可用的处理器之上。s m p 技术虽然对解决负载均衡有 独到之处，但该技术仍然存在一些问题，主要包括内存争用、内存同步和内存 总线带宽争用等问题。 而在a s m p 架构中，任务和系统资源由不同的微处理器进行管理，例如， 一个处理器处理网络操作系统任务，而另一个处理器处理玳) 。非对称式多处 理器系统不进行负载平衡。一个微处理器可能忙碌不堪，而另一个处理器却可 能空闲无事。在这样的非对称多处理器结构中，各c p u 由于具有的不同特性 以及其所控制的外围设备的不同，它们在功能上不能也不应该是平等的，而应 该在整个系统中分担不同的任务【1 6 1 。 在本设计中，考虑到系统本身的需要，采用了a s m p 架构，主要有以下三 个原因： 1 ) 可以将计算密集型和控制密集型任务分开在不同的微处理器上执行， 这样，不同的处理器上就可以根据任务的不同采用不同的架构处理，运行控制 密集型任务的采用操作系统，可以简化设计成本，。 a s m p 架构提高了系统的稳定性，由于两个处理器上执行不同的任务， 则在任意一个处理器的意外并不会影响另外一个处理器上任务的执行，本文后 面要介绍的看门狗技术就是a s m p 架构提高系统稳定性的一个有效措施。 3 ) a s m p 架构能够减少处理器间同步和内存共享问题。在a s m p 架构中， 各处理器分别拥有自己的私有内存，它们之间通过部分内存共享方式通信。而 对称多处理器架构各处理器问内存是完全共享的，因此，这样就在很大程度上 避免了对称多处理器系统中存在的内存共享和处理器同步问题。 2 1 3 基于a s m p 架构的处理器问功能分配 本文上一节描述的各种功能，可以按照其执行的指令特点分为控制密集型 和计算密集型。计算密集型任务由d s p 负责处理：d s p ( d i g i t a ls i g n a lp r o c e s s o r ) 具备高效的数字运算单元以及优化的数据处理寻址模式和指令，能够快速完成 北京邮电大学2 0 1 0 届硕士研究生毕业论文 计算密集型任务；而控制密集型任务由m i p s 通用处理器负责，它具有通用的 编程模型，能够连接各种外设和运行复杂操作系统，适用于完成控制密集型任 务。 因此，本系统中的多处理器架构为，两个m i p s 通用处理器( 下文称为 m p s o 和m i p $ 1 ) ，以及一个d s p 协处理器组成。m i p s 0 是主处理器，负责整 个系统的逻辑控制：m i p s l 为协处理器，负责音视频解码相关的设备与逻辑控 制；d s p 协处理器，主要负责各种视频格式解码。 后处理 音频解码 应用功能 图 视频解码 管理组件形 d s p 。 二4 共享内存 斗 数字电视功能 库 _ d s p 控制 6 - 解码器嵌入式硬件 硬件驱动 - _ 一 爿m a i l b 。x _ q f - 一系统驱动 m i p s l m i p s 0 图2 - 1 多处理器功能分配示意图 多处理器的功能分配是系统设计的重点，下面简要介绍系统中核心处理模 块，包括两个通用m i p s 处理器、d s p 协处理器： 1 ) m i p s 0 m i p s 0 处理器是整个系统的控制者，它负责控制整个系统的逻辑和状态， m i p s l 相当于m i p 0 的协处理器，在m i p s 0 的指令下工作。具体来说m i p s 0 必须完成以下功能： 运行嵌入式操作系统：利用操作系统完成如内存管理、进程调度、网 络支持和文件i o 等功能，并在操作系统基础上运行众多应用程序，这是系统 中最关键的功能模块。 系统硬件驱动，驱动是连接处理器和外围设备的纽带。运行在m i p s 0 上的驱动包括红外控制设备l r ( i n f r a r e dr a y ) 、通信邮箱m b ( m a i l b o x ) 、u s b 设备、网络端口、显示设备o s d ( o ns c r e e nd i s p l a y ) 和串口( s e r i a lp o r t ) 等， 这些驱动程序都运行在l i n u x 系统中，通过驱动程序就可以支持不同的外围设 备，提供不同的功能。 数字电视功能，数字电视信号的支持和解析都由m i p 0 负责。由于电视 广播信号在接收和解复用后变成t s 流，它的处理与多媒体文件播放类似，因 此m i p s 0 中可重用的模块较多；此外m i p s 0 上支持s l 信息( 例如p m t 表、e i t 表等等) 的提取和管理，数字电视频道管理，节目索引、排序、用户收藏等功 1 2 北京邮电大学2 0 1 0 届硕士研究生毕业论文 能。 运行界面图形库、字符集、输入法等，通过这些库的移植，提供精美 的用户界面，提高系统的互动性，从而提高用户满意度； 管理器组件，负责系统功能的定制，包括应用注册表、解码器适配器 等；通过修改应用注册表来增加删除应用，从而便利的裁剪系统功能；通过解 码器适配来支持多个解码器对系统共用资源的共享。 提供网络功能，l i n u x 内核已经提供了t c p i p 协议栈的实现，为了支 持各种网络应用功能，还需要提供如s a m b a ( 网络共享) 、b t 、h u p 等协议的 支持和实现。 2 ) m i p s l m i p s l 处理器与d s p 处理器，构成计算密集型部分，负责系统中音频视 频解码、图像后处理等大规模计算相关的操作。具体来说完成以下功能： 硬件驱动，包括d s p 初始化，同时完成解复用d e m u x 设备、图像后处 理p p 设备、输出队列q u e u e 、m p e g 2 解码器、音频解码器等设备的驱动 d s p 管理和调度，保证d s p 解码的顺利进行 音视频同步，负责音频与视频输出同步的控制和调整。 视频后处理p p ( p o s t p r o c e s s i n g ) ，负责图像降噪、图像锐化、图像增 强等图像后处理功能； 图像输出控制，负责最终的输出图像序列的生成和控制。 3 ) d s p d s p 负责各种格式的视频和音频的具体解码工作。d s p 典型的特征具有每 个处理周期能够处理多条乘加操作、具有实时运算能力和实时的仿真能力和实 时的模拟能力、具有很强的通用性、具有很高的可靠性、造价低廉。d s p 处理 器的着眼点是要求速度快、处理的数据量大、效率高。d s p 的架构，扩展了读 取，存储数据路径和二级缓存，可以在视频处理的关键之处使每个周期通过增加 新的指令来加速，从而能够更好地提高处理性能。因此，本系统选择d s p 来 进行视频解码和音频解码。 2 2 多处理器硬件设计 2 2 1 多处理器系统硬件架构 本系统数字电视芯片的硬件平台主要包含两个m i p s 通用处理器，它们与 系统中的其他外围设备连接在总线上。如下图所示： 北京邮电大学2 0 1 0 届硕士研究生毕业论文 图2 - 2 硬件架构示意图 由系统架构图可以看出，系统中采用了两个m i p s 处理器系列的m i p s 3 2 4 k c t m ，这是一款专门为片上系统设计的高性能、低电压的3 2 位r i s e 处理 器。它支持存储器管理单元( m m u ) 和扩展的优先级模式，典型运行频率是 4 0 0 m h z 。m i p s 处理器提供了一个c p 0 编号寄存器，可以通过这个寄存器来 区分是哪个m i p s 处理器，在本系统中两个c p u 分别编号为0 和1 。 除了两个主处理器，系统中的其他外围设备也挂载在总线。主要的外围设 备和功能介绍如下表所示： 表2