（微电子学与固体电子学专业论文）sram结构的模块设计与hspice仿真.pdf

摘要 摘要 在微电子这一大家庭中，半导体存储器是一类典型的微电子产品。在随机存 取存储器中，除了动态存储器( d 洲) 外，静态存储器( s g a m ) 由于其自身的低功 耗和高速的优势而成为半导体存储器中不可或缺的一类重要产品。 本论文阐述了s r a m 的体系结构，详细地介绍了s r a m 的存储单元阵列、外 围电路中的结构和s r a m 读写的工作原理。重点论述了s r a m 存储单元结构的 形式及选择，确定了现在普遍采用的六个m o s 管构成的存储单元结构，同时根 据存储读写的条件采用公式确定了这六个存储管之间w l 的关系。从围绕着存 储阵列的外围电路着手，分别介绍了地址译码器、读写控制电路和i o 输出上的 灵敏放大器，论文重点介绍了如何设计输出i o 的灵敏放大器和地址译码器。分 析了目前放大器常采用的几种结构，最终决定用两个反相器正向耦合构成的i o 输出上的灵敏放大器，并详细地阐述了这种正反馈锁存型灵敏放大器的结构、工 作原理以及理论上的设计要求；用h s p i c e 做了模拟其直流特性，通过仿真实现 设计要求。关于地址译码器这部分的设计，则是采用目前最基本的2 4 或3 8 与 非门译码器扩展成多位译码器，这种多位译码器完全符合大量地址的译码。 用新加坡c h a r t e r e d 公司o 1 3 p mc m o s 工艺模型，对所设计的存储阵列 中的一位存储单元加载在读写控制电路端与i o 输出上，在读写激励控制信号下 进行一位读写的仿真并在i o 端上输出结果。仿真结果表明了存储单元正确地读 写能力，而在i o 端的输出结果表明了所设计的灵敏放大器的符合性。其结果满 足设计要求。 关键字：存储单元读写控制灵敏放大器地址译码器h s p i c e 仿真 a b s t r a c t a b s t r a c t i nm i c r oe l e c t r o nf a m i l y , t h es e m i c o n d u c t o rm e m o r yi sak i n do ft y p i c a lm i c r o e l e c t r o np r o d u c t i nt h er a n d o ma c c e s sm e m o r y , b e s i d e sd y n a m i cr a n d o ma r r a y m e m o r y ( d r a m ) ，s r a mb e c a m e a l l i n d i s p e n s a b l em e m b e ro fs e m i - c o n d u c t o r m 既n o r yf a m i l yb e c a u s eo fi t sl o wp o w e ra n dh i 曲一s p e e d a tf i r s t , t h ep a p e re l a b o r a t e dt h es r a ms t r u c t u r e ，i ti nd e t a i li n t r o d u c e di nt h e s r a mm e m o r yc e l la r r a y , p e r i p h e r a lc i r c u i t ss t r u c t u r ea n dt h ep r i n c i p l eo fr a e d w r i t e s i ns r a m t h ep a p e rs t r e s se l a b o r a t e dt h es r a mm e m o r yc e l ls t r u c t u r ef o r ma n dt h e c h o i c ee m p h a t i c a l l y w eh a db e e nd e t e r m i n e di nu s i n gt h ep r e s e n tg e n e r a l l ys i xm o s t u b e sc o n s t i t u t ei nt h em e m o r yc e l l s t r u c t u r e ，a n dm e a n w h i l ea c c o r d i n gt ot h e c o n d i t i o no fr e a d w r i t et od e t e r m i n et h ew lr e l a t i o n sb e t w e e ns i xm e m o r yt u b e s a t t h eb e g i n n i n go ft h em e m o r ya r r a yp e r i p h e r a lc i r c u i t ，i ti n t r o d u c e dt h ea d d r e s sd e c o d e r , r e a d w r i t e st h ec o n t r o lc i r c u i ta n di nt h ei oo u t p u ts e n s ea m p l i f i e r t h ep a p e rs t r e s s i n t r o d u c e dh o wt od e s i g no u t p u t si ot h es e n s ea m p l i f i e ra n dt h ea d d r e s sd e c o d e r t h i s a r t i c l eh a sa n a l y z e ds e v e r a lk i n do fs t r u c t u r e sw h i c ht h ep r e s e n ta m p l i f i e ro f t e nu s e s ，a t l a s tw ed e c i d e di nt w op h a s er e v e l s e r st ot h ec o u p l i n gc o n s t i t u t i o n sf oo u t p u t ss e n s e a m p l i f i e r , a n di se l a b o r a t i n gi nd e t a i lt h i sk i n do fr e g e n e r a t i o nl o c ks a v e st h es e n s e a m p l i f i e r ss t r u c t u r e ，t h ep r i n c i p l eo fw o r ka sw e l l a st h ed e s i g nr e q u i r e m e n t s t h e o r e t i c a l l y , f i n a l l yu s e dh s p i c et od oh a ss i m u l a t e di t sd i r e c tc u r r e n tc h a r a c t e r i s t i c ， r e a l i z e dt h ed e s i g nr e q u i r e m e n t st h r o u g ht h es i m u l a t i o n a b o u tt od e s i g n i n go fa d d r e s s d e c o d e r , w eu s e dm o s tb a s i c2 4o r3 8n a n dg a t ed e c o d e r , 血i sk i n do fd e c o d e r s c o n f o n nt ot h em a s s i v ea d d r e s sd e c o d i n gc o m p l e t e l y f i n a l l y , w i t hs i n g a p o r ec h a r t e r e dc o r p o r a t i o no 13p mc m o sc r a f tm o d e l ， w em a d et h es i m u l a t i o na b o u tt oam e m o r yc e l lw h i c hd e s i g n sl o a d si nr e a d s w r i t e st h e c o n t r o lc i r c u i t t h es i m u l a t i o nr e s u l th a di n d i c a t e dr e a d w r i t ea b i l i t yi nt h em e m o r y c e l l ，a n dt h er e s u l to fo u t p u th a di n d i c a t e ds e n s ea m p l i f i e r sc o m p l i a n c e i t ss a t i s f i e s w i t ht h ed e s i g nr e q u i r e m e n t s k e y w o r d ：m e m o r yc e l l r e a d w r i t ec o n t r o h e ds e n s ea m p l i f i e r a d d r e s sd e c o d e r h s p i c es i m u l a t i o n 西安电子科技大学 学位论文独创性( 或创新性) 声明 秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是 我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除 了文中特别加以标注和致谢中所罗列的内容以外，论文中不包含其他人 已经发表或撰写过的研究成果：也不包含为获得西安电子科技大学或其 它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研 究所做的任何贡献均已在论文中做了明确的说明并表示了谢意。 申请学位论文与资料若有不实之 本人签名：垒i 嚣已： 处，本人承担一切的法律责任。 扫期竺星：生= ! 西安电子科技大学 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定， 即：研究生在校攻读学位期间论文工作的知识产权单位属西安电子科技 大学。学校有权保留送交论文的复印件，允许查阅和借阅论文；学校可 以公布论文的全部或部分内容，可以允许采用影印、缩印或其它复制手 段保存论文。同时本人保证，毕业后结合学位论文研究课题再揍写的文 章一律署名单位为西安电子科技大学。 ( 保密的论文在解密后遵守此规定) ， 本学位论文属于保密9 在年解密后适用本授椒书。 本人签名：篁堑翌 日期翌堑：! ：兰 导师签名： 第一章半导体存储器的发展 第一章半导体存储器的发展 本章主要从半导体存储器的作用、分类和国内外发展现状等方面来概略地介 绍半导体存储器的发展。 1 1 引言 半导体存储器最早出现在2 0 世纪6 0 年代，到目前为止，已有了超过尽5 0 年的发展历程，当前的许多数字化设计都与数值和程序指令的存储有关。在如今 的高性能的微处理器中，多于一半的晶体管是用在高速缓冲存储器中的，而且在 不远的将来，这个比率还会有望增加。上述状况在系统级中表现得更为明显。在 高性能的工作站和计算机中，包含的半导体存储器的总存储容量可达5 1 2 m 字节 以上，这个数子还在不断地上升中。因此半导体存储器通常被看作是数字逻辑系 统设计中最重要的微电子器件，这些系统包括计算机系统和从卫星到消费类电子 的以微处理器为基础的系统。这样的话，半导体存储器由于工艺水平的进步而得 到的存储容量增大和速度加快的发展，就会对其他数字逻辑系统的性能改善有很 大的影响。 1 2 半导体存储器的分类 半导体存储器的类型可以根据存储器的功能、读写数据的方式和数据存储的 原理来进行划分。如表卜1 所示，半导体存储器一般可划分为两类：一类为挥发 性随机存取存储器( r a m ) ，另一类为非挥发性存储器。 表1 - 1 半导体存储器的分类 挥发性存储器非挥发性存储器 r a mr o mf 1 a s h s r a mm a s k r o m d r a mp r o m e p r o m e 2 p r o m 挥发性存储器的存储信息掉点后会消失，所以称这一类存储器为挥发性存储 器。挥发性随机存取存储器是最灵活的一种存储器，它可以同时提供读和写功能 2 s r a m 结构的模块设计与h p s i c e 仿真 和有可比性的读、写时间。根据存储数据的不同原理，它又可分为静态随机存储 器( s r a m ) 和动态随机存储器( d r a m ) 。其中，s r a m 利用一个带有正反馈的 触发器来存储数据信息，而d r a m 则利用电容上的电荷来存储数据信息，由于电 容存在一个电荷泄放的问题，所以对于d r a m 来说，需定时刷新以弥补被泄放的 电荷从而使存储的信息不被破坏，因此称之为动态r a m 。 非挥发性存储器的存储信息掉电后仍然存在，所以称这一类存储器为非挥发 性存储器，它主要被用于计算机、航空、远程通讯和消费类电子中，用来存储程 序和微代码。非挥发性存储器中所存储的数据可以是永久不变的( 理论上) ，或者 是可编程的，这取决于存储器的结构。它主要包括两大类存储器：一类为只读存 储器( r o m ) ，另一类为f l a s h 。在r o m 中，又可分为掩模式r o m ( m a s kr o m ) 、 可一次编程r o m ( p r o m ) 、可擦除可编程r o m ( e p r o m ) ( 这一般是指用极紫 外线光进行擦除的那一类e p r o m ) 和电可擦除可编程r o m ( e 2 p r o m ) 。f l a s h 的全称是f l a s he 2 p r o m ，虽说它也属于电可擦除可编程r o m 一类，但由于它近 几年的发展非常迅速且引人注目，所以一般把它单独归为一类。 1 2 1 挥发性存储器 在过去的半导体存储器发展的四十年间，d r a m 由于其高密度和每位的低成 本的优点而成为产量最高的挥发性存储器，被广泛地用作计算机中的主存。同时 还出现了一些特种d r a m ，包括c a c h ed r a m ( c d r a m ) 、增强d r a m ( e d r a m ) 、 同步d r a m ( s d 洲) 和r a m b u sd r a m ( r d r a m ) ，其存储单元阵列电路和 标准的d r a m 大同小异，外围电路彼此各异，因此也各有不同的结构和特点。 c a c h ed r a m 是日本三菱电气公司开发的专利，从1 9 9 2 年起已能提供小批 量产品，所谓c d r a m 就是在d r a m 芯片的外部插针和内部d r a m 之间插入一个 s r a m 作为二级c a c h e ( 高速缓冲存储器) 来使用。它是一种经控制器接到c p u 的特种d r a m ，极大地提高了处理器的效率。 增强d r a m 是美国r a m t r o n 公司与1 9 9 2 年推出的，也是该公司的专利技术。 其设计目的主要有四个：( 1 ) 在全部总线周期内使等待状态趋势于零；( 2 ) 使系统容 易升级：( 3 ) 采用标准d r a m 的体系结构和封装形式；( 4 ) 成本比标准d r a m 不能 高得太多。 s d r a m 是一种带一级c a c h e 的且同c p u 直接相连接的特种d r a m 。同步 d r a m 是4 类特种d r a m 中最先发展起来的，也是最有前途的产品。正在由为 数众多的世界级半导体厂商陆续开发，其中最具代表性的厂商有：日本的日立、 东芝、三菱、n e c 等公司，美国的t i ( 德州仪器) 、i n t e r 等公司及韩国的三星电 子公司等。1 9 9 3 年下半年已推出6 6 m h z 产品，1 9 9 4 年又有1 0 0 m h z 的产品问世。 第一章半导体存储器的发展 同步d r a m 很可能成为下一代d r a m 之标准。 r a m b u sd r a m 是根据美国加州r a m b u s 公司提出的r a m b u s c h a n n e l 技术进行设计的另一类特种d r a m ，目前主要用在对质量和速度有很 高要求的带图形显示功能的电脑中。 s r a m 的存储容量约为d r a m 的四分之一，因此每位的成本就约为d r a m 的 四倍，但是s r a m 能提供低功耗和高速，现在s r a m 的存储容量和性能由于工艺水 平的提高，器件几何尺寸的缩小及电路结构的改进而得到很大的增长，存储密度 每三年增加四倍，存储容量现已可达到3 2 m 位，速度可达3 n s ，有效地改善了 s r a m 存储容量小的缺点。如今，高速、高存储容量的s 洲主要用作为超级计 算机的主存、小型机和工作站中的缓存、超大规模集成电路( v l s i ) 测试设备中 测试码模式存储器，同时它还被广泛用于远程通讯如人造卫星和消费类电子产品 如手机、存储卡、笔记本电脑、电子照相机和打印机中。 早期的s r a m 是采用双级、n m o s 和c m o s 三种互相独立的工艺制造的。 到了2 0 世纪8 0 年代中期，大部分的s r a m 是采用c m o s 工艺的。如今，s r a m 的种类繁多，除了传统的m o ss r a m 外，还有高速的双级和g a a ss r a m 。全双 级s r a m ，虽说只占整个s r a m 的不足1 的市场份额，但却常被应用于高速、 低存储容量的场合。 目前的一些消费类s r a m 采用“混合m o s 工艺，即c m o s 和n m o s 工艺 的组合，用来满足高存储容量的需要，还采用全c m o s 工艺来满足高存储容量和 低功耗的要求。高速和高存储容量的s r a m 是采用c m o s 和混合m o s 工艺，同 时还采用双级和c m o s 工艺的组合，即b i c c m o s 工艺制造。b i c c m o ss r a m 综 合了m o ss r a m 存储单元面积小的优点和双级型外围电路速度快，性能好的优 点。除了双级和m o s 这两种被称为“体硅 技术的存储器外，还发展了运用绝 缘体上的硅( s o d 的隔离工艺如蓝宝石上的硅( s o s ) 所制造的s r a m ，这种 s r a m 的抗辐射能力大大增强。b i c c m o sd r a m 与全c m o sd r a m 相比，具有 特定的优点，特别是在存取时间方面有很大的改善。 1 2 2 非挥发性存储器 掩模式只读存储器( m a s kr o m ) ：m a s kr o m 的一个典型运用的例子是用 在如洗衣机、计算机和游戏机等固有用途的产品的处理器中，用来存储那些固定 程序。存储在其中的信息是永恒不变的。它的特点是结构简单，易于制造，但灵 活性差。 可一次编程r o m ( p r o m ) ：它可以让客户根据自己的需要进行编程，一 般是在它的存储单元中加入一些熔丝( 可以是镍铬合金、多晶硅或其它导体) ，然 4 s r a m 结构的模块设计与h p s i c e 仿真 后就根据需要通过给某些熔丝加上大的电流使其熔断而使与其连接的晶体管失 效，从而达到编程的目的。它的特点是可编程但只能编程一次。这样的话，在编 程中出现的一个小小错误，就会让整个器件报废。为了解决此问题，人们就研发 出了一些可重复编程的存储器，虽说它们的编程速度比较慢。 极紫外线光可擦除可编程r o m ( u v e p r o m ) ：它的核心部件就是一个浮 栅晶体管( f l o a t i n gg a t et r a n s i s t o r ) ，其结构如图1 1 所示。浮栅晶体管的最重要 的特性是它的阈值电压的可编程性。当在图1 1 所示结构的栅一源和漏一源之间分 别加上1 5 - 2 0 v 的大电压，则产生的大电场会引起雪崩注入，衬底中的电子就会获 得足够的能量而变成“热电子并穿过第一层氧化绝缘层，被浮栅俘获，这就称 之为浮栅晶体管的编程过程。由于浮栅的四周被绝缘性能良好的二氧化硅所包围， 所以即使在不加电源电压的情况下，浮栅上被俘获的电子仍能保存很多年( 一般 为十年左右) ，因此就产生了非挥发性存储器。由于浮栅上所俘获的电子使得在其 上产生一个负电压，从一个器件的角度看，这将意味着阈值电压的增大( 典型值 为7 v 左右) ，所以在栅一源之间加上普通的5 v 电压己不足以打开此器件，信息保 存其中。 图1 1 浮栅晶体管的截面示意图 小厄p r o m 就是通过极紫外线光来进行擦除的，极紫外线光通过在氧化层内 直接产生电子一空穴对而致使其能轻微地导电，将存储在浮栅上的电子泄放掉，达 到擦除的目的。u v e p r o m 的擦除速度很慢，根据极紫外线光强度的不同需几秒 到几分钟的不等的擦除时间，而且擦除时还需要将其从系统中拿出，放在特定的 装置中用极紫外线光进行擦除，且只能进行全部擦除，很不方便。此种存储器还 存在擦除次数有限的缺点，一般可擦除1 0 0 0 次左右。但是u v e p r o m 也有其特 有的优点，它的存储单元简单，存储容量可与d r a m 媲美，这使得其在制造大容量 第一章半导体存储器的发展 5 存储器时成本较低。综上所述，u v e p r o m 适宜用于制造大容量且不需经常编程 的存储器。 电可擦除可编程r o m ( e ：p r o m ) ：e 2 p r o m 的核心部件也是一个浮栅晶体 管，其结构示于图1 2 中。此结构与图1 1 所示的结构很相象，只是用来使浮栅 与沟道和漏极隔离的的部分绝缘层的厚度减小到1 0 纳米或更低。当在薄的氧化层 上加上1 0 v 左右的电压时，电子通过隧穿效应到达浮栅并被其俘获，完成编程操 作。此隧穿效应的i - v 曲线如图1 3 所示，由图可见，此种编程机构的主要优点 是其可逆性，即只要将编程的电压反向就可实现擦除过程。e 2 p r o m 与u v p r o m 相比，既有优点也有不足之处，优点是擦除速度快，可支持1 0 擦除编程周期和 可有选择的进行擦除编程。不足之处在于当注入电子到达浮栅上时，会增加器件 的阈值 图1 2 浮栅隧道氧化层晶体管 电压，而当进行擦除操作时，又会降低阈值电压，这样就存在如何控制阈值电压 的问题。从浮栅上移去过多的电子，将会导致耗尽型器件的产生。从而e 2 p r o m 的存储单元中包括两个晶体管，一个为浮栅晶体管，用作为存储管，另一个为普 通的晶体管，由字线控制，用作为开关管，如图1 4 所示，因此e 2 p r o m 和 u v p r o m 存储单元所占的面积大，且e 2 p r o m 中特殊结构的浮栅晶体管的造价高 并难以制造，这些都使得e 2 p r o m 的每位的成本比u v p r o m 高且存储容量比 u v p r o m 小。 6s r a m 结构的模块设计与h p s i c e 仿真 i 一 1 0 v。 1 0 v v v d d 图1 3i v 特性曲线 b l w l i 厂_ j 。l 一 一7 图1 4e 2 p r o m 存储单元 5 f l a s he 2 p r o m ( f l a s h ) ：f l a s h 出现于1 9 8 4 年，此后就得到了迅猛的发展， 现已成为应用最广泛的存储器之一。大部分f l a s h 的擦除采用的是与e 2 p r o m 相 同的方法即隧穿效应，而编程采用的是与u v p r o m 相同的机制即热电子注入效 应。图1 5 所示的f l a s h 存储单元结构由i n t e r 公司提出图1 - 1 所示的浮栅晶体管 的结构相似，不同的是图1 5 所示的结构中采用了非常薄的一层隧道氧化层，利 用栅氧化层的不同部位分别进行编程和擦除操作。编程时，在栅和漏极上加上1 2 v 左右的电压，而源极接地，产生热电子注入，擦除时，栅极按地，源极加上1 2 v 左右的电压，利用薄氧化层的隧穿效应进行擦除操作。与一般的e 2 p r o m 相比， f l a s he 2 p r o m 不支持有选择的擦除编程，这虽然降低了它的灵活性，但却可以 省略一般的e 2 p r o m 中多余的开关管，使得它的存储单元减少了2 3 倍，存储容 量大大增加，现已做到1 2 8 m 为的存储容量，甚至已开始尝试1 g 位的f l a s h 的开 发。 第一章半导体存储器的发展 i nt u n n e l i n go x i d e p + s u b s t r a t e 图1 5f l a s h 存储单元结构 7 一次性擦除全部存储单元的信息，需要在擦除过程中对器件特性的严格检测， 以确保未被编程的器件为增强型器件。存储芯片上的监测部件会定期地擦除过程 中检测器件的阈值电压，并动态调整擦除时间。上述方法只是在一次性擦除大块 存储内容，甚至是整个f l a s h 的内容时才是可行的。f l a s h 主要用于高密度非挥发 性存储类的产品中，如存储器模块和存储卡等。 1 3 半导体存储器的国内外发展概况 微电子技术的核心是集成电路，所以集成电路是当前世界上发展速度最快、 更新换代也最快的电子产品。而存储器始终是一种代表集成电路技术发展水平的 典型产品。存储器在集成电路中最先进、产量最多、市场最大，因而存储器的研 制和生产水平历来就是衡量一个国家科学技术和工业发达程度的标志。存储器驱 动着各种工艺和生产技术的发展，它不仅是芯片生产厂商的技术“驱动器 ，而且 也是半导体材料和设备公司重要的驱动器。几乎所有发达国家和地区都把存储器 作为发展集成电路技术的突破口。正因为存储器在集成电路产品中的重要地位， 研究存储器技术的发展便有着特殊的代表意义。 1 3 1 国外存储器的发展动态 1 9 7 1 年第一块d r a m 首先诞生在美国，4 k bd r a m 也首先在美国大量产生，其 市场占有率为9 1 。 七十年代中期日本进入存储器竞争。他们大局投资，大量引进美国设备和技 术，凭借其大规模低成本生产优势和低价倾销战略取得了存储领域的领先地位， 也导致了美、日间激烈的半导体贸易摩擦。 s r a m 结构的模块设计与h p s i c e 仿真 到八十年代中期，韩国步日本之后尘，在存储器领域获得了许多美国设备和 日本的技术。标准化的技术和大量的投资，使南朝鲜的低廉劳动力优势得以充分 体现。1 9 8 5 年南朝鲜的三星公司己跨入了当年d r a m 的世界头号供应商之列， 年产量达6 0 0 0 万块。 存储器的产品寿命周期很短，平均每一代产品的寿命期不足4 年，工艺技术 每跨上一个新台阶，总要以新一代的产品作为它的代表，同时把上一代的产品送 上衰落的起点。目前市场上2 5 6 k b 、1 m b 、4 m b 、1 6 m bd r a m 等4 代产品共存， 4 m bd r a m 也于1 9 9 2 年初由i b m 公司率先投入市场，6 4 m bd r a m 自1 9 9 0 年由 日立公司最先开发成功后，1 9 9 1 年2 月，东芝、富士通、三菱、松下等四家公司 也公布了他们的6 4 m bd r a m 开发成果，继后，美国和韩国也完成了6 4 m bd r a m 的开发工作。在1 9 9 3 年2 月的i s s c c 会议上，东芝、n e c 和日立等三家日本公司 同时公布了他们最新研制成功的2 5 6 m bd r a m 的成果。这意味着半导体存储器 又推向新一代，工艺技术也登上一个新的台阶，即从0 3 5 p r o 提高到0 2 5 i - t m ，集成 度从1 4 亿个元件( 6 4 m bd r a m ) 增加到5 6 亿，提高了3 倍。 此外，高速s r a m 和快擦存储器( f l a s h ) 也有很大的发展。尤其用于工作站 的高速s r a m 发展更为迅速。1 9 9 2 年n e c 公司推出1 2 n s1 6 m bc m o ss r a m 和 4 n s 的4 m bs r a m ，富士通公司开发成功的1 5 n s1 6 m bc m o ss r a m 等都是该领 域的最新成果。f l a s h 以其性能好、功耗低、体积小、重量轻等优点博得了众多半 导体厂家的青睐，在十大热门产品中位居首位。i n t e r 公司在此领域仍处于领先地 位，1 9 9 2 年相继推出了1 m b 、8 m b 和2 0 m b 的产品，此外东芝公司正联合i b m 、 n a t i o n a l 和韩国三星等有力伙伴，将推出可擦除1 0 0 万次的商用1 6 m b 芯片，并 计划在1 9 9 3 年和1 9 9 4 年实现3 2 m b 和6 4 m b 产品的商品化，1 9 9 5 1 9 9 6 年将完成 1 2 8 m b 产品的开发。 当前，各种存储器的产量和市场占有率的排序依次为d r a m 、s r a m 、r o m 、 e p r o m 、e ：p r o m 和f l a s h 。在过几年，上述排序会稍有变化，f l a s h 的排位会靠 前。今后存储器的发展方向仍然是高密度、微细化、高速、低功耗、高性能价格 比、多功能品种和封装小型化。 1 3 2 国内存储器的发展现状 我国的半导体技术仍然很落后，与国外先进国家相比还存在着很大的差距， 但经过长期的努力，我国存储器技术领域还是取得了一些成绩。1 9 8 6 年中国华晶 电子集团公司研制成功了第一快2 5 1 工m 工艺每个芯片含1 5 万个元件的6 4 k b d r a m ，标志着我国进入了v l s i 领域。1 9 9 0 年清华大学微电子所研制出1 1 5 p m 工艺1 m 位汉字r o m 的样品，存储器的研制和生产水平历来就是衡量一个国家 第一章半导体存储器的发展 9 科学技术和工业发达程度的标志，国家应制定长远规划和政策扶植其发展，如加 快科研成果商品化、保护国内市场等，逐步缩小与发达国家之间的差距。 上面介绍了半导体存储器的分类情况和发展现状，由于本论文的重点是要论 述s r a m 设计结构和读写仿真结果，下面一章首先介绍s r a m 的结构和工作原 理，为论文的重点论述做准备。 第二章静态存储器体系结构分析 第二章静态随机存储器( s r a m ) 体系结构分析 半导体存储器的发展现状已在上一章做了介绍，本章主要讨论静态存储器 s r a m 的结构和工作原理。 2 1s r a m 的体系结构 图2 1 所示的是一个存储容量为2 m n 位的s r a m 的体系结构框图。由图可看 出，s 洲一般由五大部分组成，即存储单元阵列、地址译码器( 包括行译码器 和列译码器) 、灵敏放大器、控制电路和缓冲驱动电路。 在图2 1 中，一k 1 为地址输入端，c s b 、w e b 和o e b 为控制端，控制 读写操作，均为低电平有效，i o o i o n l 为数据输入输出端。存储阵列中的每个 存储单元都与其他单元在行和列上共享电学连接，其中水平方向的连线称为“字 线”。而垂直方向上的数据流入和流出存储单元的连线称为“位线 。通过输入的 地址可选择的字线和位线，字线和位线的交叉点就是被选中的存储单元，每一个 存储单元都是按这种方法被唯一选种，然后再对其进行读写操作。有的存储器是 设计成多位数据如4 位或8 为等同时输入和输出的，这样的话，就会同时有4 个 或者8 个存储单元按上述方法被选种进行读写操作。 图2 1s l 的结构原理图 在s r a m 中，排成矩阵形式的存储单元阵列的周围是译码器和与外部信号的 1 2 s r a m 结构的模块设计与h p s i c e 仿真 接口电路。存储单元阵列通常采用正方形或者矩阵的形式，以减少整个芯片面积 并有利于数据的存取。存储单元阵列是s r a m 的核心部分，其余部分统称为 s r a m 的外围电路。下面分别阐述这两大部分的内容。 2 1 1 存储单元阵列 s r a m 是依靠存储单元中的具有正反馈特性的交叉耦合反相器对所构成的锁 存器来存取“0 或“1 信息的，掉电后，信息即丢失，所以电源电压一直要加 在s r a m 上，以便其存储单元能被锁存在正确的状态，因此s r a m 属于挥发性存 储器。 图2 1 所示的s r a m 中共有2 m x n 个存储单元，排列成2 m t x n 2 1 的矩阵形式。 大容量s r a m 和其他一些半导体存储器面积的大小主要是由其存储单元阵列所 占的面积决定的，所以对于基本存储单元的要求是要面积尽可能的小，同时还要 求存储单元功耗低、读写响应时间快且工艺简单。 目前最常用的c m o s 的s 删存储单元结构如图2 2 所示。其中，两个p m o s 管m 1 和m 2 是负载管，而栅极与字线( w l ) 相连的两个n m o s 管m 5 和m 6 起 开关的作用，与m 1 和m 2 构成反相器对的两个n m o s 管m 3 和m 4 是存储管， b l 和b l 为两条位线，数据的原信息和反信息分别存放在q 和q 点。负载管 m 1 和m 2 主要是用来补偿存储管和开关管的漏端电荷的泄放。此种结构的静态 功耗为零，易于制造，所以被广泛应用于现在的s r a m 中。 滋 = 图2 2s r a m6 管存储单元 l 六管m o s 的s r a m 存储单元虽说结构简单且稳定性好，但是都会占用很大 第二章静态存储器体系结构分析 面积。对于存储容量大的s r a m 来说，这样的单元结构就会不适用，于是出现一 种被称为“四管s r a m 单元 或者“电阻负载s r a m 单元的单元结构。它可 用电阻代替图2 2 的p m o s 管，这样电路连线变的简单在1 m 位s r a m 中，运用 四管单元作为基本存储单元比用六管单元结构，可使存储单元面积减少3 0 左右， 但这种结构的缺点就是工艺复杂且电阻值的准确设定比较困难，因为一方面希望 电阻值能尽可能的高，以便于减少静态功耗，但另一方面电阻值太高又会使从低 到高的传输延迟严重恶化和造成单元面积的增加。 在高性能的超级计算机和大型机中都需要用到速度极快的s r a m ，使得其中 的缓存和主存的周期时间可以达到所要求的5 纳秒以下。到目前为止，还是只有 双极型的才能满足以上要求。如今双极型存储单元的发展方向是降低结构复杂度 或者进一步提高速度，双极型存储单元的特点是高速但结构复杂且面积较大。 2 1 2 外围电路 为了减小s r a m 或其它类型半导体存储器的面积，我们希望其中的基本单元的 面积越小越好，在减少单元面积的同时势必会影响其他对数字电路来说很有价值 的一些参数，如噪声容限、逻辑摆幅、输入输出的隔离、扇出能力或者速度等。 正是因为牺牲了上述性能才得以让如今的存器的基本存储单元可以被控制在一个 到六个晶体管之间。虽说这些性能的降低在存储器的核心部分这一有限领域是可 以接受的，但是当存储器与外部电路相连的时候，这种情况是绝不允许发生的。 所以就需要在存储器中加入一些外围电路来补偿为了减少基本存储单元而造成的 性能的降低，从而使得存储器在外围相连时能正常有效地工作。在s r a m 中，外 围电路一般包括灵敏放大器、地址译码器、三态输入输出缓冲器和控制逻辑等。 下面就分别这些基本的外围电路的主要作用及特性。 2 1 2 1 灵敏放大器 灵敏放大器是s r a m 中必不可少的一个组成部分，它用在s p , a m 中所起的作 用主要表现在以下几个方面： 放大这是灵敏放大器s r a m 中最主要的作用。因此从存储单元到达位 线( b l ) 及位线群( b l ) 上的信号之间的电压幅值差很小，一般约为0 5 左右， 这样的幅值是不适合标准的逻辑“高 和“低电平值，如果直接把位线上的信 号加到外部电路上，那么外部就会由于无法辨认信号的逻辑值而不能正常工作， 所以就需要在位线和输出驱动之间设置灵敏放大器，将位线上的信号差放大成标 1 4 s r a m 结构的模块设计与h p s i c e 仿真 准的逻辑电平“l 和“0 输出。 改善性能灵敏放大器能通过加快位线的状态转换而补偿存储单元被限 制的扇出驱动能力，并有助于提高速度。 减少功耗灵敏放大器的存在可以减少位线上的电压幅值差，从而能够 消除很多对位线的充、放点而造成的功耗。 关于灵敏放大器在s r a m 中的具体功能和它的结构相关的讨论，我们将在后 面的论述中给出。 2 1 2 2 地址译码器 任何一个支持随机存取的半导体存储器中都很肯定会有地址译码器的存在， 因此s r a m 也不例外，它的外围电路中一个很重要的部件就是地址译码器。从 s r a m 的一般结构图可以看到，地址译码器包括行译码器和列译码器。采用行、 列译码其主要是为了与排列成矩形形式的存储单元阵列在形状和尺寸上能够匹 配，因为它们直接与存储单元阵列相连，若不匹配的话，就会导致连线长度的增 加以及由此带来的延迟功耗的相应增加。 地址译码器主要是对存储单元进行编码，使得在任何时刻都有特定的单元被 选中( 是由输入的地址决定的) 进行读写操作，因为地址译码器可以保证对应任 何一组输入地址都有唯一的输出是有效的，这样的话，每次由行译码器选中每一 行，由列译码器选中每一列，然后在行、列的交叉处的存储单元就是被选中进行 读写操作的那一个。应用地址译码器还可以减少封装的管脚数，因为译码器的输 入与输出之间满足n 一2 n 的关系，其中n 是其输入端数，2 n 为其输出端。 2 1 2 3 控制电路 s 洲的读写操作都是由一系列的过程按顺序来完成的，所以需用控制电路 来保证其能正确且有效的工作。图2 1 所示的s r a m 结构框图中，c s b 、w e b 和 o e b 分别称为片选控制端、写控制端和读控制端。在实际应用中，并不是直接由 它们来控制读写，而是通过一定的控制电路，使三者经过逻辑组合后，再产生两 个信号，来分别控制读写操作。 对于存储容量比较大的异步s r a m ，为了减少功耗和提高速度还会采用一种 “地址转换监控电路( a t d ) 。它可以通过监测外部信号的变化而自动产生内 部控制信号如s e ，控制灵敏放大器开关的信号，从而非常有效地降低了功耗和提 高存储速度。 第二章静态存储器体系结构分析 2 1 2 4 输出驱动电路 随着存储器存储容量的不断加大，字线和位线的长度也随之增加，这将会导 致数据存取时间的加大，速度变缓，性能变差，为了改善这一状况，同时为了增 强输出端的驱动能力，就需要在数据的输出端设置一个输出驱动器，通常都采用 三态推挽电路。其示意图于图2 3 中。其中，d i n 和d i n _ 为从灵敏放大器输出的 两个反向数据，d i n 与存储单元中存储的数据一致，而d m 为它的反信号，o e d l n d i n d 图2 3 三态输出驱动器 为输出使能端，低电平有效，d 为最终的数据输出。当o e 为“1 时，不管d i n 和d i n 为何状态，输出端d 都为高阻态，当o e 为“0 时，输出端d 就会跟随 d i n 的变化，但驱动能力比d i n 大。 以上介绍的都是一般用途的s r a m 的结构，现在为了满足某些特殊需要还出 现了很多其它类型的s r a m ，如零总线等待s r a m ( n ob u sl a t e n c ys r a m ，简称 n o b ls 洲) ，此种结构的s r a m 适用于读写转换比较频繁的系统中，因为它在 连续的读写转换状态间不会插入任何的等待状态，这样就会大大地提高系统的工 作速度。s r a m 还可根据其工作过程是否受时钟的控制分为同步和异步两种，若 其中所有的工作过程都是由时钟信号控制的，则为同步s r a m ，否则就为异步 s r a m 。两者想比较，同步s r a m 的速度快但结构复杂，异步s r a m 的结构简单 但速度较慢，本文所设计的s r a m 均为同步s r a m 。 2 2s r a m 的读写工作原理 2 2 1s r a m 的写过程 假设准备往存储单元( 采用图2 2 所示的六管c m o s 结构的s g a m ) 中写入 “1 ，则先使片选信号c s b 低电平有效( c s b = 0 ) ，将某一组地址值输入到行、 列译码器中，选中特定的存储单元，然后使写使能信号w e 有效( w e = o ) ，将要 写入的数据“1 通过写入电路变成了“1 和“0 后分别加到选中单元的两条位 1 6 s r a m 结构的模块设计与h p s i c e 仿真 线b l 和b l - 上，此时选中存储单元中的w l = “1 ”，晶体管m 5 和m 6 打开，把b l 和b l 一上的信号分别传送到q 和q 一点，从而使q = “1 ”，q 一0 ，这样数据“1 就被锁存在晶体管m 1 、m 2 、m 3 和m 4 所构成的锁存器中。写入数据“0 的过 程与此类似。 s r a m 的写周期时序如图2 4 所示。其中，a i 为地址输入信号，c s b 和w e b 分别为外部片选和写使能信号，d a t ai n 为写入的数据信号。 i“vci n z z 乙z z z 枢巫咪涩 图2 4s 删写周期时序 在写周期中，关键是写脉冲宽度t w p ，即w e b 为“o 的持续时间，它表示 将一个数据写入单元所必须的时间，主要决定于写入电路对数据线、位线和单元 的驱动能力，当然也和单元位置、写前位线及数据线的状况等因素有关。般按 最坏情况，取最长的写入时间作为t w p 的最小值给出。另外一个非常重要的参数 就是