（微电子学与固体电子学专业论文）一款通信芯片的逻辑综合和等价性验证.pdf

摘要 随着集成电路规模的增加，电路设计的复杂度越来越高，系统芯片( s o c ) 成 为了微电子技术的发展方向。其中一项关键技术就是基于p 核的设计及复用技术。 本文研究了集成电路技术的发展与s o c 、口复用技术的重要性，以及集成电路验 证技术的发展。详细地讨论了基于口核的s o c 通信芯片的后端技术。 本论文的主要内容包括以下几部分：制定了系统芯片的逻辑综合策略和设计 约束，包括面积约束和时序约束；在逻辑综合过程中插入扫描链从而完成可测性 设计；为了保证超大规模数字电路中的关键问题检查设计的正确性，设计中 引入了形式验证，根据形式验证原理，使用等价性验证方法确保后端设计过程的 正确性；根据静态时序分析技术的原理，且对各种模式下的时序分析方案的成功 模拟，从而实现了芯片的成功流片。 本设计逻辑综合使用m a g m a 公司的t a l u sd e s i 乒工具，等价性验证采用了 o n e s p i l l 公司的o n e s p i i le c 工具，最后使用d e s i 萨c o m p i l e r 公司的p r i m e1 h l e 工 具完成了整个芯片的静态时序分析。最终该芯片完成了各项设计指标，在2 0 0 8 年 1 1 月顺利流片。 关键词：逻辑综合扫描链插入等价性验证静态时序分析 a bs t r a c t a l o n gw i 也t h ed e v e l o p m e n to fi c ，i t sm o r e 锄dm o r ed i 伍c u l tt 0d e s i 印t h ec i r c u i t ， 也u s ，s o c ( s y s t e mo nc 1 1 i p ) h a sb e i n gad e v e l o p m e n td i r e c t i o no fm i c r o e l e c t r o n i c s i n m eg u b s t a l l c er e l a t e da b o v e ，o n eo ft 1 1 ec o r et e c ：h n 0 1 0 百e si st h ed e s i 印o fi pc o r e 如dt 1 1 e r e u s et e c h o l o 黟t h ed e v e l o p m 肌to fi ca i l d l ei l n p o r t a n c eo fs o ca 1 1 d 口r e u s e t e d b u l 0 1 0 9 ya r eb e c nr e s e a r c h e d t 1 1 eb a c k 一饥dt ec ：i l n 0 1 0 9 yu p o nm es o cc o m m u l l i c a t i o n 出pw 讹口c o r e i sd i s c u s s e d t h em a i l lt h e s i si i i v o l v e s ：t h ef 0 肋u l 撕o no fs 仃a t e g yi i ll o 舀cs y l l t l l e s i s 吼dt h e c o n s 枷n ti n s y n t l l e s i sd e s i g no fs y s t e m 出p ， i n c l u d ea r e ac o n s t r a i n ta n dt 妇i i l g c o n s 仃a 血；t 0 鹤s u r et 1 1 ev a h d i t ) ，o fd e s i 印，w h i c hi sm ek e yi s s u eo fi c ，f o m a l v 嘶f i c a t i o nw 嬲l e a di n t ot h ed e s i 乒a c c o r d i i l gt 0t h et h e o r yo ff 0 m a lv e r i 6 c a t i o n ，i t u s ee q u i v a l c n c ec h e c l ( i n gt o 邪s u r et 1 1 ev a l i d i t yo fb a c k 一印dd e s i g n ；a c c o r d i i l gt 0 也e m e o 巧o ft i m ea i l a l y s i s 觚dw i n lt h es u c c e s s m ls i i i l u l a t i o no fs 伽ct i m ea n a l y s i su l l d e r a 1 11 【i n d so fm o d 鼯，t 1 1 ec h i pc 趾b ep u ti i l t 0t a p e o u ts u c c e s s 如l l y d 嘶n g t h ep r o c e s so f l o 酉cs y n t l l e s i s ，1 a l u sd e s i 萨p r o d u c e db ym a g m aw a su s e d ， a n do n e s p i i le cb yo n e s p i nw 嬲u s e df o re q u i v a l c l l c ec h e c l ( i n gf u r m e rm o r e ，p m e t i m eb yd e s i g nc o m p i l e rw 嬲u s e df o rs t a t i ct i 】m ea 1 1 a l y s i s t h ep r 巧e c tw a l sp u ti n t 0 t a p e o u tb yi n f m e o ni nn o v e m b 2 0 0 8 k e y w o r d s ：s y n t h e s i ss c a nc h a i l li n s e r 廿o ne q u i v a l e n c ec h e c ks t a 西安电子科技大学 学位论文独创性( 或创新性) 声明 秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人在 导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标 注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成 果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的 材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说 明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切的法律责任。 11 本人签名：l 缉日期：三塑趔 西安电子科技大学 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究 生在校攻读学位期间论文工作的知识产权单位属于西安电子科技大学。学校有权 保留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分 内容，可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证，毕业 后结合学位论文研究课题再撰写的文章一律署名单位为西安电子科技大学。 本人签名：耋缉 导师签名： 日期：珥2 ：孕 日期：堡! ，兰：17 第一章绪论 第一章绪论 集成电路( i c ，1 1 l t e 伊a t e dc i r c u i t ) 的诞生，使电子技术出现了划时代的革命， 它是现代电子技术和计算机发展的基础，也是微电子技术发展的标志。本章简要 介绍了集成电路设计和验证技术的发展历程，说明了论文选题背景，最后对论文 的主要工作和章节安排作了简要概括。 1 1 集成电路设计 集成电路技术自发明之日起便以惊人的速度发展。第一块集成电路上只有四 个晶体管，而目前的集成电路已经可以在单个硅片上集成上亿只晶体管。集成电 路的发展极为迅猛，从小规模集成电路( s s i ) 起步，经过中规模集成电路( m s i ) 发展至大规模集成电路( v l s i ) 然后发展到现在的超大规模集成电路( v l s i ) 及 最近的特大规模集成电路( u l s i ) ，甚至发展到将来的甚大规模集成电路( g s i ) ， 单片集成电路集成度将超过1 0 亿个元件。多年来集成电路的增长速度基本按照 i n t e l 公司创始人之一g o r d o ne m o o r e 所预言的那样：集成电路芯片上的晶体管 数量每1 8 个月将增加一倍，性能增加一倍【5 】。本节主要研究了集成电路设计和验 证的发展。 1 1 1 集成电路设计技术 集成电路设计是将系统、逻辑与性能的要求转化为具体物理版图的过程，也 是把产品从抽象的过程逐渐具体化、直至最终物理实现的过程。本节主要研究了 数字集成电路设计工具的发展和设计方法的研究。 ( 一) 设计工具的发展 随着计算机科学与技术的高度发展，集成电路的日益广泛应用以及微电子学 的进步，电子设计自动化( e d a ，e l e c 仃o i l i cd e s i 乒a u t o m a t i o n ) 正在全世界范围 内兴起，并形成了一门崭新的学科。e d a 工程已经成为现代电子设计的基础，现 代电子设计技术的核心就是e d a 工程。e d a 工程的主要设计目标是超大规模集成 电路，如何对超大规模集成电路进行功能划分、行为描述、逻辑综合、时序分析、 故障测试以及形式验证等是e d a 工程所要解决的主要问题。 具体地说，e d a 是以高性能的计算机为工作平台，而开发出的一整套电子设 计自动化系统软件工具。e d a 一直是计算机应用领域中的一个大难题，因为它所 涉及的领域很广，例如计算机图形学、计算机仿真、算法分析、高级描述语言的 2一款通信芯片的逻辑综合和等价性验证 设计和编译、设计的变换、存储和压缩等等。 数字a s i c 设计是e d a 领域中最活跃的部分，面向a s i c 的e d a 工具发展至今已 经比较完善。v l s i 工艺的发展促成了电路设计和底层版图设计的相对独立，使得 数字a s i c 设计与分立元件的设计有了更多的共性，因此综合便成为数字a s i c 设计 的主体。如图1 1 所示自7 0 年代开始，e d a 技术大致经历了三个阶段，即7 0 年代的 电子计算机辅助设计( e c a d ，e l e c 仃o n i cc o m p u t e r 础d c dd e s i 萨) ，8 0 年代的初 级e d a 和9 0 年代的高级e d a 【1 9 j 。 9 0 年代高层次设计自动化 8 0 年代计算机辅助工程 7 0 年代计算机辅助设计 审 牵 审 生成图形 图1 1 集成电路设计自动化的各个阶段 早期的e c a d 工具功能非常简单，其硬件以1 6 位小型计算机为基础，主要功能 是完成交互式图形编辑和设计规则检查。电子设计工程师可以利用其图形界面及 其相应的电路模型，设计印刷电路板( p c b ，p r i n t e dc i r c u i tb o a r d ) 和i c 版图，设 计可达上百门级。第一代c a d 系统的引入使设计人员摆脱了繁杂、易于出错的手 工画图、机械刻红膜的传统方法，大大提高了设计效率，因而得到了迅速的推广。 但是它仍不能适应规模较大的设计项目，而且设计周期长、费用高。有时在流片 后才发现原设计存在错误，不得不返工修改，其代价昂贵。 由于相关技术的发展和市场竞争的推动，8 0 年代出现了第二代e d a 系统，常 称为计算机辅助工程( c a d ，c o m p u t e r 加d e dd e s i 盟) 系统。它以3 2 位工作站为 硬件平台。它集逻辑图输入、逻辑模拟、测试码生成、电路模拟、版图设计、版 图验证等工具于一体，构成了一个较完整的设计系统。设计工程师以输入线路图 的方式开始设计集成电路工作，并在工作站上完成全部设计工作。它不仅有设计 全定制的电路版图编辑工具，还包括门阵列、标准单元的自动设计工具和经过制 第一章绪论 造验证的单元库。对于门阵列、标准单元等电路，系统可完成自动布局和自动布 线功能，因而大大减轻了版图设计的工作量。在c a d 系统中，更重要的是引入了 版图与电路之间的一致性检查( l v s ，1 a y o u tv e r s u ss c h 锄a t i c ) 工具。此工具对版 图进行版图参数提取( l p e ) 得到相应的电路图，并将此电路图与设计所依据的原 电路图进行比较，从而可以发现设计是否有错。同时还将l p e 得到的版图寄生参 数引入电路图，做一次电路模拟，以进一步检查电路的时序关系和速度，在引入 这些寄生参数后，是否仍符合原设计要求。尽管这些功能的引入保证了流片的一 次成功率，但是一致性检查和随后的模拟仍是在设计的最后阶段才进行的，因而 如果一旦发现错误，还需修改版图和电路，这仍需付出相当大的代价。 9 0 年代以后，新技术、新工艺不断涌现，对电子产品的设计有很多新的要求， 使得e d a 技术面临新的挑战。这时出现的高级e d a 工具被视作第三代c a d 系统。 它可以从高层开始设计，使用标准化的硬件描述语言( 如v 嘶1 0 9h d l ，d l ) 来描述被设计电路的行为特性，自项向下地跨越各个层次，完成整个设计；它还 引入了行为综合和逻辑综合工具。采用较高的抽象层次进行设计，并用层次化方 法进行管理，这可以大大提高处理复杂设计的能力，设计所需的周期也大幅度缩 短；综合优化工具的采用使芯片的品质如面积、速度以及功耗等获得了优化，降 低了新产品的开发成本。因而第三代e d a 系统迅速得到了推广。 ( 二) 设计方法 在片上系统( s o c ) 以前，集成电路芯片由传统硬件电路组成，是一元系统， 与之对应的是一元设计方法学。s o c 出现以后，芯片的部分功能改由嵌入式软件实 现，系统发展到二元。相应的设计方法学也发展到二元设计方法学：软硬件协同 设计方法。当芯片中嵌入了可编程电路( 如f p g a ) 时，就发展成为三元系统：可 重构s o c 。相应的设计方法学就是三元设计方法学( 如基于平台的设计方法) 。从 图1 2 可以看到，软件、可重构器件和时间的引入使系统不断“升级 。 如图1 2 所示，以“元 为线索划分设计方法学的“代 ：纯硬件、纯软件、可 重构器件( 时间) 分别是四个独立的“元。每增加元，设计方法学就上升一代。 高层次设计更需要设计方法学的指导。而且，设计方法学如何向高抽象层次过渡 本身就是一种方法学。设计方法学越来越重要了。图1 2 为设计方法学的研究提供 了一个鸟瞰全貌和启迪思路的途径。 专回 可重构器件 动态可重构器件 图1 2 微电子技术的发展 4 一款通信芯片的逻辑综合和等价性验证 本论文中的通信芯片属于s o c 范畴，相应的设计方法可以从图1 2 中得到思路。 对于功能日趋复杂、规模急剧增加的集成电路，一般采取层次化设计策略。它的 基本思想是将复杂的系统按功能分解成可独立设计的子系统，各子系统设计完成 后，将它们拼接成一个完整的系统，最终完成整个设计。层次化设计方法具有降 低设计的复杂度、提高设计的并行性等优点。由于各子系统可以单独设计，因而 具有局部性，也就是说各子系统的设计与修改只影响到其自身，不会影响其它子 系统。结构设计采用层次化( h i e r a r c h y ) 、模块化( m o d u l 撕锣) ，规则性( r e g l l l 耐够) 以及局部性( 1 0 c a l 岫) 等技术，大大降低了设计的复杂性【2 0 】。 在层次化设计策略中，子系统的划分要直到单个子系统的复杂性达到了在细 节上可以理解的适当程度，利用规则性可以将具有相同结构的单元排成阵列，简 化设计过程。规则性可以出现在设计的各个层次，如电路级，可以采用相同的晶 体管；门级，可以采用同一种门结构或宏功能模块。利用规则性设计的芯片可以 通过结构的重复性来判断设计是否正确。在确定了模块的界面特征后( 如接口特 性) ，模块内部结构与其它模块无关，模块具有局部性，可以简化模块间的影响， 降低单个模块的设计复杂性。 从以上的分析可以看出，层次化设计方法能使复杂的系统简化，可在不同的 设计层次及时发现并纠正错误。系统分解后，各子系统、各模块具有局部性，可 以交给不同的设计组同时进行设计，而且某些子模块的资源可以共享，这将有利 于提高设计的并行性，大大节省设计时间，缩短设计周期，缩短产品上市时间。 从设计的过程来分，集成电路设计通常分为正向设计与逆向设计两大类。每 一大类又可分为“自项向下”( t o p d o 、n ) 与“由底向上”( b o t t o m u p ) 。正向设计通 常用来实现一个新的设计，它们的具体设计步骤如图1 3 ( a ) ( b ) 所示。 行为设计 上 结构设计 上 逻辑设计 上 电路设计 上 版图设计 系统划分、分解 上 单元设计 上 功能块设计 上 子系统设计 上 系统设计 ( a ) “自顶向下”的设计步骤( b ) “自底向上”的设计步骤 图1 3 正向设计的两种设计方法 第一章绪论 5 逆向设计是在剖析别人的设计的基础上进行修改或改进，具体的设计步骤如 图1 4 ( a ) ( b ) 所示： 版图解析 0 电路图提取 上 功能分析 j 结构修改 上 逻辑设计 上 电路设计 上 版图设计 版图解析 上 电路图提取 上 功能分析 上 单元设计 上 功能块设计 上 i 子系统设计 上 系统设计 ( a ) “自顶向下”的设计步骤( b ) “自底向上”的设计步骤 图1 4 逆向设计的两种设计方法 在实际设计过程中，往往结合正向设计和逆向设计，从逆向设计中积累经验， 指导正向设计，同时只有实行正向设计才能在原有基础上实现技术进步，推动芯 片设计技术的不断发展。 1 1 2 集成电路验证技术 验证( v 谢f i c 撕o n ) 是发现设计缺陷，确保设计成功的重要措施。导致流片高 失败率的原因，7 0 是由于功能错误，尽管这些错误原本可以通过更加完善的功 能验证来避免。因为验证工作的本身就是将各种各样可能出现的情况模拟出来， 通过各种手段施加在设计上，看设计是否符合预期的目标。可以说，我们设想到 的情形越周全，我们对设计成功的信心也越高。因此，一个设计的验证工作，是 十分重要的，且引起了设计者的高度重视。 对形式验证技术的关注起源于2 0 世纪6 0 年代的软件危机。直至整个7 0 年代， 形式验证技术所针对的一般是转换型程序，即单纯进行科学计算、计数等功能的 软件。所采用的方法主要是定理证明( t h e o r e mp r o v i n g ) 技术。8 0 年代初，最大的 6 一款通信芯片的逻辑综合和等价性验证 进展是p n u e l i 将时态逻辑引入到反应式程序的验证中。1 9 8 1 年，c 1 诎e 等提出了模 型检验( m o d e lc h e c b n g ) 方法，实现了对于并发系统的自动验证问题。然而，模 型检验因状态空间爆炸问题而很难达到实用化。 形式验证的巨大成功首先来自于8 0 年代后期符号模型检验( s y m b o l i cm o d e l c h e 幽n g ) 方法的提出和在硬件验证中的实现。1 9 8 7 年，m c m i l l a 在博士论文中， 首次将发表于前一年的b d d ( b i l l 叫d e c i s i o nd i 卿) 技术应用于模型检验中， 从而大大地缓解了空间爆炸问题。其后的一系列改进更增强了对符号模型检验技 术的信心。然而，人们很快就发现，对于复杂系统，空间爆炸问题仍是符号模型 检验技术难以克服的障碍，这导致了在1 9 9 9 年定界模型检验技术的提出。从本质 上看，定界模型检验为缓解空间爆炸问题而牺牲了一部分完备性。 总的来说，模型检验方法在硬件验证上是成功的，其根本原因是硬件通常有 层次性且比较规整，相对于软件的复杂程序结构，更易于描述和验证。而目前用 于数字电路形式化验证的技术主要是模型检验和等价性验证【1 3 】f 1 4 j 【1 5 】【16 1 。本文主要 研究的是等价性验证技术。 1 2s o c 与i p 复用技术 集成电路产业已经发展到s o c 和可重构s o c 的批量生产阶段，s o c 具有面积 小、功能全、低功耗高速、成本低的特点，故本节的主要内容介绍了s o c 和口 复用技术的主要原理。 1 2 1s o c 伴随着半导体工艺加工技术的进步，集成电路设计者能够将越来越复杂的功 能集成到单晶硅片上，s o c 正是在集成电路向集成系统( i s ) 转变下应运而生的。 从狭义的角度讲s o c 是电子信息系统的集成，从广义的角度讲s o c 是一个微电子小 型系统。 简单的说，s o c 就是系统芯片，又称片上系统，是将一个系统集成在一个芯 片上面。s o c 也可以译为“系统芯片集成 ，意指是一种技术，用以实现从确定系 统功能开始，到软、硬件划分，主要采用第三方的口完成设计的整个过程。经过 了多年的争论之后，对s o c 的定义达成了比较一致的意见。一个集成电路芯片如 果具有了以下的特性，就可以称作s o c ： 1 、实现复杂系统功能的v l s i ：因为从狭义的角度讲，s o c 是信息系统的集 成，是将系统集成在一块芯片上；从广义角度讲，s o c 就是一个微小型系统； 2 、采用超深亚微米工艺技术：到了超深亚微米阶段，期间的特征尺寸达到了 第一章绪论 0 1 8 o 0 5 呻，采用超深亚微米工艺技术可以在几平方厘米的芯片上集成千万个晶 体管； 3 、使用一个或一个以上嵌入式c p u 或数字信号c p u ：单个芯片必须具备强 大的数据处理能力，嵌入式c p u 或数字信号c p u 的使用将是s o c 的一个重要标 志： 4 、具备外部对芯片进行编程的功能：对于s o c ，由于其功能非常复杂，应用 时由于各种原因使原来的设计与实际应用有些差异，需要作必要的修改或变动以 适应外部环境，所以采用外部对其编程的方式是一个比较明智的做法； 5 、主要采用第三方的i p 核进行设计：高度复杂的系统功能和越来越高新的产 品打入市场的时间必须要短，不允许芯片设计一切从零开始，必须借鉴和使用已 经成熟的设计为自己的产品开发服务，所以采用第三方的口核是s o c 设计的必然。 这个概念虽然不是很严格，但是它明确的指出了s o c 的特性。s o c 的主要价 值不是在于高度的集成，而是在于s o c 它能在较短的时间内设计完成。s o c 的出 现需要很多技术支撑为条件，主要包括三个关键的支持技术： ( 1 ) 软、硬件协同设计技术：软、硬件协同设计技术是面向不同系统的软件和 硬件的功能划分理论。硬件和软件更加紧密结合不仅是s o c 的重要特点，也是2 l 世纪i t 业发展的一大趋势； ( 2 ) 口模块库问题：d 核产权化也是不可避免的趋势，目前中国的硅知识产权 化正在逐步形成，这也将利于日后各企业之间的口核复用； ( 3 ) 模块界面间的综合分析技术：这主要包括口模块间的胶联逻辑技术( 西u e l o 百ct e c l l n o l o 舀e s ) 和i p 模块综合分析及其实现技术等。 s o c 具有诸多技术优势：极大地减小功耗，减少印制板上部件数和管脚数， 减少板卡失效的可能性，有利于板卡性能改善( 由于片内连线缩短) ，降低风冷 要求，降低系统开发商成本，尤其适于数字信息化产品的开发，如手持设备、信 息家电等新品。对本设计来说，s o c 使芯片的面积更小、功能更全、功耗更低、 速度更快、成本更低。 1 1 2m 复用技术 芯片设计，尤其是s o c 设计的周期、质量和成本把p 复用技术推到了一个相当 迫切的位置，口复用技术被认为是当前集成电路设计方法中最有前途的解决方案。 p 复用技术充分利用现有资源，缩短产品上市的周期，降低产品成本，为s o c 带来 了生命力，以至于s o c 设计技术又称为基于i p 复用的系统集成技术。用一句话来说 就是：s o c 的基本设计方法是对口的集成( i n t e 掣a t i o n ) 。 d 的复用技术( i pr c u s e ) 和i p 的集成就是尽可能多的使用已有的电路模块，甚 一款通信芯片的逻辑综合和等价性验证 至从其它公司那里获得所需要的p ，然后再将它们通过某种方式“拼装”成系统芯 片。据资料表明，集成一个可高度复用模块的工作量仅仅是开发同一种单一用途 模块工作量的1 1 0 或更少。所以，复用一个p 对于那部分设计来说，带来了1 0 倍或 更多的利益。考虑到可复用i p 的价格是单一用途模块价格的2 3 倍，所以使用可复 用口进行设计带来的利益是采用单一用途模块的利益的3 7 5 倍1 7 j 。 口核可以分为三种，软知识产权核( s o rpc o r e ) 、固知识产权核( f i m 口c o r e ) 和硬知识产权核( h 莉mc o r e ) ，其中以硬核的使用价值最高。c m o s 的c p u ， d r a m ，s r a m ，e e p r o m 和f l a s hm e m o r y 以及a d ，d a 等都可以成为硬核，其中 尤以基于深亚微米的器件模型和电路模拟基础上，在速度与功耗上经过优化并有 最大工艺容差的模块最有价值。三种类型p 核的具体概念如下： 软知识产权核( s o r 口c o r e ) 主要描述功能行为，通常是以某种h d l 文本或 者通用库元件网表的形式提交给用户的。 功能验证，但并不含有具体的物理信息。 软核进行系统设计。 软知识产权核经过了行为级设计优化和 在后续的设计中，可以很容易地调用该 硬件知识产权核( h a r dpc o r e ) 是基于某种半导体工艺的物理设计，己有固 定的拓扑布局和具体的工艺，一般是以电路物理结构掩模版图核全套工艺文件提 供给用户的，是可以拿来就用的全套技术。由于有确定的版图，所以硬件知识产 权核的面积、功耗和性能是经过优化了的。 固知识产权核( f mdc o r e ) 的设计深度介于软知识产权核和硬知识产权核 之间，己经完成了门电路级综合和时序仿真等设计环节，并且通过了硬件验证， 例如采用f p g a ，e p l d 进行验证，采用硬件仿真器进行验证。固知识产权核一般 是以门级网表形式提交给用户的。 d 核的来源可以有五个方面：芯片设计公司自身积累、芯片加工公司积累、专 业公司、e d a 厂商以及设计服务公司。由于不同的制造工厂使用不同的工艺技 术，因此工艺技术的不兼容性已经成为这种设计方法发展的最大障碍。所值得庆 幸的是，越来越多的公司和厂家已经意识到了这个问题，一些工业联盟已经开始 着手开发可以兼容多种工艺的技术【1 1 】。 1 3 课题来源与研究内容 1 3 1 课题来源与意义 本论文的课题来源于英飞凌( 西安) 科技有限公司，本论文设计的是一 款通信芯片，该芯片是专用于手机的百万门级基带芯片。本论文开发的这款芯 第一章绪论 片，属于g s m g p r s 数字芯片，采用s o c 系统集成的方法，单片芯片上集成了射 频收发器、电源管理单元、立体声调频接收机。本设计采用6 5 n s c m o s 工艺， 时钟最大频率为1 0 4 m h z ，输入输出端口时钟频率为5 2 m h z 。 虽然本款通信芯片属于第2 代移动通信系统中的g s m 范畴，但由于它采用了 s o c 技术，具有降低耗电量、减少体积、增加系统功能、提高速度、节省成本 等优点，且6 5 n s 的工艺能够使芯片的面积做到更小，所以本设计有较强的研 究意义和实用价值。 1 3 2 研究内容 本论文所涉及的是从传输级( i 汀l 级) 代码以后的设计步骤，包括逻辑综合 和等价性验证，以及静态时序分析。具体内容分以下三个部分： ( 1 ) 采用自下而上的设计方法，制定了系统芯片的逻辑综合策略和综合设计约束； ( 2 ) 为了保证超大规模数字电路中的关键问题一检查设计的正确性，设计中引 入了形式验证，根据形式验证原理，使用等价性验证方法保证后端设计过程的正 确性： ( 3 ) 根据静态时序分析技术的原理，制定了对各种模式和各种p v t 条件下的时序 的分析。 1 4 论文主要工作及章节安排 论文在现有的逻辑综合技术的基础上，完成了该芯片的后端设计工作。对于 逻辑综合本人采用了自下而上的设计方法，制定系统芯片的逻辑综合策略和综合 设计约束；对于等价性验证，为了保证本芯片设计的正确性，在设计中前后两次 引入了等价性验证，一次是r t l 代码和逻辑综合后得到的门级网表，另一次是布 局布线前后的网表的对比，两次的比较能够保证该芯片在后端设计中的正确性； 对于静态时序分析，前后也有两次的时序分析，本人为该芯片制定了各种模式和 各种p v t 条件下的时序的分析，从而实现了该芯片的成功流片。 论文共分为五章，各部分的安排为： 第一章，主要介绍集成电路设计和验证技术的发展历程及论文选题背景； 第二章，本章在分析逻辑综合相关技术基础上，基于本文设计对象研究了逻 辑综合优化策略和实现方法； 第三章，在等价性验证技术分析基础上，基于本文设计对象研究了等价性验 证的方法以及实现； 第四章，基于芯片静态时序分析相关理论，对本文所设计的通信芯片时序进 l o一款通信芯片的逻辑综合和等价性验证 行了分析研究： 第五章，总结了本论文的主要工作。 第二章通信芯片逻辑综合 第二章通信芯片逻辑综合 集成电路设计分为前端设计和后端设计。前端设计主要包括算法到硬件语言 的描述，以及功能仿真；而后端设计包括综合、布局布线、验证等，后端设计是 前端设计的后续物理设计，是进一步把设计映射到可加工的锗硅工艺。一个芯片 的设计成功与否很大程度上取决于后端设计的好坏。本章在综合原理的基础上， 对本芯片完成了逻辑综合，主要包括综合操作环境和约束的设置，综合优化策略 的制定，和芯片的低功耗和可测性设计。 2 1 综合原理分析 本节主要研究了综合原理以及逻辑综合原理。 ( 一) 综合原理 综合( s y n t h e s i s ) 是指从较高层次的设计描述到较低层次的设计实现，是从行 为领域到结构领域设计的转换和映射，其中包括一定的设计优化过程【2 3 】。综合的 结果是一个满足设计目标和约束条件的设计方案，通常满足设计目标和约束条件 的综合方案可能不止一个，综合产生的结果应该是最优的。根据描述的起始层次 不同，可以将综合分为高级综合( h i 曲一1 e v e ls y n t h e s i s ) 、逻辑综合( l 0 百cs y n t h e s i s ) 和版图综合( l a y o u ts y n t h e s i s ) 。高级综合是指从算法级的行为描述到寄存器传输 级结构描述的综合，其重点在于如何从系统的行为描述产生实现该行为描述的结 构表利2 4 1 。逻辑综合是指将硬件描述语言所描述的行为转换为门级电路并按一定 的约束条件( 面积、速度、功耗等) 对该门级电路进行优化，得出满足要求的逻 辑电路。版图综合是指对己经优化的门级电路进行物理布局、布线的设计和优化， 其结果一般可直接交付生产线进行流片( t a p eo u t ) 。 本芯片的后端设计是指逻辑综合，图2 1 给出一个典型的基于逻辑综合的设计 流程框图。从图中我们可以看出，v l s i 的基于逻辑综合的设计流程主要涉及设计 规范的翻译( t r 觚s l a t i o n ) 、电路的优化( o p t i m i z a t i o n ) 以及基于库的映射( m a p p i n g ) 等过程。 ( 二) 逻辑综合原理 本论文主要研究的是逻辑综合，它是综合的方法之一。逻辑综合，是将较高 抽象层次的描述自动地转换到较低抽象层次描述的一种方法。就现有的e d a 工具 而言，通常是指将把r t l 代码所描述的系统的逻辑功能和系统定义所要求的性能， 基于一个结构丰富、功能性能均已知的逻辑单元库，转换成一个最佳的逻辑网络 结构的过程。综合结果可以是大面积高速度的电路网表，也可以是小面积低速度 一款通信芯片的逻辑综合和等价性验证 的电路网表。根据不同的约束，e d a 软件可以生成不同性能的网表，所以在逻辑 综合过程中，i c 设计工程师所要做的工作就是给出适当约束，使得生成的网表性 能符合需求【8 】。逻辑综合的一般过程如图2 2 所示。逻辑综合过程要求的输入为： 寄存器传输级描述程序、约束条件、工艺库等，逻辑综合过程的输出是门级网表。 图2 1 基于逻辑综合的设计流程 r t l 级的模型所实现的结构包括一个数据通道和一个控制器。数据通道是由 寄存器、功能单元、多路器和总线等模块构成的互连网络，用于实现数据的传输。 控制器通常由硬件逻辑( h 砌w a r el o 百c ) 以及固件( f m w a r c ) 构成，用于控制 数据通路中数据的传输。逻辑综合和优化的结果是一个门级网表( g a t e 1 e v e l n e t l i s t ) ，它主要是由一些组合逻辑门( 如n o r 或n a n d ) 和时序元件组成。为了 实现该网表，必须用现有的工艺库中的单元门去替代这些逻辑门，这一步通常被 称为工艺映射。工艺映射的目标不仅是门的替换，它还必须保证替换后的电路要 实现面积、速度以及功耗等方面的最优化，因此工艺映射问题一直是综合领域研 究的重点。 第二章通信芯片逻辑综合 约束条件包含面积、速度、功耗 和可测试性等。在逻辑综合过程中， 为优化输出和工艺映射的需要，一定 要有相应的约束条件用以实现对设 计实体的控制。在根据约束条件进行 逻辑综合时，工艺库将提供综合工具 所需要的全部半导体工艺信息，如 a s i c 单元的逻辑功能、单元的面积、 输入到输出的定时关系、输出的扇出 图2 2 逻辑综合过程 限制和对单元所需的定时检查等。将 门级布尔描述优化后，利用从工艺库 中得到的逻辑和定时信息实现网表。网表是对用户所提出的面积和速度指标的一 种体现方式。工艺库中含有大量的单元，往往它们有一些在功能上相同，但是可 以在速度和面积等参数间权衡。 由于面积与速度是芯片设计指标中存在的一对基本矛盾，逻辑综合只是在这 两项因素之间取得一个最优化的结果。面积与时序的关系如图2 3 所示，芯片面积 优化需要考虑芯片的拥塞度，面积要便于物理设计时钟缓冲器的插入和布线。此 外，面积优化使得芯片能够采用数量更少，驱动更小的逻辑单元来实现，从而减 小芯片的功耗。芯片综合中的面积优化分成两大步，首先针对设计中不满足时序 约束条件的路径进行时序优化，然后针对设计中满足时序约束条件的路径进行面 积优化，在这些路径满足时序约束的前提下，采用更少的缓冲器，更小驱动的单 元，从而减小这部分路径所占有的逻辑单元面积。所以，芯片综合中的面积优化 是以一部分路径的时序代价换来了面积的减小，但是这一部分的时序是满足设计 要求的，故不会对设计总体的时序产生影响。 s b w s p e 司 图2 3 时序与面积之间的关系 逻辑综合自动生成与数字系统逻辑功能描述等价的结构化逻辑形式，为了满 足设计的各种需求，逻辑综合系统必须是通用高效的。逻辑综合系统的通用性意 1 4 一款通信芯片的逻辑综合和等价性验证 味着逻辑综合系统必须处理各种不同的设计参数，诸如电路的面积、延迟、功耗 以及可测试性等。高效性则意味着要求逻辑综合系统能够在可行的c p u 时间花费 内，产生接近最优化的，至少是可以接受的v l s i 电路设计结构【2 5 1 。 逻辑综合处于数字设计后端的中间位置，它第一次把设计者的设计思想转换 成具体的门级网表，所以综合设计的好坏非常重要，而且它的结果好坏会直接影 响后面物理设计的好坏。 综合工具需要完成面积和时序优化、c l o c k g a t e 的插入以及扫描链的插入等等， 常见的商业化逻辑综合工具有s ) ，n o p s y s 的d e s i 印c o m p i l e r 、f p g ae x p r e s s 、f p g a c o m p i l c r ，此外s y n o l i c i 够的s y n p l i 矽，m e i l t o r 的l e o n a r d os p e c t n 】l n ，m a g m a 的b 1 嬲t c r e a t e 、t a l u sd e s i 鲫等。一般来说，综合过程可大致分为三个步骤： ( 1 ) 转译( t m s l a t i o n ) ：读入电路的r t l 级描述，将语言转译成每条语句所 对应的功能块及功能块之间的拓扑结构，这一过程的结果是在综合器内部生成电 路的布尔函数的表达，不做任何的逻辑重组和优化； ( 2 ) 优化( o p t 血i z a t i o n ) ：基于所施加的一定的时序和面积的约束条件，综合 器按照一定的算法对转译结果作逻辑重组和优化； ( 3 ) 映射( m a p p i n g ) ：根据所施加的一定时序和面积的约束条件，综合器从目 标工艺库( t a r g e tt e c l u l o l o g ) r ) 中搜索符合条件的单元来构成实际电路。 2 2 通信芯片逻辑综合 本芯片逻辑综合的主要设计过程如下：首先取出其中两个较复杂的子模块， 单独对它们做逻辑综合，得到两份单独的模块网表( 在子模块中，时序与面积己 达到最好优化) ，然后再在顶层的逻辑综合中把这两个子模块的网表导入顶层， 与其他模块一起把整个设计打平，再做进一步的时序与面积的优化。这样的作法 可以提高效率，因为小模块运行时间短，针对小模块的反复调试优化，可以节省 很多宝贵的时间。本节首先对本设计所采用的逻辑综合工具作简要介绍，然后针 对本设计的逻辑综合过程，详细研究了逻辑综合中的重要问题。 2 2 1t a l u sd e s i 印概述 本项目所用的综合工具是m a 班a 公司的t a l u s 工具。这个工具本身包括两部 分：t a l u sd e s i 乒和t a l u sv o r t e x 两种工具，它们的关系如图2 4 所示，由图中可 见，t a l u sv o r t e x 则处理的是物理综合的部分，由于这超出了本论文的范围，所以 不详细叙述，本设计使用的工具是逻辑综合的t a l u sd e s i 萨。它所做的范围包括面 积优化、时序优化和设计测试的插入等。 第二章通信芯片逻辑综合 图2 4t a 工具的综合流程 t a l u sd e s i 皿工具的工作流程如图2 5 所示，用t a l u sd e s i 萨作逻辑综合和 一般的逻辑工具采取了差不多工作流程。t a l u sd e s i 皿有一个很大的特色就是它 包括很多复合式的命令，例如“f i xr t l 、 “丘xn e t l i s t 、 “缸t i l n e ，它们都 是一系列的命令的集合，相当于一个小脚本，复合命令就是调用这一系列命令， 这些命令的集合是工具默认的最常用的优化方法。这样的复合式命令并没有防 碍综合过程的灵活性，我们可以通过修改复合命令链接的脚本来修改符合命令 的定义。它的好处就是使综合过程简洁明了，而且便于流程的控制。 对于t a l u sd e s i 印工具中的复合命令，里面包含了一系列命令，也是一系列的 优化过程，下面就这些命令所包含的优化过程作详细的分析： f i xr t l 所要完成的优化动作包括： ( 1 ) 翻译设计代码，识别较特殊的单元，包括对存储器、寄存器和锁存器、对 于输入端为常数的端口的处理、冗余节点，使设计映射到工具自带的库中； ( 2 )定义所有c l o c k g a t e 的类型； ( 3 ) 找出复杂的计算器，并把它们都归类以便于更好的优化； ( 4 ) 把设计的层次打平，这样有利于优化的进行，而且增加设计文件和结构的 可读性。如果有部分设计层次不想要打平，可以用“f o r c ek e 印 来保留着部分的 层次，但是这是条比较危险的命令，在使用它的同时，设计的q o r ( 测试结果的 矢量质量，最理想的矢量q o r 具备最少的矢量和最高的故障覆盖率) 会被影响到。 若你想要知道哪些模块是可以被保留的，可以用命令“r 印o r tn 1a u t o n a t t e n ”来写 出个可读到的报告； 一款通信芯片的逻辑综合和等价性验证 ( 5 )在6 xn 1 后可以通过命令得到关于c l o c k g a t i n g 和面积报告。 s t 叩ll s t 口p2 s t 曩p3 s t e dt s t 肆p5 s t e p6 嚣入库位毫 i m p o r tv b i c 直n o l 辱入寄存嚣缀设计jmportm i 执杼嶷屡次络台戤嘲 l 基于面税的综合丘x n 以l i 羞t 工 婷入时序鲁隙 州刮灯岫 工 打甲层次d詹t馥n觏nen i l r u nd nc h e e 蜒w p 穗毒c 曩ni 硷蕾珊丌擅掰和扫掐键的描入：笔冀i q 日血 i r i j l nd f ta c l mi l 珏c 冒_ tl i | 基于约柬的缘台 丘x t 蛔址 l 图2 。5t a l u sd e s i 口逻辑综合流程与主要命令 f i xn e n i s t 所要完成的优化主要包括： ( 1 ) 首先要把所有没有映射到库中的单元都找出来，并且都要与库中的元器件 一一对应上； ( 2 ) 移除没有连接或是没有用的逻辑，这样做会减少面积，也可以使工具更加 关注在真正的路径上： ( 3 ) 使用“c h e c km o d e l ”命令对r t l 代码执行一次完全的检查，并且提供一份 详细的违例报告，如果这份报告中出现警告或是错误的提示信息，那么“矗xn e t l i s t ” 这一步要中止，直到错误被解决掉为止； ( 4 )对于那些比较复杂的逻辑( 例如x o r ，m u x ) ，要使它们的结构固定保存下 来。这样做对后面的逻辑优化是一步很重要的准备步骤； ( 5 ) 执行面积优化，使芯片的面积尽量减小； ( 6 ) 移除掉多余的、由常数驱动的电路部分； ( 7 ) 使设计中模块在不同层次的复用唯一化( u n i q u i 匆) 。大部分的运算体都需 要c e l l 和m o d e l 之间的一一对应关系。 1 f i xt i m e 所要完成的优化主要包括