（微电子学与固体电子学专业论文）soc的可重用设计方法研究.pdf

摘要 随着集成电路设计技术和深亚微米制造技术的飞速发展，集成电路的规模 越来越大，单芯片解决方案已经可以容纳系统设计，形成片上系统( s o c ：s y s t e m o nac h i p ) ，但是设计能力的提高落后于芯片复杂性增长的步伐。同时，竞争的 加剧要求对市场具有快速的反应能力，即降低产品开发周期。设计能力和芯片所 能提供的集成能力增长差距的扩大阻碍了片上系统的有效开发。为解决这一矛 盾，必须提高设计人员的设计能力，降低产品的开发周期和成本。s o c 的i p 可 重用设计方法是有效的解决方案。 为实现模块间正常通讯，本文首先分析了基于标准总线的设计方法。在基 于标准总线的基础上，可以将基于总线设计的模块集成到系统中来。但是不同的 总线具有各自的特点来适应特定的应用领域，建立单一的总线标准就无法满足用 户的要求。因此，为使这些不同来源的模块一起正常工作，建立了基于标准接口 的设计方法。本文给出了完整的i p 模块的实现流程，同时结合实现流程对i p 设计的重要环节进行了详细的讨论，并且针对i p 模块的逻辑综合策略和功能验 证部分给予了充分的阐述。 在本文的最后一章具体实现了一个应用于t i g e r xs o c 系统的i p 模块u a r t 的设计。从两个方面研究了基于i p 模块的可重用设计方法：可重用i p 模块的设 计和i p 模块在系统级的重用。前者是模块的设计方法，是为了实现i p 的高度可 重用性而进行的设计；后者是系统级的设计方法，通过模块在系统级的应用来对 i p 模块进行的设计和验证。二者的领域虽然不同，但是两者是紧密相连的不可 分割的整体。只有建立起有效的基于i p 模块系统级设计方法，才能更好的重用 i p 模块；也只有建立起高质量的可重用的i p 模块，才能进行高效的系统设计。 本文的研究成果对s o c 系统设计以及s o c 系统平台的开发和研究具有一定 的指导意义和应用价值。 关键词：s o c ：口；可重用设计；t i g e r x 系统平台 a b s t r a c t w i t ht h er 印i dd e v e l o p m e mo f i cd c s i g nt e c h n o l o g ya n dp f o c c s s i l 玛t e c h o l o g y ， s i l i 咖c 印解i l yo fi n t e g r a t i n gs y s t e m ac h j p ( s o qi su pa g a i n s t 越i n c r e a s i n g c o m p l e x i t yi n i cd e s i 弘a tt h es 锄et i l n e ，趾yc o m p l c xd c s i 弘i sf o r c e db y t i m e t o - m a r k c t p r c s s l l r e ，i e ，t 0 r c d u c et h ed e s i g nt om a f k e tc y d e ，a n dm e d e v e l 叩m e n tc o s t 弱w e l l t h ef a c tt l l a tm ed e s i g na _ b i l i t yi sf 盯b e h i n d t 0t h ep i o g r c s s o fs im 彻删沁t i l r i n gt c c h n o l o g ys t u i i t st h ee 饪e c t i v ed e v e l o p m e mo fs o c ho r d e rt o o v e r c o m es u c hd i 伍c l l m 骼a b o v e ，i ti sn c c 船s 缸yt 0h n i pr e u s em “h o d o l o g yi ns o c d e s i g n ho r d c rt oa c c o m p l i s ht l l ec 0 衄u n i c a t i b e t w e c nm o d u l e s ，t h i sp a p e ru s c sa s o cd e s i 弘m e 也o d o l o 时b 勰e d b u s 舡c h j t c c t i l r e b u td i 肌哪t b u s e sh a v ed i 踟r e n t f c a t u r e s 柚du s e s ，s oi tc 姗o tm e c ta l ld e s i 印r 。q u i r 锄e n t st oa d 0 恤o d l y 衄eb u s s t 趾d a r d 1 bm a k ea m o d l l l 瞄w o r kt o g e t h e r i n t e r f a c c b 稍e d 口d e s i g nm e t h o d o l o g y h a sb c e nd e s i 驴e d ，a c c o m p a n y i n g1 ) l ，i t ht h cw h 0 1 cd 韶i g nf l a wo f 口i nt h ep a p c f t h e i m p o r tp a n s 蛐c h 踮l o g i cs y t h c s i s 孤dv e r i 丘c 讹n h 硝b e e nd i 蜘s dd c c p i y i nt h i s p a p e l u a r t 口m o d u l ed e s i 弘u s e df o rn g e r xs o ch 私b e c ni m p l e m e n t e d 趾d p r o v i d e di nt h e1 a s tc h a p t e ro ft h ep 印e r 职r c u d 璐i g nw 醛m a d ej nt w oa s p e c t s ： 删略a b l e 口m o d u l ed e s i 驴翘dr e u s eo f 坤m o d l l l ei ns y s t c 】n 1 h ef 0 皿e ri sm o d u l c d e s i 萨m e m o dt o 删h s h 也eh i 曲u s a b i l i t yo fm n el a t c ri sas y s t e ml e v e l d e s i 印m e t h o dt od c s i 印锄dv c r i f yt h ei pm o d u l ec o m b i n i n g 谢t ht l l ea p p l i c a t i o no f 口i ns y s t e m n i sn e c e s s a r y t 0t a k et h ct w op a n s 勰0 n ec n m yi no f d e r t og e tah i g h e f i c i e n ts y s t e l nd e s i g n t h er e s u l to ft h i sp a p 盱h 蠲s o m eu s e f i l l 蛐p e i s i n gm e a n i n g 距da p p l i c a t i o n 1 u ef o rs o cs y s t 锄d e s i g na n df o rd e v e l o p i i l gs o cs y s t 咖p l a t f 0 曲 1 【e yw b r d s ：s o c ；口r c u s em e t h o d o l o g y ；砸g e r xs o c 独创性声明 本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研 究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包括其他 人已经发表或撰写过的研究成果，也不包含为获得北京工业大学或其它教育机构 的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均 已在论文中作了明确的说明并表示了谢意。 签名：窆l 还 日期：2 q q = 关于论文使用授权的说明 本人完全了解北京工业大学有关保留、使用学位论文的规定，即：学校有权 保留送交论文的复印件，允许论文被查阅和借阅；学校可以公布论文的全部或部 分内容，可以采用影印、缩印或其他复制手段保存论文。 ( 保密的论文在解密后应遵守此规定) 签名：麴溘导师签名：墓型1 重日期： 2 0 0 6 5 第1 章绪论 1 1 课题背景及课题意义 集成电路设计已经发展到系统级的设计阶段。单纯的a s i c 设计已经不能解决 当今系统设计的需要。同时，竞争的加剧要求对市场具有快速的反应能力，必须 降低产品开发周期。现有的设计方法周期过长并且开发成本昂贵，已不能满足市 场对时间和成本的需求。为解决这一矛盾必须开发新的片上系统s o c 设计方法， 提高设计人员的设计能力。解决问题的主要方法是在晟大程度上使用可重用的i p 模块搭建s o c 系统平台，完成所需的设计功能。 i p 模块将成为片上系统设计的基本单元，作为独立的具有知识产权的成果转 让或出售。集成者通过网络，搜索i p 资源并对其进行评估，选用适当的i p 模块， 完成系统集成设计。开发具有知识产权i p 的功能块，从而缩短设计周期，降低设 计成本，是片上系统设计的重要手段。基于i p 的片上系统设计方法已成为近年来 的研究熟点，具有重要的理论意义和实践价值， 本文的研究成果对s o c 系统设计以及s o c 系统平台的开发和研究具有一定 的指导意义和应用价值。 1 2 国内外相关领域的研究进展 1 2 1s o c 设计的发展 由于s o i c 芯片内核韵集成数量越来越多，设计过程也变得越来越复杂，进行 s o c 关键技术的研究变得越来越重要。s 0 c 不是一个专业领域的内容，微电子、计 算机及应用领域等多学科的交叉融合推进了s o c 的发展。目前片上系统s o c 涉及到 的关键技术有设计描述、软硬件协同设计、i p 集成复用、深亚微米设计、高性能 与低功耗设计、可测性设计、设计验证等等，其中的每一项关键技术都是一个重 大研究课题。s o c 芯片设计需要从系统出发，进行统一的系统功能定义与描述， 采用系统级软硬件协同设计方法，在系统级上比较不同实现结构的选择对产品性 能的影响，从而进行设计的权衡。s o c 的设计包括嵌入式操作系统、嵌入式系统 程序和应用程序的开发：软件与硬件的划分、协同设计、协同仿真、电路的综合、 布局布线等等。由此可知，复杂的s o c 设计是一项系统工程。下面就几个s o c 设计 的关键技术来进行简单的介绍。 i p 的可重用设计 如今i c 的设计的可重用技术( r e u s e ) 已经成为公司和研究机构设计l c 的展根本的设计思路。如果一个设计没有考虑到重用的问题，那将给后续的设 的最根本的设计思路。如果一个设计没有考虑到重用的问题，那将给后续的设 计增加很大的麻烦，甚至有些设计需要重新开始。现在基于s o c 的设计主要是 利用现有的口进行设计。因此口的设计至关重要。所以在集成电路设计当中 仔的重用性问题一定要高度重视。在此项目中口的重用性也是设计的难点和 重点问题。 在设计当中，要从以下几个方面遵从口可重用的设计方法： 代码风格：很大程度上决定了，在代码级的重用性。主要要求为，代码的 适应能力要强，要求在不同环境，比如不同的f p g a 验证系统，不用水平的工 艺条件下，代码的都能很好的在最短时间完成婵的使用。在编写i 玎) l 语言的 过程中，综合代码要有对不同综合器给出相应的综合条件；仿真阶段，对于不 同的仿真器，t c s t b e n c h 都要适应。同时要给出完备的动态测试向量，保证系统 的可靠性。对于特定模块，建议采用参数化设计方法，方便修改。 设计工具采用：不依赖与一个特定的e d a 工具，比如综合，仿真等等。 针对不同综合器，要给出相应的综合条件或综合脚本。并能根据工艺条件适当 变换综合约束条件的使用。对广泛应用的综合器要予以测试。对于仿真器要有 广泛的适应性，能提供不同阶段的仿真模型，方便使用。布局布线等后面的设 计要根据设计目标的不同适当采用，对于f p g a 的验证，要适应) ( i l i 监和砧t e m 的产品。对于a s i c 设计，要针对不同的工艺适当调整。 基于平台的设计：体现基于平台( p l a 响瑚) 的设计思想。针对此项目，设 计要考虑到以后扩展问题。如内部总线结构的调整不能影响模块的功能，要考 虑通用的体系结构，并要求有扩展能力，在设计当中保留相应的接口，利用寄 存器配置方式进行控制等方法达到平台设计的思想。 详细的设计文档 这是l 匝u s e 的根本基础。在设施阶段，作好设计，验证等阶段的文档，为 下一阶段的设计作好参考工作。 低功耗设计思想 对于嵌入式系统应用来说，系统的功耗是制约应用的很大因素。在移动产 品领域，应用服务对系统的功耗提出了苛刻的要求。在保证系统的性能的情况 下，利用各种手段来降低系统的功耗。 从设计角度考虑，芯片的功耗问题已经不是停留在晶体管级的器件模型上， 而是要通过在系统层面的功耗设计来达到最终的目标。同时要尽可能考虑到芯 片的电源管理方式的设计。 影响功耗的主要因素有： 芯片工作的频率 芯片外围的负载电容 芯片的工作电压 芯片内部信号翻转的概率 现在国外的一些主流降低功耗的方法有： 采用更细的线条工艺，从而降低工作电压。现在0 1 3 u m 工艺条件下， 电源电压已经降到1 o v 减少不必要的额外通路。主要通过逻辑控制降低额外数据通路的信号 翻转。 采用特定的单元电路，获得更低的电源电压。通过对单元电路的改进， 去掉不必要的逻辑，降低电压从而降低功耗。很多集中在d f f 的单元 设计上。 c l o c kg _ a t 矾g 技术。主要思想是把每个模块的c l o c k 都给控制起来。 由于现在设计很多情况下是同步系统，所以阻止闲置模块c l o c k 的 方法可以很大的降低信号的翻转频率。 控制系统的工作频率。在面积，时序和功耗三个方面折中考虑 采用) a 设计工具来优化设计 软硬件协同验证 软硬件协同仿真是s o c 设计中非常关键的技术，很好的软硬件协同设计方 案可以达到很好的验证效果，更快的找到错误，纠正错误。 软硬件协同设计主要包括以下几个阶段。 算法级设计和硬件系统结构的协同仿真验证 主要利用软件算法，验证在硬件结构上实现韵可行性。主要利用高层次语 言，如c ，c + + 或s y s t c m c ，进行算法级的仿真。同时进行软件和硬件部分的 划分，明确软件和硬件完成的工作。 代码和硬件瑚) l 语言的协同仿真验证 主要是对s o c 当中c p u 软件代码和用瑚) l 语言或网表模拟出来的硬件系 统进行协同仿真验证。这个阶段主要应用c 语言和瑚) l 语言进行交互，进行 仿真。可以利用现有的e d a 工具，或者标准接口进行验证。 软件代码和实时硬件模拟系统的协同仿真验证 对系统设计原型的f p g a 硬件模拟系统进行验证，这主要是对芯片的功能， 硬件实时性，和系统的可测试性设计( d 鹳i 驴f o rt c s t ) 进行仿真验证。主要应 用e d j a 的工具和p c b 的系统结构来进行。 一- 基于芯片版图阶段的软硬件协同设计 这个阶段的仿真也主要是利用软件模拟来达到验证的目的，是芯片留片前 最后一次验证。 1 2 2s o c 设计中的可重用模块| p 核 i p ( i n t e l l e c t u a lp r o p e r t y ) 内核模块是一种预先设计好的，并且已经验证 的具有某种确定功能的集成电路模块。它有几种不同形式。i p 内核模块有行为 ( b e h a v i o r ) ，结构( s t r u c t u r e ) 和物理( p h y s i c a l ) 3 级不同程度的设计，对应有 主要描述功能行为的“软i p 内核( s o f ti pc o r e ) ”、完成结构描述的“固i p 内核( f 打mi pc o r e ) ”和基于物理描述并经过工艺验证的“硬i p 内核( h a r di p c o r e ) ”3 个层次。这三个层次的i p 模块会根据设计不同的需求应用到s o c 系 统中来。软i p 内核通常是用某种h d l 文本提交用户，它已经过行为级设计优化 和功能验证，但其中不含有任何具体的物理信息。据此，用户可以综合出正确 的门级电路级网表，并可以进行后续结构设计，具有最大的灵活性，可以很容 易地借助于e d a 综合工具与其他外部逻辑电路结合成一体，根据各种不同的半 导体工艺，设计成具有不同性能的器件。硬i p 内核是基于某种半导体工艺的物 理设计，已有固定的拓扑布局和具体工艺，并己经过工艺验证，具有可保证的 性能。其提供给用户的形式是电路物理结构掩模版图和全套工艺文件，是可以 拿来就用的全套技术。固i p 内核的设计深度则是介于软i p 内核和硬i p 内核之 间，除了完成硬工p 内核所有的设计外，还完成了门电路级综合和时序仿真等 设计环节。一般以门电路级网表形式提交用户使用。 在s o c 的设计中，一些模块需要事先被设计为硬核，之后将硬化的模块集 成到芯片中，像存储器模块，锁相环模块就需要这样来处理。一些模块需要和 芯片整体综合。如下图卜l 所示：除了锁相环模块p l l 和一些像专用处理器这 样的全定制模块之外，其他的模块都需要和芯片整体综合。 图1 1s o c 系统结构图 f i g u 1 1s o c 觚h i t e 曲l r ed i a 肿m 硬核的优点在于，它们已经通过了一次物理验证，然后就可以被重复使用 多次。缺点在于，不够灵活，设计者无法对硬核进行任何的配置。而软核的优 点在于灵活性好，可移植性好，可以根据特定的工艺进行综合，布局布线。缺 点是可与预知性差。 1 2 3s o c 可重用设计的实现方法 基于标准片上总线设计方法和基于接口的设计方法是s o c 可重用设计方法学 的很好解决方案。 片上系统由若干大型预设计、预验证的可重用核加上一些专用的模块组成 。系统集成时，组件之间需要通讯。许多单芯片解决方案是采用定制芯片设计 方法，各设计公司根据自己的需求定义不同的系统体系结构。这种芯片的功能 单元难以重用于不同的应用环境。功能块集成到不同的系统时，如果通讯协议 不匹配，功能模块需要重新设计。因此通讯协议的不匹配将造成模块可重用的一 大障碍。为解决这一难题，各大集成电路设计公司建立了片上系统的总线标准。 通过共同的总线来实现模块间的互连，保证模块间的通讯，减少各模块间的直接 交互作用，容许各模块的设计并行开发，促进模块的重用。如i b m 开发了 c o r e c o n n e c t 总线体系结构，a 跚开发了a 髓a 总线体系结构等等。 基于片上总线标准的模块虽然提高了设计的可重用性，但当模块应用于不 同的总线体系结构时仍需要重新设计。重用i p 模块时必须要解决的是如何将不 同来源的i p 与许多不同的不兼容总线进行接口。为了适应现代片上系统高度集 成的需求，实现更大范围的设计的重用，将总线规范进一步抽象化，引入了基 于接口的设计方法。因此标准片上总线保证的是模块间通信无误，而基于接口的 设计方法将不同来源的i p 集成到同一个总线平台。 1 3 课题研究内容 本论文的主要研究内容为： 详细阐述了s o c 的可重用设计的解决方案，主要是从基于总线的设计和基于 接口的设计两个方面来详细介绍了设计方法和理念。并且给出了i p 设计的完成流 程，包括定义关键特性、规划制定设计规范、i p 设计和验证、i p 生产、铲品测试 和发布，并且对i p 的逻辑综合以及i p 的验证方案给出了详细的阐述。 并且给出了一个i p 核的实现：应用于t i g e r x 设计系统的u a r ti p ，详细 阐述了设计方法，v e r i l o g l 代码的编写、在r t l 级对设计进行验证、逻辑综 合、之后为了进一步验证u a r t 的逻辑功能，将此模块集成到t i g e r x 系统平台 中，为此模块编写f i 瑚a r e ，在系统中验证u a r t 的逻辑功能，并且将u a r t 和 系统平台一起综合，并且下载到x i l i n xf p g a 中。最后，验证布局布线所得的 网表，再次检查模块在系统中工作的时序和逻辑功能。 1 4 论文内容 本论文主要由五个部分组成： 第一部分：绪论，对本论文研究背景和研究内容的概述； 第二部分：对本实验室重点课题s o c 系统t i g e r x 进行介绍。通过对u a r t i p 核的研究，得到完整的i p 设计流程，以便完成系统中其他模块的i p 解决方案。 - 5 一 第三部分：详细阐述i p 核的设计方法和设计流程。 第四部分：u a r ti p 的设计实现，是本论文的核心部分。详细介绍了应用 于w i s h b o n e 总线的u a r t 核的设计方法以及验证流程。 最后是结论部分，在总结本论文完成情况的基础上，指出在本方向进行研 究工作的展望与设想。 第2 章t i g e r xs o c 系统平台 2 1t i g e r x 系统平台概述 为了对不同系统提供不同的单芯片解决方案，在系统结构设计过程中就要 考虑不同系统的通用性，搭建通用的具有灵活性的系统设计平台已经成为急需 解决的问题。这个平台可以为用户提供一个通用的系统设计平台，加上用户自 己的专用的模块，组成一个完整的系统级芯片。这种通用系统设计平台的主要 特点有： 核心处理器进行系统控制 作为s o c ，不可缺少的就是整个系统的控制，需要用处理器进行。由于一 般情况下，此处理器的性能不是很高，所以不用作复杂的运算。象a 跳7 就是利 用他的的功耗优势在嵌入式市场中占有一席之地。 灵活的可配置性 现在主要的i p 供应商已经可以提供很丰富的i p 资源。但是要把这些i p 资源无缝的连接到目标系统当中，需要对i p 进行接口的标准化工作。a r m 公司 采用a m b a 片上总线进行互联，所以每一个i p 都有一个相应的a 地a 总线的接口。 像d m ac o n t r 0 1 1 e r ，提供了三个a 明总线的接口。 互联总线技术 系统级芯片的性能和片上总线的效率直接相关。系统级芯片相当于把原来 板级系统的功能放到单个芯片上去实现。不同模块之间的数据转换就是由原有 的p c b 板上的总线，转换到系统级芯片的片上总线上。由于模块的工作频率， 协议的不同，片上总线协议的功能一定要很强。象多级突发传输，容错机制， 仲裁机制和分段数据传输支持等等。同时总线的兼容性和扩展性对于灵活配置 芯片模块也是非常重要的。a r m 公司的a 岫a 总线提供了很好的系统连接和可扩 展性。a m 队由高速的a 册和低速的a p b 两套总线组成。a 皿提供了很高效率的 数据传输：a p b 在有效的连接低速外设的同时降低了系统的功耗。a 岫允许多层 总线，即允许多主设备在同一时刻进行数据传输，保证了高速设备之间数据传 输要求。同时船a 总线提供了强大的容错机制。除了a 岫a 总线，类似的片上 总线还有0 c b ( 0 n c h i p b u s ) 和w i s m 0 n e 等标准。 系统的开发资源 系统级芯片除了强大的硬件资源以外，完整的软件开发环境也是系统芯片 设计不可缺少的一部分。当前主流的s o c 开发系统主要是基于l i n u x 环境下面 的编译器，体系结构仿真器，以及调试器等工具链( t 0 0 1 s c h a i n ) 。由于1 i n u x 的开放性，使得它成为嵌入式操作系统的有力竞争者。象a 跚，m i p s 等嵌入式 c p u 也得到了1 i n u x 的支持。现在l i n u x 可以支持尽2 0 多种体系结构的处理器。 同时l i n u x 还衍生出很多不同的系统，象u c l i n u x ，r t l i n u x 等等。一些商用编 译环境和操作系统也很多，像a r m 的a d s 开发套件，v x w o r k s ，q n x 等等。 t i g e r xs o c 系统平台集合了硬件和软件资源。在软件方面：t i g e r x 具 有完善的工具链。由于t i g e r xs o c 是基于0 r l k 处理器的，所以g n u 工具链 可以很容易的被移植到t i g e r xs o c 系统中。同时t i g e “还有个结构仿真器， 可以将经编译的指令放到结构仿真器中，通过读取c p u 中寄存器的工作状态， - 7 。 来检验程序的正确性在硬件方面：t i g e r x 采用了0 p e n c o r e 组织的3 2 位5 级 流水线处理器o r l k ，3 2 位的w i s h b o n e 系统总线，以及多个可以灵活配置的i p ， 还包括各种存储单元，如f l a s h ，s d r a m 。t i g e r x 系统平台的体系结构如图2 1 所示，t i g e r x 所能提供的i p 包括： p c i2 2b r i d g e u s b1 1f u n c t i o n g p l 0 u a r t p s 2i n t e r f a c e a c 9 7c o n t r o l l e r i d ec o n t r 0 1 1 e r e t h e r n e tc o n t r o l l e r 1 2 ci n t e r f a c e 1 2 si n t e r f a c e i r d ai n t e r f a c e m e m o r vc o n t r 0 1 1 e r s p ii n t e r f a c e v g ai n t e r f a c e d m ac o n t r 0 1 l e r 图2 - 1 砸g e r x 系统结构图 f i g l l r c2 - lt i g c r xa r c h i t e c l md i a g r 锄 培 2 2o r l k 处理器介绍 o r l k 系列处理器是0 p e n c o r e 组织开发的一个开放源代码处理器。0 r 1 2 0 0 处理器具有下面的特点： 完全开放源代码结构 3 2 位r i s c 结构 采用自定义指令集 h a r v a r d 结构 3 2 组3 2 位通用寄存器 具有c a c h e 和删 完整的软件开发工具链( t o o l s c h a i n ) 软件体系结构仿真器( a r c h i t e c t u r es i m u l a t o r ) 图2 - 2o r l 2 0 0a u 内部结构示意图 f i g i 】鹏2 - 20 r 1 2 0 0 删t e c t u r cd i a g r 锄 2 3w l s h b o n e 总线的介绍 w i s h b o n e 片上总线连接结构是一种集成i p 核的很好的解决方案，其目的 就是推进设计的可重用性，解决i p 核的集成问题。w i s 皿0 n e 总线结构提供标 准的、通用的i p 接口，改进了系统的灵活性。早前，用于非标准总线的i p 很 难集成，需要额外的粘合逻辑来将每个模块连接到一起。通过采用标准的连接 机制，i p 核可阻被快捷和容易的应用。w i s h b o n e 连接结构提供了一种标准的数 据传输协议，实现s o c 的可重用设计方法学。w i s l l b o n e 总线结构的特点： 简单易用，只需很少逻辑门的i p 核硬件接口 支持结构化的设计方法学 支持常用的数据传输总线协议：r e a d 向r i t ec y c l e ，b l o c kt r a n s f e r c y c l e ，r 胛c y c l e 可配置的数据总线宽度和操作数的宽度 支持大端和小端数据排列格式 支持多种i p 互连方式p o i n t t o p o i n t ，s h a r eb u s ，c r o s s b a rs w i c h 支持单周期数据传输 用于灵活系统设计的s t e r s l a v e 结构 可编程的仲裁机制 应用在t i g e r x 系统中的总线连接方式： 共享的总线连接方式用于有多个m a s t e r 和多个s l a v e 核的体系结构。在这 种总线连接方式中，m a s t e r 发出一个总线周期给目标s l a v e ，然后目标s l a v e 可以和m a s t e r 进行几个总线周期的数据传输。仲裁设备决定一个m a s t e r 何时 获得拥有总线的权利。系统集成者可以定义仲裁设备，仲裁设备可以被定义为 有优先级也可以被定义为没有优先级。这种共享的总线连接方式最大的特点就 是结构简单，只需用较少的逻辑门和连线资源。而不用非常复杂的配置。这种 共享的总线连接方式也有他的缺点，在一个m a s t e r 获得总线操作之前，它必须 等待仲裁设备的许可，因此降低了数据传输的速度。 圈2 3 w i s i m o n e 内部结构示意图 f i g i l 托2 - 3w i s 邱o n e b t e o o n e d i o n d i a 鳓m 2 4t i g e r x 系统平台的地址映射 t i g e r xs o c 有3 2 位的地址和数据总线，所以有4 g b ( 2 “3 2 ) 的寻址空间 t i g e r xs o c 有多个外设，所有的这些外设的地址都映射到全局地址空间，o r l k 处理器根据分配给外设的地址，与外设进行数据传输，或是其他的逻辑操作。 每个外设根据分配给自己的段地址，定义和命名内部的控制寄存器、状态寄存 器、以及各种其他的寄存器。通过基址加上偏移地址的方式，o r l kc p u 可以寻 到所要访问的目标寄存器。 t i g e r x 系统平台将所有的这些外设的地址都映射到全局地址空间，映射的 地址空间如表2 一l 所示： a d d r e s sr a n g ed e v i c e s 0 x 0 0 0 0 0 0 0 0 一一o x 0 7 f f f f f fb o o t a b l ef l a s h ( 1 2 8 m b ) o x 0 8 0 0 9 0 0 0 一一o x 0 f f f f f f f r o mo rs s r a m ( 1 2 8 m b ) o x l 0 0 0 0 0 0 0 o x l 7 f f f f f f r o mo rs s r a m ( 1 2 8 船) 0 x 1 8 0 0 0 0 0 0 0 x 1 f f f f f f f r o mo rs s r a m( 1 2 8 m b ) o x 2 0 0 q 一0 0 0 0 0 x 2 7 f f f f f f r o mo rs s r a m ( 1 2 8 舳) o x 2 8 0 0 _ 0 0 0 0 一o x z f f f - f f f f r o mo rs s r m ( 1 2 8 瑚) o x 3 0 0 0 一0 0 0 0 o x 3 7 f f f f f f s d i j ( 1 2 8 m b ) 0 x 3 8 0 0 - 0 0 0 0 一o x 3 f f f _ f f f fs d r a m ( 1 2 8 m b ) o x 4 0 0 0 0 0 0 0 一一o x 4 7 f f 二f f f f r e s e r v e d o x 4 8 0 0 一0 0 0 0 o x 4 8 f f f f f f m e m o r yc o n t r o l l e r o x 4 9 0 q 一0 0 0 0 一一o x 4 9 f f f f f f g p l 0 o x 4 a 0 0 0 0 0 0 一一o x 4 a f f f f f f d m a 0 x 4 b o o 0 0 0 0 一一o x 4 b f f f f f f v g a o x 4 c 0 0 0 0 0 0 一一0 x 4 c f f f f f f p c ib r i d g e o x 4 d 0 0 0 0 0 0 一一0 x 4 d f f f f f f e t h e r n e t o x 4 e 0 0 i _ 0 0 0 0 一一0 x 4 e f f f f f f u s bh o s t o x 4 f 0 9 一0 0 0 0 一一0 x 4 f f f f f f f u s bd e v i c e o x 5 0 0 q 0 0 0 0 一一0 x 5 0 f f f f f f u a r t o x 5 1 0 q 0 0 0 0 一一0 x 5 1 f f f f f f p s 2 0 x 5 2 0 9 一0 0 0 0 一一0 x 5 2 f f f f f f i r d a o x 5 3 0 0 - 0 0 0 0 t0 x 5 3 f f _ f f f f a c 9 7 0 x 5 4 0 q 0 0 0 0 一一0 x 5 4 f f f f f f 1 2 c 0 x 5 5 0 口一0 0 0 0 一一0 x 5 5 f f f f f f p t c o x 5 6 0 n o o o o 一一o x 5 6 f f f f f f s p i o x 5 7 0 0 o 0 0 0 一一0 x 5 7 f f f f f f c a n 0 x 5 8 0 0 o o o o 一一0 x 5 8 f f f f f f a t a 表2 一lt i g e r x 映射地址空间表 1 曲k2 - 1 面g e r x a d d 他站t a b l e 2 。5t l g e r x 系统的软件开发资源 g n u 开发工具链( t o o l c h a i n ) 是指g n uc 0 m d i l e rc o l l e c t i o n 、g n u1 i b c 以及用来编译、测试和分析软件的g n ub i n u t i l s 。 0 r l k - b i 叫t i l s 包括一套用来构造和使用二进制文件所需要的工具。其中 两个最为关键的b i n u t i l s 是g n u 链接器1 d 和g n u 汇编程序a s 。这两个工 具是g n u 工具链中的两个完整部分，通常是由g c c 前端进行驱动的。链接是 创建一个可执行程序的最后一个步骤。g n u 链接器可执行程序，或者称为链接 编辑器，是1 d ，它的角色是将对象文件合并成可执行程序，同时指定程序在运 行时是如何执行的。g n u 链接器使用一个命令语言脚本来控制链接过程；默认 情况下，l d 是由一组内部命令进行控制的，这些命令可以进行扩展或覆盖。 g c c 是代表g n ucc o m p i l e r ，但是现在它代表g n uc o m p i l e rc o l l e c t i o n 。 g c c 是用于c 、c + + 、o b j e c t i v e c 、j a v 一、f o r t r a n 编程语言的一个编译器集。 g c c 的基本操作驱动着预处理、编译、汇编和链接的过程。 g d b 于调试程序的工具，而结构仿真器可以模拟一个硬件的c p u ，经编译的 指令可以在此仿真器上运行。 2 6 本章小结 本章对h g e r xs o c 系统平台进行了简单的介绍，包括m g e r x 的体系结构， 0 r 1 kc p u 处理器、w i s 册0 n e 总线、以及组成系统的各种口和存贮单元。 除此之外，面g e r x 也有完善的软件开发资源，包括g n u 开发工具链和结构仿 真器。下文中详细介绍的s o c 可重用设计方法学，就是基于砸g e r x 系统平台， 找到开发坤的有效解决方案。 第3 章s o c 可重用设计方法 3 1s o c 可重用设计方法概述 片上系统由若干大型预设计、预验证的可重用核加上一些专用的模块组成。 系统集成时，组件之间需要通讯。许多单芯片解决方案是采用定制芯片设计方法， 各设计公司根据自己的需求定义不同的系统体系结构。这种芯片的功能单元难以 重用于不同的应用环境。功能块集成到不同的系统时，如果通讯协议不匹配，功 能模块需要重新设计。因此重用的最大障碍是通讯协议的不匹配，必须改变原有 的设计方法使设计易于重用。 用s o c ( s y s t e mo nc h i p ) 将微处理器、i p 核、存储器及各种接口集成在单 一芯片上，已成为目前i c 设计及嵌入式系统发展的趋势和主流。为减少设计风险、 缩短设计周期、更集中于应用实现，设计者越来越多的采用i p 核复用。在此推动 下，i p 核互连技术及片上总线( o n c h i pb u s ) 得到迅速发展，反过来它们又对 i p 核的设计、校验、重用及i p 核有关标准的制定也产生了深远的影响。 某些大的集成电路设计公司建立了片上系统的总线标准。通过共同的总线来 实现模块间的互连，保证模块问的通讯，减少各模块间的直接交互作用，容许各 模块的设计并行开发，促进模块的重用，同时基于b f m 的测试码也可以重用。如 i b m 开发了c o r e c o r u l e c t 总线体系结构，a 刚开发了a 粕a 总线体系结构等等。基于 片上总线标准的模块虽然提高了设计的可重用性，但当模块应用于不同的总线体 系结构时仍需要重新设计。重用i p 模块时必须要解决的是如何将不同来源的i p 与许多不同的不兼容总线进行接口。为了适应现代片上系统高度集成的需求，实 现更大范围的设计的重用，将总线规范进一步抽象化，引入了基于接口的设计方 法。本章主要研究了在基于总线设计方法的基础上，建立了基于接口标准的i p 模块设计方法和设计环境。 3 2 基于片上总线结构的设计方法 就i p 核互连的形式而言，主要有共享总线、点对点的连接及多总线几种 方式，带宽、时延、数据吞吐率及功耗通常是几个需主要考虑的因素，但要求 与板级的互连已不相同。共享总线方式是通过不同地址的解码来完成不同主、 从部件的互连及总线复用，这对多外设i c 系统设计而言，对地址总线的扇出提 出了较高的要求，同时过于复杂的解码逻辑会增加额外的时延。如果数据主要 集中在一个主处理器与一个从外设交换数据，则其它的外设在此期间需处于 i d e l 或高阻状态，而对于多处理器设计的系统，其他的数据传输不能同时进行， 增加了时延及等待。通过增加总线的宽度、提高总线的时钟、及采用多总线方 案可以解决带宽、时延问题。但增加总线的宽度，只有外围设备能在一个时钟 周期中能全部占有这些总线时才有效，否则总线的利用率就不高，而提高总线 的时钟也会受到一定的限制，同时会产生功耗方面的问题。 芯片设计发展到片上系统阶段，芯片设计者必须要考虑些过去系统设计者未 - 1 3 考虑的问题。现在应用的单芯片方案多为定制设计芯片，每一芯片有自己的内部 体系结构。这样芯片的内部模块难以重用，为此需要定义通用的总线用于实现模 块间的通讯已有的总线，如p c i ( 外设拓展接口) ，i s a ( 工业标准接口) 为系统级 总线，用于连接p c b 上的分立元件。其关键问题是最小化总线信号数，因为引脚 和信号数直接影响了封装和p c b 的成本。为此，传统的总线共享三态信号，通过 多路器选择相同信号线上的地址和数据。而对于片上系统来说，信号的布线虽然 消耗硅面积，但不影响封装、p c b 的大小和成本。要取得最低的信号连线成本， 可能要大大提高设计时间。此外由于逻辑综合工具的使用，难以处理共享的三态 信号，直接影响了设计时间和特性。片上总线的关键闯题是提高器件的特性，降 低设计时间，总线易于使用。为了适应片上系统的发展，取得设计的高度可重用， 需要开发标准的片上总线规范，同时开发相应的基于总线的设计方法。标准总线 提供了模块间标准的接口和通讯协议。根据片上总线的标准设计功能模块，集成 时可以直接的快速连接，不需要功能块相互之间的直接逻辑，简化了外设的集成。 总线的数据传输控制由总线控制器实现。不同总线间传输由总线桥实现。在此基 础上，建立层次化总线结构，各层次的总线具有不同的带宽、速度等性能。层次 化总线可更好的匹配总线能力与此总线所连接模块的需求。如i b m ，a 蹦， s 订i c o r e 等公司都建立了片上总线标准并对外公开。凡是符合其片上总线标准的 i p 模块都可以简单的集成到它们相应的总线结构上。 多总线的方案有多种实现形式，按不同速率对总线分段可以减少总线的竞争 并且提高总线利用率；可采用独立的读写总线以进行同时的读写；可提供多个 并行的总线，对主、从部件间进行点对点的连接，以实现一对主、从部件的高 速互连；另外还有一些有效的方式，如采用分层总线构架，采用交换矩阵或互 连网络，来实现多个主、从部件的同时互连，等等。 多种总线仲裁算法可以被采用。采用循环占用总线，实现最为简单：另外采 用从部件仲裁( s 1 a v e s i d ea r b i t r a t i o n ) 的方案，在从部件需要数据传送时 占有总线，有利于提高总线的利用率。对于流水线传送较多的情况，如何保证 读写的流水线执行以减少时延也是总线仲裁考虑的一个重要方面。 3 2 1 删总线体系结构 a r m 开发的高级微控制器总线体系结构，定义了三种主要总线类型：高性能 总线栅，高级系统总线a s b ，和高级外设总线a p b 。 通用共享总线的优点就是：减少了设计周期的规范和确认的工作量；设计人 员可以更有效的并行设计各模块；易于重用。但是共享总