（微电子学与固体电子学专业论文）交替移相掩模技术的版图优化方法研究.pdf

摘要 随着集成电路的不断发展，电路特征尺寸不断缩小。在电路尺寸达到纳米量 级的今天，设计与工艺的独立性被打破，引发了一系列可制造性设计问题与相关 研究。交替移相掩模是一种通过对掩模版进行相位偏移而提高光刻分辨率的先进 工艺技术，用来解决深亚波长光刻下由于衍射效应引起的图形失真问题。交替移 相掩模技术的版图优化是可制造性设计领域的计算机辅助设计技术，用于对版图 进行相应技术的修改。 本文提出了一种交替移相掩模版图优化软件原型f d p s m ( f u d a np h a s es h i f t m a s k ) ，以及在f d p s m 中应用的交替移相掩模技术版图优化的相关数据结构和算 法，实现暗场条件下的相位冲突检测和相位分配。 本文提出了一种基于三连通分支分解的相位分配算法t c d b p a ( t r i c o n n e c t e d c o m p o n e n t d e c o m p o s i t i o nb a l s e dp h a s ea s s i g i l m e n t ) 。由于版图庞 大的数据量，已有的相位分配算法难以处理全芯片级的交替移相掩模问题。 t c d b p a 应用分而治之的思想，将相位冲突图分解成各个三连通分支，然后在传 统算法基础上结合三连通分支的性质对各个分支进行求解，最后合理地合并各个 解集并进行最终相位分配。由于有效地降低了问题规模，因此能够提高求解速度， 从而该算法可以应用于规模巨大的全芯片级的移相掩模版图优化中。 本文还提出了一种改进的动态优先搜索树数据结构，应用于冲突检测中以查 询版图图形之间的冲突情况，加快相位冲突图的构建时间。相比于传统的动态优 先搜索树，本文数据结构逻辑简单清晰，在数据量庞大、需要频繁进行数据插入 与删除、而且查询的解个数较少的应用中优势突出，特别适用于集成电路物理设 计方面的应用。 关键词：交替移相掩模技术；相位分配；三连通分支：相位冲突检测；动态优先 搜索树 中图分类号：n a b s t r a c t w i n lt 1 1 ed e v e l 9 p m e mo fi i l t e g r a t e dc i r c u i t s ( i c ) ，也ef e a t u r es i z ek e 印ss c a l i n g d o w na n di sm e 嬲u r e db y 柏n o m e t e rt o d a y i cd e s i 弘a n dm 锄u f a c t u 血l ga r en o t i n d e p e n d e n ta n ym o r e ，t h e r e f o r ea1 0 to fd e s i g nf o rm 籼f a c t u r a b i l i t ) ，( d f m ) i s s u e s a r ec a u s e d a l t e m a t i n g 印e m 鹏p h a s es l i f tm a s k ( 丸心s m ) i s 蛆a d v a n c e d t e c l l l l o l o g yt 0e l l l l a n c el i 也。鲫h yr e s o l m i o nb ya d 曲玛p h a u s es k f t e r st 0t l l em a s k ， w h i c hc o h e ：c t sm ep a t t e md i s t o r t i o nc a u s e db yd i 倚a c t i o no fl i g h t 证d e e p s u b - w a v e l e n g t l ll 池。伊印h y l a y o u to p t i m i z a t i o no fa a p s m ，w l l i c hb e l o n g st 0n l e f i e l do fd f m ，i st h ec o m p u t e r - a i d e dd e s i 弘m e t l l o do f 从p s m w bd e v e l o p 觚舢【t o ma t | 耐t o o lf o r 丸心s ml a y o u to p t i m 妇i o nc a l l e df d p s m ( f u d a i lp h a s es l l i rm a s k ) ，w k c hp e 响m sp h 嬲ec o n n i c td e t e c t i o n 觚dp h a l s e 嬲s i 酆i m e n to fd a r kf i l e da a p s m r e l a t e dd a 衄s 仇l c t l l r e 觚da l g o r i m m sa r ep r e s e n t e d i i l t l l i s p a p e r - a na l g o r i m mo fp l l a s e 觞s i 盟m e n tb 觞e do nd e c o m p o s i t i o no f 仃i - c o n n e c t e d c o m p o n e 鹏c a l l e dt c d b p ai sp r o p o s e d d u et 0 舭h u g ed a t av o l 啪eo fl a y o u t ， 仃a d i t i o n a la l g o r i 吐瑚sc 锄o ts 0 1 v ep h a s e 嬲s i 鲫【i n e n tp r o b l e mo nc 1 1 i pl e v e l t c d b p a i m p o s e sd i v i d e 粕d c o n q u e rt e c l l l l i q u e nf i r s td e c o m p o s e st l l ep h a s ec o n f l i c tg r a p h i n t oi t st r i - c o i m e c t e dc o m p o n e n t s ，a r l dt l l e ns o l v ep h a s ea s s i 目n e mp r o b l e mo ne a c h c o m p o n e n ta n dm e 玛ea l ls 0 1 u t i o 璐i i lt 1 1 ee n d b e c a 吣em es i z eo fi 1 1 p u ti se 伍c i e n t l y d e c r e a s e d ，i ts p e e d su pt l l er u m i m ea n dc 趾b e 印p l i e dt 0c l l i p l e v e lp h a s e 嬲s i g m n e n t a 缸td y n 锄i c 砸o r i 够s e a r c ht r e e ( d p s di sa l s op r c s e n t e d i i lp h a s ec o n n i c t d e t e c t i o n ，d p s ti su s e dt oq u e 巧妣p h a s ec o n n i c t sb e 骶e nd i 债r e n tf - e a t u r e s c o m p a i 司t 0 仃a d i t i o 砌d p s t ，o u rd p s ti sm o r e 印p l i c a b l ew h e n 舭d a t av o l 眦ei s l a r g e ，i i l s e r c i o n 赳l dd e l e t i o na r ep e r f l 0 皿 1 e df b ( 1 u e n 廿y 锄dt h es i z eo fq u e d ，i ss m a l l n se s p e c i a l l yd e s i g i l e df o rt l l el l s eo fi cp h y s i c a ld e s i 弘 k e yw o r d s ：a l t e m 池ga p e r t u r ep h a s es l l i nm a s k ；m 粥e 邪s i 罂皿e n t ；仃i - c o r m e c t e d c o m p o n e n ：t s ；p h a u s ec o d ；l i c td e t e c t i o n ；d y n 锄i cp r i o r i t ) ，s e a r c ht r e e c l a s s i 矗c a t i o n ：1 n 4 i i 第l 章绪论 1 1 研究意义与目的 第1 章绪论 摩尔定律( m 0 0 r e sl a w ) 指出，集成电路芯片的集成度每1 8 个月翻一番。 从上世纪4 0 年代第一个晶体管诞生，到7 0 年代集成电路技术运用于工业生产， 直至如今特征尺寸达到6 5 i 强甚至还在进一步变化，集成电路一直按摩尔定律高 速发展，先后经历了小规模、中规模、大规模、超大规模等历程，现在已发展到 片上系统时代。集成电路芯片面积越来越小，电路性能不断提高。但是，随着集 成电路特征尺寸不断降低，集成电路设计与制造也面临着前所未有的难题与严峻 挑战。 i 瓠而艄髑孵 戮忽黼绷镩辫绷撇嬲 图卜1 晶体管技术和摩尔定律的发展 m i t 0 3 在1 3 0 i l m 工艺特征尺寸以前，集成电路设计工程师不需要关心集成电路的 第l 章绪论 制造工艺问题，他们只需要工艺方面提供设计规则( d e s i 印m l e ) 、s p i c e 模型和 寄生参数模型等数据就可以完成芯片的设计，然后将最终电路版图g d s i i 文件 交给工艺工程师进行芯片制造。但是从1 3 0 衄开始，集成电路设计与工艺制造 的独立性不复存在。由于尺寸的缩小，处于主导地位的器件缺陷机制由随机缺陷 变成由光刻和设计图形本身带来的系统性缺陷【s d n 0 5 】，导致硅片上最终形成的 图形与预期的设计图形不一致，芯片的成品率急剧下降。提高芯片成品率成为设 计工程师和工艺工程师的共同责任，集成电路设计必须考虑工艺制造的因素。 可制造性设计( d e s i 鲷f o rm a n u f a c t u r a b i l i 坝简称d f m ) 指的是通过修改集 成电路的设计而提高芯片可制造性( 包括功能成品率、参数成品率和可靠性等) 的一系列设计方法与技术。 如今主导芯片成品率的因素主要是光刻和设计图形本身导致的系统性缺陷， 可制造性设计针对这两个方面分别提出了解决方案。为了解决光刻带来的图形失 真，学者与工业界提出了一系列分辨率增强技术( r e s u l u t i o ne n h a n c e m e n t t e c h n o l o g y ，简称r e t ) l i e b 0 1 。在克服依赖于图形( 或者说依赖于设计) 的 缺陷方面也已提出许多方法，诸如化学机械抛光( c h e m i c a lm e c h a n i c a l p o l i s h i n g ) 中引入冗余金属填充( d u 姗yf i l l ) 、在通孔设计时增加冗余的通孔 ( r e d u n d a n tv i ai n s e r t i o n ) 等等来提高芯片成品率以及可靠性【s r i n 0 5 】。 交替移相掩模( a 1 t e r n a t i n ga p e r t u r ep h a s es h i f t i n gm a s k ，简称从p s m ) 是一种先进的分辨率增强技术。交替移相掩模技术的版图优化指的是通过修改集 成电路设计版图以应用该技术的自动化方法，在电路的物理设计阶段考虑工艺制 造中的光刻及其对设计的影响，属于可制造性设计范畴，具有十分重要的研究意 义。接下来我们详细地介绍交替移相掩模技术及其版图优化，首先说明一下现阶 段光刻存在的问题。 1 1 1 深亚光波长光刻以及其存在问题 集成电路完成芯片设计后得到g d s i i 格式的版图文件，集成电路制造厂商 将根据版图文件制造掩模版( m a s k ) 并完成芯片的生产。 2 第l 章绪论 _ _ - - - _ o - _ _ _ _ _ _ - - _ - o 嘲 l _ r 1 一 l i g 衄基船p l i t l l 幽 融e n s i t y 图1 2 基本光刻设备 t s m l 0 0 】 光刻是集成电路工艺的重要流程，用来在硅片上形成图形。掩模版为部分区 域涂有不透明材料( 通常为铬) 的透明石英版，透光区域定义了每次光刻需要曝 光的图形。光刻胶为感光材料，曝光后经过处理可以溶解移除，剩余的光刻胶在 硅片上形成保护层，在进一步的物理或者化学操作中隔离其下的硅片区域。光刻 时硅片上预先涂上光刻胶。当光源照射掩模版时，光束将透过掩模版上透光区域， 通过透镜的缩小作用照射到硅片上，使得相应区域的光刻胶曝光。对光刻胶进行 处理后，硅片上留下掩模版定义的图形，接下来的步骤再对硅片进行刻蚀以及离 子注入等。图1 2 和图1 3 分别给出光刻基本设备和光刻基本流程的示意图。 3 第l 章绪论 圈p h t ，t o r c s i s t 圈l l l l l l i l i l l l l l l l l i l 圆 【) c 1 1 ( s i t e dr i l i n _ _ ：一_ _ _ _ 兰堕兰三二1 二：二：二：二：一：二二j l 一：二：一一一二- j i 二f c i im a s l 、 、 圈凰屡露豳隳霪圈露霹羁豳，。 ，：一卜，； 二 。 j 二：二二二二二二二广 二二：二二二二= 】 ：一一二：一二：j 图1 3 基本光刻流程 随着集成电路特征尺寸的不断缩小，如今光刻已经进入了深亚波长光刻 ( d e e ps u b w a v e l e n g t l ll i 也。伊a p h y ) 时代，电路特征尺寸远小于光刻中所采用的 光源波长。根据国际半导体技术蓝图( i n t e m a t i o n a lt e c h n o l o g yr o a d m a pf o r s e m i c o n d u c t o r s ，简称i t r s ) ，目前主流光刻工艺已达到6 5 1 1 i n ，但工业界仍然广 泛采用波长为1 9 3 i u n 的紫外线光束作为光刻光源 i t r s 0 5 】。采用具有更短波长的 光源代替现有光源需要更换现有光刻设备，成本代价过高。随着电路尺寸继续缩 小，光刻波长与特征尺寸之间的差距将会越来越大。 1 9 8 日 1 9 8 61 9 9 口1 9 9 6 2 日n 睡 2 0 0 52 8 d 图1 4 光刻波长与特征尺寸对比 s r i n 0 5 】 第l 章绪论 在深亚波长光刻下，光刻图形出现失真。由于光刻波长远小于特征尺寸，衍 射效应不仅无法忽略而且变得十分显著，从而大大降低了光刻分辨率，严重影响 了光刻的质量。图1 5 显示了深亚波长光刻下的多晶硅图形，可以看到，图形出 现严重变形，不再是预期的直角多边形。 图1 5 光刻图形失真 为了解决光刻分辨率下降的问题，学者以及工业界提出多种分辨率增强技 术，分别从光波的各个因素着手，通过改变光波不同方面的性质达到提高分辨率 的目的。光学近似校正( o p t i c a lp r o x i m 时c o r r e c t i o n ，简称o p c ) 技术作用于光 波的幅度，移相掩模技术( p h a s es h i f t i n gm a l s k ，简称p s m ) 作用于光波的相位， 而偏轴照明( o 行a x i si l l u m m a t i o n ，简称o a i ) 和增加亚分辨率图形 ( s u b r e s o l u t i o na s s i s t i n gf e a t u r e s ，简称s 凡心) 的方法作用于光波传播方向 s c h e 0 3 】。 移相掩模技术通过对光束的相位进行偏移，利用光束之间的干涉作用部分或 者完全地抵消衍射效应，提高硅片上曝光区域与阴影区域的光强对比度，是一种 十分重要的分辨率增强技术。 第1 章绪论 1 1 2 交替移相掩模技术 现在广泛应用的移相掩模技术基本上是根据文献 1 e v e 8 2 提出的交替移相 掩模技术的原理，见图卜6 。对于传统掩模版，当两个曝光区域相距太近时，由 于透过它们的两束光之间的衍射效应，在硅片上预期的阴影区域会产生一定的光 强，产生一定程度的曝光，从而导致图形对比度下降，硅片上得到模糊失真的图 形。交替移相掩模技术通过改变掩模版，将其中一束光的相位偏离1 8 0 。，则在 中间的阴影区域，光束产生的电场幅度一样但是相位相反，从而互相抵消，阴影 部分的曝光可以忽略，因此提高了光刻分辨率。 鼬嘲撇 r _ 1 _ r 1 _ 一弧一_ r r 1 _ _ 、i l _ j 函她c 蛐 厂 r 础。 i _ 一。4 ：孥全 ，： ( a ) 传统掩模版( b ) 交替移相掩模版 注：e 表示电场，i 表示光强 图卜6 交替移相掩模技术的原理 l e v e 8 2 交替移相掩模技术对所有需要的光束进行1 8 0 。的相位偏移。相位的偏移在 工艺上主要通过改变透光区域的掩模版厚度来实现，例如对掩模版进行刻蚀使其 减小一定厚度或者在掩模版上淀积透明有机物使其增大一定的厚度 l e v e 8 2 。 掩模版根据电路版图制造，定义版图各个区域的相位偏移也就定义相应掩模 6 第l 章绪论 版的相位偏移情况。我们将版图上无相位偏移区域的相位记为0 。，则有相位偏 移区域的相位为1 8 0 。为了抵消衍射效应的影响，版图中所有关键区域( 即具 有关键尺寸的曝光区域，具体定义见2 1 节) 都需要进行0 。或者1 8 0 。的相位 偏移。形象地说，这些关键区域都加上了具有相位偏移作用的移相器( p h a s e s h i f t e r ) ，无相位偏移区域所加移相器的相位为0 。，而存在相位偏移区域的移 相器为1 8 0 。 在交替移相掩模技术中，掩模版可以分为暗场( d a r kf i e l d ) 、明场( b r i g h t f i e l d ) 两种类型 p a t i 9 9 。它们与不同类型的光刻胶结合，应用于不同的场合。 根据曝光之后的反应，光刻胶分为正光刻胶和负光刻胶两种类型。正胶感光后与 化学试剂反应溶解，而使用负胶时，曝光的负胶不溶解，不曝光的负胶与化学试 剂反应溶解。 暗场掩模版中，版图背景不透光，设计图形透光。对应特征尺寸为设计图形 之间的间隔，移相器直接放置于设计图形上。当硅片上涂有正性光刻胶时，可以 应用于大马士革( d a m a s c e n e ) 工艺；而硅片上涂有负性光刻胶时，可以应用于 铝金属层的制造。暗场掩模版的光刻与传统掩模版光刻相同，只需要一次曝光。 明场掩模版的版图背景透光，设计图形不透光。对应的特征尺寸为设计图形 的最小线宽，移相器放置于设计图形周围。当硅片上涂有正性光刻胶时，可以应 用于多晶硅的光刻。而硅片上涂有负性光刻胶时，可以应用于大马士革工艺。明 场掩模版的主流光刻工艺需要两次曝光 r i e 9 0 1 ，使用两个掩模版：( 1 ) 局部明 场交替移相掩模版( p h a s e 嬲s k ) ，用来形成有关键尺寸的图形部分区域；( 2 ) 裁剪版图( t r i mm a s k ) ，这是不具有移相作用的传统掩模版，其中阴影部分用来 定义非关键尺寸的图形同时保护图形的关键区域不会二次曝光。明场掩模版的双 曝光如图卜7 所示。 7 第1 章绪论 t r i mm a s k d h a s e1 1 1 a s k e p o s u f e1 图卜7 明场掩模版双曝光 r i e 9 0 1 1 1 3 交替移相掩模技术的版图优化 囹c h r o m e 口o 二( c l e a r ) 圈18 0 i ( t r e n c h ) 为了应用交替移相掩模技术，必须为版图中所有关键图形加载移相器，并为 这些移相器分配合理相位。根据交替移相掩模技术的原理，邻近的移相器之间必 须满足一定的相位差，原始版图无法自动满足这一要求，因此还需要对版图进行 一定的修改。由于版图数据量庞大，需要巨大的计算量，依靠人工处理显然不可 行，因此必须依靠计算机辅助设计的方法进行版图的自动优化。 交替移相掩模技术的版图自动优化问题，以原始版图作为输入，最终得到应 用了交替移相掩模技术的修改后的版图，优化目标是在满足版图设计规则的前提 下，使得版图上所有关键图形都加载具有正确偏移相位的移相器，而且修改后的 版图相对于原始版图的扰动最小。 交替移相掩模技术的版图自动优化可以分为以下3 个步骤： 1 相位冲突检测：读取版图，提取版图信息，将其抽象为所谓的“相位冲 突图”( 具体定义见2 1 节) 。从而将版图优化问题可以转化为数学上的 图论问题进行求解。 鬻攀皿 第l 章绪论 2 相位分配：求解相位冲突图并分配相位。通过一系列的简化，最终将问 题转化为t j o i n 【c 0 0 k 9 8 】这一经典图论问题的求解。 3 版图修改：根据相位分配得到的解集对版图进行相应的修改。 综上所述，交替移相掩模技术的版图自动优化属于可制造性设计范畴，通过 计算机辅助设计的方法，在集成电路的物理设计阶段考虑光刻工艺的影响，达到 提高光刻分辨率、减小光刻图形失真的目的，从而有效提高芯片成品率，具有十 分重要的研究意义。 1 2 国内外的研究现状与本文主要工作 本节首先回顾一下在移相掩模技术版图优化方面的已有研究，然后介绍本文 的主要工作和贡献。 1 2 1 国内外的研究现状 在上个世纪九十年代，尽管工业界还未面临光刻分辨率下降的问题，但是学 术界已经开始研究交替移相掩模技术的版图优化问题。早期的研究基本上都基于 暗场和负光刻胶条件，不考虑最小化版图的修改，着重于相位冲突图的构造以及 相位分配。而最近的研究集中于明场交替移相掩模，并着重于相位分配以及版图 修改。已有研究在相位冲突检测方面，暗场冲突图的定义和构造方法已经很成熟， 明场相对还有探索空间。相位分配方面，研究重点在于b j o i i l 图论问题的求解。 而版图修改算法仍然存在较大的改进空间。 相位分配问题最早出现于文献 m o 血9 3 】和 0 0 i 9 3 】，其中作者提出根据相位冲 突图中是否存在奇数圈的方法来检测是否存在有效相位分配。 文献【m o l l i 9 5 】开始探索交替移相掩模技术的相位分配解法，算法首先枚举得 到冲突图中的所有奇数圈，然后迭代地寻找在最小长度奇数圈中重复次数最多的 那条边，通过增加相应图形之间距离的下界删除该边，直到冲突图中不存在奇数 9 第1 章绪论 圈为止。算法中使用压缩器( c o m p a c t o r ) 来改变图形的形状、位置进行版图修 改。由于奇数圈的个数随版图规模成指数级增长，这样的方法只适用于单元规模 的版图，不适合大的版图实例的应用。 文献【o o i 9 4 】提出一种基于压缩( c o m p a u c t i o n - b 嬲e d ) 的方法，首先由实际版 图得到一个象征性的版图( s m b o l i cl a y o u t ) ，对其进行相位分配，然后在最小设 计规则限制下进行压缩得到最终版图。该算法总是能够得到有效的相位分配，但 是过分依赖于版图的具体细节，无法保证对原始版图的最小扰动。 以上研究都是基于暗场掩模版，而且都没有试图最小化版图的修改。 文献 k a l l i l 9 9 8 】在冲突检测方面，提出了权重建模的方法。在相位分配方面， 综合【m o m 9 5 】和【o o i 9 4 】的算法，提出迭代的进行着色以及版图压缩的算法。文章 还改进文献【o o i 9 4 】的算法，提出一步到位的版图优化算法：首先构建冲突图， 再找到使得冲突图可以二着色的最小删除边集，然后删除边后进行相位分配，最 后根据同相相位之间必须符合最小间距进行版图压缩来修改版图。在版图修改方 面，提出将长图形切割成几段、增大图形之间间距以及重新分配图形所属层数等 不同方法以消除相位冲突。 文献 k a h n 9 9 9 i 】提出并证明版图的相位分配问题可以简化为其冲突图平面嵌 入的对偶图的最优化t - j o m 问题。文章重点探讨t j o i i l 问题的求解。t - j o i i l 问题 可以进一步简化为完全图上的最小完美匹配问题。该简化方法求解过程清晰，不 足之处在于求解过程必须寻找完全图点对在对偶图上对应顶点之间的最短路径， 比较耗费内存以及时间。因此，文章提出另外一种t - j o i i l 问题的解法，根据某种 定义，构建对应于对偶图的配件图( g a d g e t 鲫h ) ，使得在对偶图上求解最优化 t - i o i l l 问题等价于配件图的最小完美匹配问题，而且二者的解存在一一对应的映 射。 以上这些较早的研究都围绕暗场掩模版和负光刻胶的条件进行，之后学者开 始研究明场下交替移相掩模技术的版图优化问题。 文献 k a h n 0 1 】给出相当于暗场环境下冲突图的特征图( f e 砷】r e 伊a p h ) 的定 义，并提出几种启发式的方法，通过删除特征图中的最小代价的顶点子集来消除 l o 第1 章绪论 相位冲突，通过删除节点对应增加版图图形之间的间距或者增大关键图形线宽的 方法来修改版图。 文献【c l l i a 0 5 m 】给出明场下相位冲突图( p h a s ec o n n i c t 莎a p h ) 的定义，对 【k a l i l 0 1 】提出的特征图进行简化。在此定义下，版图相位分配问题仍然与冲突图 的二分子图问题等价。文章中进一步改进配件图的定义和构造，并提出通过增加 端对端( e n d t 0 e n d ) 的垂直或者水平距离和求解带权重覆盖集的方法进行版图 修改。 文献【c l l i a 0 5 n 】区分根据明场移相器之间必须满足的相对相位条件，区分冲突 边和特征边，定义冲突圈图( c o 衄i c tc y c l e 蝴) ，比明场下相位冲突图更为简 化，并提出相应解法。将版图分为小单元，对每个单元应用【c 1 1 i a 0 5 m 】的版图修 改方法，减小版图修改增加的面积。 综上所述，冲突检测方面，各个文献提出了不同的相位冲突图定义和构造方 法。在版图相位分配方面，虽然明场、暗场的求解略有不同，但是最终都可以简 化为巧o i i l 问题的求解。已有算法研究重点在于巧o i l l 问题的求解方法，主要通 过不断改进配件图来加快问题的求解速度，而且普遍地直接将完整的冲突图作为 问题输入。但是，由于版图数据庞大，相位冲突图规模很大，而且t - j o i n 问题求 解的复杂度大，因此这些算法在解决小规模版图的相位分配问题上较为有效，但 是在巨大规模的全芯片级的应用上，在效率和优化结果方面仍无法满足实用的需 要。 1 2 2 本文工作 本文研究的内容包括交替移相掩模技术版图优化的相关数据结构和算法，研 究成果在相应软件原型f d p s m 中应用。f d p s m 实现暗场条件下的相位冲突检测和 相位分配工作。 在冲突检测方面，本文提出一种新的动态优先搜索树数据结构。该数据结构 改进传统的动态优先搜索树，特别适合于超大规模集成电路的物理设计这样数据 量庞大的应用。在f d p s m 软件中，我们应用该数据结构降低版图图形之间相位冲 i l 第l 章绪论 突的查询时间，加快冲突图的构造时间。 在相位分配方面，本文提出基于三连通分支分解的版图相位分配算法。该算 法应用分而治之的思想，将冲突图分解为一系列三连通分支，然后结合已有算法 对各个分支进行求解，再进行解集的合并，正确地解决问题。由于降低了相位分 配问题的规模，能够有效地加快求解速度，从而可以应用于规模巨大的全芯片级 的交替移相掩模版图优化中。f d p s m 软件应用该算法进行版图相位分配求解。 1 3 论文结构 本文的结构大致如下：第2 章回顾交替移相掩模技术的版图优化的经典算 法，主要包括相位冲突检测和相位分配；第3 章描述应用于版图冲突检测的一种 快速的动态优先搜索树数据结构及其相关算法；第4 章说明基于三连通分支分解 的版图相位分配算法，给出实验结果并进行分析；第5 章介绍自主开发的版图优 化软件f d p s m ；第6 章对全文进行总结并针对未来的工作进行展望。 1 2 第2 章移相掩模技术版图优化方法回顾 第2 章交替移相掩模技术版图优化方法回 顾 交替移相掩模技术的版图自动优化为版图上所有关键图形加载具有正确偏 移相位的移相器，并相应对原始版图进行尽可能小的修改，使得版图可以用来制 造应用该技术的掩模版。 本章对交替移相掩模技术版图优化的经典算法进行回顾。由于本文主要讨论 相位冲突检测和相位分配两个步骤，因此本章只详细说明这两个方面的算法。 2 1 相位冲突检测 相位冲突检测的目标是识别版图中所有关键图形，为其加载移相器，标记移 相器之间的相位冲突关系，构造符合版图信息的相位冲突图。但是，相位冲突图 中顶点之间的相位冲突关系存在矛盾，必须在之后的相位分配步骤中求解以消除 某些冲突。建立冲突图正是为了将相位冲突问题转化为数学问题进行求解。 两个图形之间的距离指分别在两个图形中任取一点，所有点对的最小距离。 记需要加载移相器的关键尺寸阈值为研o o i 9 3 。当版图上两个相邻的透光区域 间距小于阈值占时，为了避免光束衍射效应的影响，这两个区域需要加载移相器， 成为关键区域。定义这两个移相器存在相位冲突( p h a s ec o n f l i c t ) ，简称冲突。 存在相位冲突的移相器必须分配相反的相位。对于不同层( 1 a y e r ) ，占的数值可 能有所不同。 由于对于不同类型的掩模版，关键区域对应的对象不同，因此相位冲突检测 的方法也有所不同。 第2 章移相掩模技术版图优化方法回顾 2 1 1 暗场冲突图 在暗场掩模版上，版图背景不透光，设计图形透光。硅片上的曝光部分对应 于设计图形，因此对应特征尺寸为设计图形的间距。当两个设计图形距离小于阈 值占时，需要加载移相器，移相器直接放置于设计图形上。 记版图设计规则中规定的设计图形之间的最小距离为白。当设计图形间距小 于6 时，将违反版图最小间距设计规则。若6 崩则所有的设计图形间距都超过 阈值夙不存在任何相位冲突，也就不存在版图优化问题。因此我们规定6 口。 因此，暗场相位冲突检测的目的在于识别出所有间距小于易的设计图形，放 置移相器，构造出相应的相位冲突图以表征所有的相位冲突关系。 ( a ) 版图图形( ( b ) 相位冲突图 图2 1 暗场冲突图 b e r m 9 9 i 给定一个版图，版图上图形均为直角多边形，如下构造暗场相位冲突图g = ( k d ： y 中每个顶点与唯一一个移相器对应；当两个移相器存在相位冲突时，对应的两 个顶点邻接，构成e 中的一条边。冲突图可以在o ( 甩l o g 门) 时间内构建完成，其中 玎是所有设计图形( 多边形) 边界的线段个数总和 k a h n 9 8 】，步骤如下： 1 按照某种多边形切割法则 l u 0 5 将版图中所有多边形( 即设计图形) 切 割成一系列矩形集合，每个矩形都保留一个指向其所属多边形的指针。 2 将所有矩形向四周膨胀2 。 3 借助线扫描( 1 i n es w e e p i n g ) c l r 0 2 算法和区间树( i n t e r v a lt r e e ) c l r 0 2 数据结构，找出所有分属于不同多边形之间的有相交的矩形对。 第2 章移相掩模技术版图优化方法回顾 4 属于不同多边形的矩形相交则说明两个多边形相交。若某个多边形与其 他多边形相交，则在其位置上放置移相器，并在冲突图中建立与该移相 器对应的顶点矽儿对于任意两个有相交情况的多边形，设其移相器在 冲突图中对应的顶点分别为，、y ，标记，y 存在相位冲突，建立边e “ e 。 因为步骤2 中将切割后的矩形向四周扩大2 ，所以两个矩形相交则表示它 们之间的距离小于夙即所对应的设计图形的间距小于夙因此对应移相器存在 相位冲突。图2 1 给出暗场冲突图示例，冲突图顶点与设计图形一一对应，存在 冲突关系的顶点邻接。 本文的版图优化方法对步骤2 进行改进，用动态优先搜索树代替区间树，以 加快矩形相交情况的判断，降低冲突图的构造时间。 2 1 2 明场冲突图 明场掩模版的版图背景透光，设计图形不透光。硅片上设计图形对应的区域 为阴影，因此光刻曝光时邻近光束对应的间距为设计图形的线宽，明场掩模版对 应的特征尺寸为设计图形的最小线宽，移相器放置于设计图形周围。 记版图设计规则中规定的设计图形最小线宽为乳若秒房则不存在任何相 位冲突。因此我们规定吠尻 将所有线宽等于或者小于b 的设计图形称为关键图形( c r i t i c a lf e a t u r e ) 。 因此，明场相位冲突检测的目的在于识别出关键图形，在其周围放置移相器，构 造出相应的相位冲突图以表征所有的相位冲突关系。明场掩模版必须满足以下两 个条件【k a l l i l 0 1 】： 条件1 关键图形两旁必须放置具有相反相位的移相器 条件2 重叠在一起的两个移相器必须分配相同相位。 若不满足条件1 ，则相应移相器将引起相位冲突，如图2 2 所示。而由于两 个移相器重叠在一起，若分配相反相位，则由于相位相反带来的抵消作用将使得 第2 章移相掩模技术版图优化方法匣l 顾 移相器重叠部分本来应该曝光的部分变成无曝光的阴影，即违反条件2 将引起光 刻错误。 p h a s ec o nf l i c t 图2 2 错误的相位分配引起相位冲突 c h i a 0 7 为了满足以上两个条件，已有研究提出了不同的明场“相位冲突图”定义， 包括特征图 k a h n 0 1 、相位冲突图 c h i a 0 5 m 和冲突圈图 c h i a 0 5 n 。这些定义的 区别在于建立不同类型的顶点和边，但是最终“冲突图”都同时满足条件1 和2 ， 而且边在一定程度上都定义冲突关系。 以下给出文献 c h i a 0 5 m 中相位冲突图的定义。给定版图，如下构建明场相 位冲突图仁俩口： 1 每一个移相器对应一个边移相器顶点( e d g es h i f t e rn o d e ) e s 昭。 2 对于每一对相交的移相器s j 、妇，创建重叠顶点( o v e r l a pn o d e ) d ， 将其放置于e s 朋阳e 妇中间。创建边e 仁( p s j ，d ) 和e 参( 谚e 翊。 3 对于每对位于同一关键图形两边的移相器s j 、妇，创建边萨( e s ，p s 功。 图2 3 给出明场相位冲突图示例。在相位冲突图中，两个顶点邻接即表示它 们必须分配相反相位，与暗场冲突图一致，边都表征冲突关系。因此可以应用相 同的相位分配算法求解明场和暗场的相位分配问题。 1 6 第2 章移相掩模技术版图优化方法回顾 霪霪 霾 触 霪 鋈鋈粪蓬瀑 毳毳 蕊鋈慧蕙蕙蕊 焖 多誓复幺幺彩 s 窑文釜蕊s s 漫$ s 蕊s 沁 。 嚣j 霾 笏荔荔缓瑗缓 缓荔戮 殇缓爱 缪 删 霾 戮 黝 l k 培es h j f t e rn o d 2 1 3 冲突图的权重 图2 3 明场相位冲突图 c h i a 0 5 m 版图优化要求在保证正确性的前提下，对原始版图的扰动最小。相位分配步 骤时需要删除冲突图中的边以移除相应相位冲突，对应于对相关版图图形的一定 程度的修改。删除暗场冲突图的某条边意味着要将两端顶点对应的设计图形的间 距拉大到在阈值口以上。在明场冲突图中，为了消除相应于条件1 的相位冲突， 必须调整对应关键图形的线宽在阈值占以上，而增大重叠移相器之间的距离可以 消除条件2 带来的限制。 相位冲突图中边的权重用来衡量移除其对应的冲突关系所需要的版图修改 的大小。边的权重应该正比于版图修改的大小，从而在相位分配步骤中可以通过 最小化删除边的权重和来模拟对版图扰动的最小化。 冲突图权重设置是一个值得探索的问题，其精确程度将影响到版图优化的最 终结果。以下我们介绍文献 k a h n 9 9 8 提出的设置权重的方法。 1 7 第2 章移相掩模技术版图优化方法回顾 在版图压缩步骤中，我们可以找到在最小间距设计限制( s p a c i n g c o n s t r a i n t s ) 下的关键路径，当增加这些限制时会直接地增加版图的尺寸。为 这些限制下的边分配较大权重，而其他非关键路径上的边分配较小的权重。这样 一来，可以使得边的权重与相应的版图修改成正比关系。见图2 4 ，其中版图关 键路径是由阴影矩形和粗箭头组成的路径。 图2 4 最小间距设计限制下的关键路径 k a h n 9 9 8 综上所述，相位检测步骤构造带权重的相位冲突图，冲突图中顶点与移相器 一一对应，边表征对应移相器存在相位冲突关系，相应移相器必须分配相反相位， 权重与移除相应冲突所需要的版图修改程度成正比。值得注意的是，根据冲突关 系的定义，只有间距较近的移相器之间才存在相位冲突，因此相位冲突图局部连 通性强，全局连通性弱，相位冲突图为稀疏图。由于相位冲突图中相位冲突关系 可能存在矛盾，所有邻接顶点的反相关系无法自动满足，因此必须进行相位分配 的求解以消除这些冲突。 2 2 相位分配 暗场的相位分配问题( p h a s ea s s i g n m e n tp r o b l e m ) 定义 k a h n 9 8 ：给定一 个版图，对所有设计图形进行相位分配，从而使得任意两个存在相位冲突的设计 图形都分配相反相位( 0 。和1 8 0 。) 。 明场的相位分配问题定义 c h i a 0 5 m ：给定一个版图，版图中的关键设计图 形两侧都放置了移相器，对移相器进行相位分配，使得满足： 1 8 第2 章移相掩模技术版图优化方法回顾 条件1 关键图形两侧的移相器分配相反相位( 0 4 和1 8 0 。) ； 条件2 间距小于最小移相器间距阈值( 与版图、工艺相关的参数) 的移相器 必须分配相同相位。 尽管暗场与明场的定义有所不同，但是相位分配问题对于冲突图来说，都是 为所有顶点合理分配相位。根据2 1 节的相位冲突图定义，无论对于暗场或者明 场，边都表示相位冲突关系，所有邻接顶点都必须分配相反相位。因此从暗场和 明场的相位冲突图出发，求解相位分配问题都是通过删除冲突图中的某些边消除 对应的移相器之间的冲突关系，使得冲突图顶点的相位分配不再存在矛盾，即相 位可分配( p h a s ea s s i g n a b l e ) 。 移相器的相位要么为0 。要么为1 8 0 。，版图相位可分配相当于对冲突图的 顶点进行二着色时，每个顶点或为相位o 。( 红色) 或为相位1 8 0 。( 绿色) ，因 此相位分配问题等价于图论中的二着色问题。对冲突图进行求解二着色问题，即 可以解决版图的相位分配问题，而且由于版图优化的目标包含最小化对原始版图 的扰动，因此求解二着色问题时还必须考虑权重因素。 2 2 1 双连通分支 如图2 5 所示，图的双连通分支之间仅依靠割点连接 h o p c 7 3 b 】。无论相位 分配结果下割点的绝对相位为0 。还是1 8 0 。，在应用相同求解方法的前提下， 双连通分支内部各个顶点的相位差都一样，割点相位的变化仅影响其他顶点的绝 对相位，因此图的双连通分支之间的相位分配互相独立。因此求解相位分配问题 时，可以先将冲突图分解成双连通分支，分别求解各分支解集后再进行合并，如 算法2 1 所示。如此可以降低问题规模，降低求解难度和时间。 1 9 第2 章移相掩模技术版图优化方法回顾 图2 5 双连通分支相位分配互相独立 + 算法2 1 相位分配 捡厶冲突图g c 输出g c 的相位分配以及删除边集 求解g c 的双连通分支。 一空集相位分配解集 f o r e a c h 双连通分支g f 工= m 觚b i p a i t i z e ( g d 对分支进行相位分配 e c e c ul 恰并鼹集 删除眈并对g c 进行相位分配 下文描述的相位分配算法应用于各个双连通分支上。 2 2 2 最大二分子图问题 如下定义最大二分子图问题( m a ) 【i m 眦b i p 狐娩a t i o np r o b l e m ) ：给定带权重 平面图g = 形e 叫，求e 的子集髓，使得g 的子图形b 驯为二分图且髓中所 有边的权重和最小。 定理2 1 相位分配问题可以转化为冲突图的最大二分子图问题 b e 肋9 9 ， c l l i a 0 5 m 】。 当且仅当一个图为二分图时该图可以二着色，可以通过删除某些边的方法使 得非二分图成为可以二着色的图。因为版图相位可分配等价于冲突图可以二着 色，而且冲突图中边的权重正比于版图修改的大小，为了最小化对版图扰动，必 须使得删除的边的权重总和最小，因此相位分配问题可以转化为冲突图的最大二 2 0 第2 章移相掩模技术版图优化方法回顾 分子图问题。对冲突图求解相位分配问题，即通过删除某些边，使得冲突图成为 二分图，而且删除的边的权重之和最小。下文中提及的相位分配的解集指删除的 边的集合，求解代价指这些边的权重之和。 对于平面图，最大二分子图的求解存在最优方法【h a d l 7 5 ，o r l 0 7 2 】。对于非平 面图，最大二分子图问题是n p 问题，难以求解。冲突图一般为非平面图，求解 之前