（微电子学与固体电子学专业论文）基于arm的pci北桥设计与验证.pdf

硕十学位论文 摘要 p c i ( p e r i p h e r a lc o m p o n e n ti n t e f c o n n e c t ) 总线以其高性能、低成本、开放性、 独立于处理器、软件透明等众多优点成为当今最流行的计算机局部总线。在嵌入 式系统领域中，许多i p 都是基于p c i 总线设计的。本文阐述一种以a r m 9 作为 c p u 的嵌入式系统的p c i 北桥设计与验证。 首先介绍基于a r m 的嵌入式系统结构，并深入研究p c i 2 2 总线行为规范。 在此基础上提出一种基于a r m 处理器的p c i 总线北桥的设计方案，整个设计主 要分为主设备接口模块，目标设备接口模块，配置寄存器模块和集成总线仲裁器 三大部分。对于主设备接口模块和目标设备接口模块，论文主要从数据通路和控 制路径的实现两方面进行阐述。对于集成的总线仲裁器，设计采用两优先级的循 环优先算法，通过一组设备编号寄存器实现了p c i 总线上的仲裁，此外，论文对 跨时钟域的信号同步和p c i 配置寄存器也作了较为详细的描述，最终采用自顶向 下的方法实现了整个设计。 在验证部分，引入了基于平台的验证思路，通过搭建验证平台，可以高效地 实现验证。论文重点讨论了验证平台的搭建和行为模型的建立，并介绍了一种命 令总线，通过打包各个验证点控制验证流程。此外，为提高验证的自动化程度， 论文对验证所使用的脚本也进行了描述。通过此验证平台和脚本，提高了整个验 证系统的可移植性和可重用性。 论文最终完成了p c i 北桥的r t l 级的功能描述，并使用仿真软件完成对设计 的仿真验证。设计通过验证并成功实现在基于a r m 的集成处理器，达到预定的 功能设计要求，并具有良好的性能，最后对后续开发进行了探讨。 关键词：p c i ；a r m 处理器；总线功能模型 硕1 掣啦霪 耋卓i i 萋i i l ；| | 囊耄：圭 垂茎。主 垂垂i 耋 蓁爹；i 瑟萎。萋 羹蓄；璧 囊薹霉 霪霪：亏 蠹 ；蓁 蓁乒：黉 羹；妻 蕊霎；羹 硕士学位论文 1 1 课题背景及来源 第1 章绪论 p c i ( p e r i p h e r a lc o m p o n e n ti n t e r c o n n e c t ) 是由i n t e l ，c o m p a g ， i b m ，n c r ， d e i i 等1 0 0 多家成员支持的一种p c 局部总线标准。p c i 局部总线标准的制定主 要目的是为了实现一种将周边设备与处理器高速结合起来的总线结构，以便适应 用户对于数据率越来越高的要求【l 】。p c i 总线规范是互联机构的协议，以及电气 和机械配置的规范，是当今高性能微型计算机事实上的总线标准【2 】。 随着p c i 局部总线规范的不断更新，国外越来越多的厂商和组织已经或正在 开发基于p c i 总线的产品，这些产品可以分为两大类：i p 核以及成品芯片。i p 核 大部分是p c i 控制器，而成品芯片主要是北桥和南桥芯片，如i n t e l 公司、威盛电 子( v i at e c h n o l o g i e s ) 、华邦电子( w i n b o n dt e c h n o l o g i e s ) 生产的多种型号的北 桥和南桥芯片，而国内公司鲜有相关产品问世。 本课题负责完成基于a r m 架构的p c i 北桥的设计及验证。p c i 北桥的设计 是通过中央控制器面向a r m 应用环境，具有一定的通用性，对国内公司自主开 发p c i 总线相关产品具有借鉴意义。 1 2 国内外相关领域的研究进展 1 2 1p c i 总线发展 1 9 9 1 年下半年，i n t e l 公司首先提出了p c i 的概念，并联合i b m 、c o m p a q 、 a s t 、h p 、d e c 等10 0 多家公司成立了p c i 集团，其英文全称为：p e r i p h e r a l c o m p o n e n ti n t e r c o n n e c ts p e c i a li n t e r e s tg r o u p ( 外围部件互连专业组) ，简称 p c i s i g 。p c i 是一种先进的局部总线，已成为局部总线的新标准，并在嵌入式计 算机和工业控制计算机方面具有广泛的应用前景【3 】。 p c i 总线是一种不依附于某个具体处理器的局部总线。从结构上看，p c i 是 在c p u 和原来的系统总线之间插入的一级总线，具体由一个桥接电路实现对这一 层的管理，并实现上下之间的接口以协调数据的传送。管理器提供了信号缓冲， 使之能支持1 0 种外设，并能在高时钟频率下保持高性能。p c i 总线也支持总线主 控技术，允许智能设备在需要时取得总线控制权，以加速数据传送【4 1 。 最早提出的p c i 总线工作在3 3 m h z 频率之下，传输带宽达到了1 3 3 m b s ( 3 3 m h z 3 2 b i t s 8 ) ，比i s a 总线有了极大的改善，基本上满足了当时处理器的发 展需要。随着对更高性能的要求，1 9 9 3 年提出此了6 4 b i t 的p c i 总线，后来又提 基于a r m 的p c i 北桥设计与验i i l 出把p c i 总线的频率提升到6 6 m h z ，目前广泛采用的是3 2 b i t s 、3 3 m h z 的p c i 总线。 p c i 总线是独立于c p u 的系统总线，采用了独特的中间缓冲器设计，可将显 示卡、声卡、网卡、硬盘控制器等高速的外围设备直接挂在c p u 总线上，打破了 瓶颈，使得c p u 的性能得到充分的发挥。可惜的是，由于p c i 总线只有1 3 3 m b s 的带宽，对付声卡、网卡、视频卡等绝大多数输入输出设备也许显得绰绰有余， 但对于胃口越来越大的3 d 显卡却力不从心，并成为了制约显示子系统和整机性 能的瓶颈。因此，p c i 总线的补充a g p ( 加速图形接口，a c c e l e r a t e dg r a p h i c s p o r t ) 总线就应运而生了。 1 9 9 3 年以来，由于p c i 总线在高性能、低成本、开发性等方面的优势，使其 得到迅速普及和发展。这一冲击波大大地激发了制造商和用户，他们开始考虑如 何将p c i 的成果用于嵌入式计算机产品，使其模块化、坚固、易用、生命周期更 长。 i n t e l 于19 9 6 年7 月正式推出了a g p 接口，这是显示卡专用的局部总线，是 基于p c i2 1 版规范并进行扩充修改而成，工作频率为6 6 m h z ，1 x 模式下带宽为 2 6 6 m b s ，是p c i 总线的两倍。后来依次又推出了a g p 2 x 、a g p 4 x ，现在则是 a g p 8 x ，传输速度达到了2 1 g b s 【5 】。 1 2 2a r m 处理器 a r m ( a d v a n c e dr i s cm a c h i n e ) 公司是专门从事基于r i s c 技术芯片设计开 发的公司，作为知识产权供应商，本身不直接从事芯片生产，靠转让设计许可由 合作公司生产各具特色的芯片，世界各大半导体生产商从a r m 公司购买其设计 的a r m 微处理器核，根据各自不同的应用领域，加入适当的外围电路，从而形 成自己的a r m 微处理器芯片进入市场【6 】【7 1 。 a r m 处理器目前包括以下几个系列的处理器产品以及其他厂商实现的基于 a r m 体系结构的处理器：a r m 7 ，a r m 9 ，a r m 9 e ，a r m l 0 e ，s e c u r c o r e 以及 i n t e l 的x s c a l e 和s t r o n g a r m 。 a r m 7 系列处理器是低功耗的3 2 位r i s c 处理器，它主要用于对功耗和成本 要求比较苛刻的消费类产品。其最高主频可以达到13 0 m i p s 。a r m 7 系列处理器 支持1 6 位的t h u m b 指令集，使用t h u m b 指令集可以以1 6 位的系统开销得到3 2 位的系统性能。 a r m 9 系列处理器使用a r m 9 t d m i 处理器核，其中包括了16 位的t h u m b 指令集。 a r m 9 e 系列处理器使用单一的处理器内核提供了微控制器、d s p 、j a v a 应用 系统的解决方案，从而极大地减小了芯片的大小以及复杂程度，降低了功耗，缩 2 硕士学位论文 短了产品面世时间。a r m 9 e 系列处理器提供了增强的d s p 处理能力，非常适合 那些需要同时使用d s p 和微控制器的场合。其中的a r m 9 2 6 e j s 包含了j a v a 技 术，可以通过硬件直接运行j a v a 代码，提高系统运行j a v a 代码的性能。 a r m l 0 e 系列处理器有高性能和低功耗的特点。它所采用的新的体系使其在 所有a r m 产品中具有最高的m i p s m h z 。a r m l 0 e 系列处理器采用了新的节能 模式，提供了6 4 位的读取写入( 1 0 a d s t o r e ) 体系，支持包括向量操作的满足 i e e e 7 5 4 的浮点运算协处理器，系统集成更加方便，拥有完整的硬件和软件可开 发工具【8 】【9 】。 s e c u r c o r e 系列处理器提供了基于高性能的3 2 位r i s c 技术的安全解决方案。 s e c u r c o r e 系列处理器除了具有体积小，功耗低，代码密度大和性能高等特点外， 还具有它自己的优势，即提供了安全解决方案的支持。s e c u r c o r e 系列处理器具有 以下特点： 支持a r m 指令集和t h u m b 指令集，以提高代码密度和系统性能； 采用软内核技术，以提供最大限度的灵活性，以及防止外部对其进行扫描探 测： 提供了安全特性，抵制攻击； 提供了面向智能卡和低成本的存储保护单元( m p u ) ； 可以集成用户自己的安全特性和其他的协处理器。 到目前为止，a r m 微处理器及技术的应用几乎已经深入到各个领域： 1 、工业控制领域：作为3 2 的r i s c 架构，基于a r m 核的微控制器芯片不但 占据了高端微控制器市场的大部分市场份额，同时也逐渐向低端微控制器应用领 域扩展，a r m 微控制器的低功耗、高性价比，向传统的8 位1 6 位微控制器提出 了挑战。 2 、无线通讯领域：目前已有超过8 5 的无线通讯设备采用了a r m 技术，a r m 以其高性能和低成本，在该领域的地位日益巩固。 3 、网络应用：随着宽带技术的推广，采用a r m 技术的a d s l 芯片正逐步获 得竞争优势。此外，a r m 在语音及视频处理上行了优化，并获得广泛支持，也对 d s p 的应用领域提出了挑战。 4 、消费类电子产品：a r m 技术在目前流行的数字音频播放器、数字机顶盒 和游戏机中得到广泛采用。 5 、成像和安全产品：现在流行的数码相机和打印机中绝大部分采用a r m 技 术。手机中的3 2 位s i m 智能卡也采用了a r m 技术。 除此以外，a r m 微处理器及技术还应用到许多不同的领域，并会在将来取得 更加广泛的应用【1 0 】。 基于a r m 的p c i 北桥设计与验证 1 2 3p c i 北桥的实现 p c i 北桥为p c i 总线和用户设备提供操作接口，协调p c i 总线信号和用户设 备接口信号，使用户设备能够按照p c i 总线的规范进行数据的传输【1 1 】。 目前实现i p 设计主要有两种方式：采用厂商提供的专用集成电路( a s i c ) 芯片和使用可编程器件c p l d f p g a ，两种方法各有缺点。厂商提供的芯片经过 严格的测试，有很高的可靠性，现在p c i 专用接口芯片市场上主要有a m c c 公司 的s 5 9 x x 系列和p l x 公司的p c i 9 0 x x 系列。用户使用这些芯片时无需对p c i 规范十分了解，只要根据厂商提供的用户手册结合自身的实际需要进行合理的配 置，就可以完成p c i 北桥的设计。这种方式的缺点是专用芯片的价格较高，而用 户可能只用到芯片的部分功能，造成资源浪费，同时由于接口固定，降低了设计 的灵活性【1 2 】【13 1 。 使用可编程逻辑器件来实现p c i 北桥，能够将控制器逻辑和用户逻辑集成在 一块c p l d f p g a 芯片上，不需要使用另外的芯片来转换逻辑，降低了成本。同 时当功能需要修改或升级时，能方便地实现，提高了设计的灵活性。使用这种方 式实现p c i 北桥，可以购买可编程逻辑器件厂商的p c i 控制器模块，但这需要支 付一定的授权费用，同时由于各家的i p 都是针对自己的器件设计，当需要更换器 件时，同时需要更换i p 和修改设计。 这样，我们最终选择自己设计p c i 北桥模块。自己设计p c i 北桥优点在于灵 活性和低成本，可以根据用户的功能需求进行优化设计，根据系统的要求，可以 灵活设置实现p c i 总线功能，有效利用器件的逻辑资源( 在本设计中我们略去了 6 4 位数据操作和双地址周期等部分系统不需要的功能，同时集成了p c i 总线仲裁 器) 。本课题p c i 北桥i 汀l ( r e g i s t e rt r a n s i t i o nl a y e r ) 级功能描述后，可以使用 f p g a 芯片加以实现。这样f p g a 既可以单独作为最终的产品使用，也可以作为 半定制a s i c 的前端验证方法【1 4 儿15 1 。 1 3 课题研究内容及论文安排 p c i 总线规范较为复杂，本课题在深入研究p c iv 2 2 规范的基础上实现了p c i 北桥的设计。此外，课题还对a r m 集成处理器的系统结构及应用做了细致的研 究。最终采用自顶向下的集成电路设计方法完成a r m 集成处理器环境下的p c i 北桥的设计。 另外，本课题还对集成电路的功能验证方法进行了较为深入的研究，并基于 总线功能模型的验证思想，搭建了对p c i 北桥的验证平台，完成对p c i 北桥的功 能验证。本验证平台具有良好的可复用性。 论文内容的安排大致如下： 4 硕士学位论文 第一章：绪论。介绍论文的研究背景及课题的来源和意义。 第二章：a r m 集成处理器系统分析。分析a r m 集成处理器的内部结构，举 例说明a r m 集成处理器的应用。 第三章：p c i 2 2 标准总线规范。对p c iv 2 2 总线规范做详细研究，在此基础 上建立整个设计。本章是课题设计的技术标准。 第四章：p c i 北桥的设计。本章是论文的重点，将p c i 北桥细化分为若干功 能模块一目标设备接口模块，主设备接口模块，集成总线仲裁器以及b i o sr o m 配置接口模块，分别对各功能模块的设计进行详细的描述，并且对跨时钟域的信 号同步的问题做了深入的讨论。 第五章：p c i 北桥的验证。本章内容是整个设计不可或缺的一部分，着重介 绍了验证平台的搭建与行为模型的建立，在该验证平台的基础上，介绍了自动化 脚本语言的设置，最终给出了验证流程和结果分析。 结论：在总结本论文完成情况的基础上，指出论文方向的展望与设想。 1 4 本章小节 本章介绍了该课题的来源背景和国内外相关领域的研究进展，以下对该课题 研究设计展开描述。 基于删的p c i 北桥设计与验证 第2 章a r m 集成处理器系统分析 这一章着重对a r m 集成处理器和系统应用做详细阐述。 2 1 概述 a r m 既可以认为是一个公司的名字，也可以认为是对一类微处理器的通称， 还可以认为是一种技术的名字( 在本论文中我们把a r m 理解为一个微处理器软 核，通过a m b a 总线连接外设控制器构成嵌入式系统) 【16 1 。目前，a r m 微处理 器及技术的应用几乎已经深入到各个领域，在工业控制，无线通讯，网络应用， 消费类电子产品，成像和安全产品等各领域，a r m 处理器都有出色的表现，应用 范围十分广泛。 a r m 处理器采用r i s c 架构，一般具有如下特点： 1 、体积小、低功耗、低成本、高性能； 2 、支持t h u m b ( 1 6 位) a r m ( 3 2 位) 双指令集，能很好的兼容8 位16 位 器件； 3 、大量使用寄存器，指令执行速度更快； 4 、大多数数据操作都在寄存器中完成； 5 、寻址方式灵活简单，执行效率高； 6 、指令长度固定。 2 2a r m 处理器模式 a r m 处理器共有7 种运行模式，如表2 1 所示 表2 1a r m 处理器的7 种运行模式 处理器模式描述 用户模式( u s e r ，u s r )正常程序执行的模式 快速中断模式( f i q ，n q ) 用于高速数据传输和通道处理 外部中断模式( i r q ，i r q ) 用于通常的的中断处理 特权模式( s u p e r v i s o r ，s v e ) 供操作系统使用的一种保护模式 数据访问中止模式( a b o r t ，a b t )用于虚拟存储及存储保护 未定义指令中止模式( u n i d e n n e d ，u n d )用于支持通过软件仿真硬件的协处理器 系统模式( s y s t e m ，s y s ) 用于运行特权级的操作系统任务 处理器模式可以通过软件控制进行切换，也可以通过外部中断或异常处理过 程进行切换。大多数的用户程序运行在用户模式下，这时应用程序不能够访问一 6 基于a r m 的p c i 北桥设计与验证 2 4a r m 异常中断 在a r m 体系中通常有以下三种方式控制程序的执行流程： 在正常程序执行过程中，每执行一条a r m 指令，程序计数器寄存器( p c ) 的值加四个字节；每执行一条t h u m b 指令，程序计数器寄存器( p c ) 的 值加两个字节。整个过程按顺序执行。 通过跳转指令，程序可以跳转到特定的地址标号处执行，或者跳转到特 定的子程序处执行。其中，b 指令用于执行跳转操作；b l 指令在执行跳 转操作的同时，保存子程序的返回地址；b x 指令在执行跳转操作的同时， 根据目标地址的最低位可以将程序状态切换到t h u m b 状态；b l x 指令执 行3 个操作，跳转到目标地址处执行，保存子程序的返回地址，根据目 标地址的最低位可以将程序状态切换到t h u m b 状态。 当异常中断发生时，系统执行完当前指令后，将跳转到相应的异常中断 处理程序处执行。在当异常中断处理程序执行完成后，程序返回到发生 中断的指令的下一条指令处执行。在进入异常中断处理程序时，要保存 被中断的现场，在从异常中断处理程序退出时，要恢复中断现场。 a r m 体系中的异常中断如表2 3 所示。各种异常中断具有各自的寄存器组， 当多个异常中断同时发生时，可以根据各异常中断的优先级选择响应优先级最高 的异常中断。 表2 3a r m 体系中的异常中断 异常中断名称含义 复位产生复位异常中断，程序跳转到复位异常中断处理程序执行。 ( r e s e t )通常在系统加电，系统复位及软复位的情况下 未定义指令当a r m 处理器或者系统中的协处理器认为当前指令未定义 ( u n d e n n e di n s t r u c t i o n )时，产生未定义的指令异常中断 软件中断这是一个由用户定义的中断指令。可用于用户模式下的程序 ( s o f t w a r ei n t e r r u p tsw i ) 调用特权操作指令 指令预取中止如果处理器预取的指令地址不存在，或者该地址不允许当前 ( p r e f e c ha b o r t )指令访问，产生指令预取中止异常中断 数据访问中止如果数据访问指令的目标地址不存在，或者该地址不允许当 ( d a t aa b o r t )前指令访问，产生数据访问中j 卜异常中断 外部中断请求当处理器的外部中断请求引脚有效，而且c p s r 寄存器的i ( i r q ) 控制位被清除时，产生外部中断请求异常中断 快速中断请求当处理器的外部快速中断请求引脚有效，而且c p s r 的f 控 ( f i q ) 制位被清除时，产生快速中断请求异常中断 8 硕： ：学位论文 2 5a r m 集成处理器 在我们的设计中，采用a r m 9 软核作为a r m 集成处理器，通过p c i 北桥的 后端逻辑控制整个嵌入式系统。a r m 集成处理器通过p c i 北桥与其他外设进行 通信( 其详细结构如图2 1 ) 。外围设备控制器主要包括d m a 控制器、存储器控 制器、中断控制器、u a i 汀等，同时还集成了p c i 北桥，使该a r m 集成处理器 可以挂接在p c i 总线上作为p c i 系统的中央处理器或协处理器。 由该集成处理器的结构图可以看出，处理器有许 x 硕士学位论文 第3 章p c i 2 2 标准总线规范 p c i 总线协议定义了p c i 总线信号、总线操作、电气规范、机械规范、配置 空间及p c ib i o s 等内容，这里就与设计相关的内容进行介绍，更多的内容可以 参阅相关协议。 3 1p c i 总线信号 对于从设备的p c i 接口至少需要4 7 条信号线，而主控设备的p c i 接口至少 需要包括4 9 条信号线，它们包括数据线、地址线、接口控制线等【1 引。主设备p c i 接口信号如图3 1 。左边为必选信号，右边为可选信号，其中末尾的撑表示低电平 有效。 地址数 据、命令 总线 接口控制 信号 仲裁信号 系统信号 报错信号 馐毒 簿s 抛 c 删【7 4 】。 nl p a r 6 4 厂：煮； r e q 6 删 1 a c k 6 4 拌7 c l k r u n 群 蠡； p c i 设备 p m e 拌 接口信号 3 3 v a u x t d i t d o ( 黧 t c k t m s 薰： t r s t 撑 i n t a 拌 i n t b 撑 7 ( ：= ： i n t c 撑 i n t d 群 6 4 位扩展 时钟控制 ) 电源管理 中断请求 图3 1p c i 主设备接口信号 3 1 1 信号类型说明 下面的信号是从所有设备的角度进行定义的，对于总线仲裁器等中央资源， r e q 撑是输入信号，g n t 撑是输出，其他的p c i 信号和主控设备或从设备的方向一 样。接口信号类型由信号名称后的符号表明，符号的含义如下： ( 1 ) i ni n p u t ，标准输入信号。 、lr、l厂 基于删的p c i 北桥设计与验证 ( 2 ) o u to u t p u t ，有极性输出，标准的有源驱动器。 ( 3 ) t st r i s t a t e ，是一种双向三态输入输出引脚信号，无效时是高阻态。 ( 4 ) s t ss u s t a i n e dt r i s t a t e ，每次有且只有一个单元拥有并驱动的低电平 有效双向三态信号。驱动一个s t s 信号到低的单元在释放该信号浮空之前必须 将它驱动到高至少一个周期( 以给总线预充电) 。在前一个拥有者使其三态( 高阻) 之后一个周期之内，一个新的单元不能开始驱动s t s 信号。为在下一个单元来 驱动该信号之前维持无效状态，要求有一个提拉电阻，并且必须由中央资源( 系 统板) 提供。 ( 5 ) o d 漏极开路信号。 3 1 2 信号功能描述 3 1 2 1 系统信号 c l k ( i n ) ：为所有p c i 上的传输及总线仲裁提供时序，其频率范围0 3 3 m h z 或0 6 6 m h z ，这一频率也称为p c i 的工作频率。对于p c i 信号，除r s t 群、i n t a 群、 i n t b 撑、i n t c 撑、i n t d 之外，其余信号都在c l k 的上升沿有效( 或采样) 【1 9 j 。 r s t 5 f ( i n ) ：异步复位信号。用于使p c i 确定的寄存器，配置寄存器，主设 备，目标设备，顺序发生器和信号置于一个初始固定的状态。无论何时，在r s t # 有效期间，所有p c i 信号必须驱动到它们的起始状态。r e q # 和g n t # 都必须 是三态( 在复位期间，它们不能是高也不能是低) 。 3 1 2 2 地址数据和命令信号 a d 31 ：0 】( t s ) ：地址、数据多路复用的输入输出信号，一个总线交易由 一个地址期和一个或多个数据期构成。在f r a m e 撑第一次有效时，是地址期， a d 【3 1 ：0 】包含有一个物理地址，对于配置空间和存储器空间，这是一个双字地址， 对于i o 空间，这是一个字节地址；在i r d y 和t r d y 拌同时有效时，是数据期， a d 【7 ：o 】包含最低字节数据，而a d 【3 l ：2 4 】包含最高字节数据。p c i 局部总线支持 突发方式的读写。 c b e 【3 ：0 】撑( t s ) ：总线命令和字节使能多路复用信号线。在交易的地址期 内，c 3 ：o 】撑上传输的是总线命令；在交易的数据期内，它们传输的是字节使能信 号，并在整个数据期中有效，用来确定a d 3 1 ：o 】线上哪些字节为有效数据。b e 【o 】撑 应用于字节0 ( 最低字节) ，b e 【3 】撑应用于字节3 ( 最高字节) 。 p a r ( t s ) ：a d 【3 1 ：o 】和c b e 【3 ：0 】群上的数据奇偶校验。通常p c i 单元都需 要奇偶校验，p a r 与a d 【31 ：o 】有相同的时序，但延迟一个时钟，在地址段后一个 时钟，p a r 稳定并有效；对于数据段，在写传输中，p a r 在i r d y # 有效后一个 时钟稳定并有效，而在读传输中，p a r 在t r d y # 有效后一个时钟稳定并有效。 1 2 硕士学位论文 一旦p a r 有效，它必须保持有效直到当前数据段完成后一个时钟。在地址期和写 数据期，总线主设备驱动p a r ；在读数据期，目标设备驱动p a r 。 3 1 2 3 接口控制信号 f r a m e 撑 ( s t s ) ：周期构成。由当前总线主设备驱动，表示当前设备一次 交易的开始和持续时间。f r a m e 撑的有效，说明总线传输的开始；在f r a m e 拌维 持有效时，说明总线传输继续进行；当f r a m e 群是无效状态时，说明传送的最后 一个字节正在进行。 i r d y 撑( s t s ) ：主设备准备好信号。说明传输的启动者完成当前数据传输 的能力，该信号的有效表明发起本次传输的设备能够完成当前数据期的交易。在 读操作中，i r d y # 有效说明总线主设备已准备好接收数据。在写操作中，i r d y # 说明a d 3 l ：o 】上已有有效数据。在i r d y # 和t r d y # 都有效的时钟期间完成 数据传输。如果i r d y 群和t r d y 撑有一个无效，将插入等待周期。 t r d y 撑( s t s ) ：目标设备准备就绪信号。由当前被寻址的目标驱动，在写 操作中，t r d y # 有效说明目标设备已准备好接收数据。在读操作中，t r d y # 说 明a d 3 1 ：0 】上已有有效数据。在i r d y # 和t r d y # 都有效的时钟期间完成数据 传输。在i r d y # 和t r d y # 都有效之前，需插入等待周期。 s t o p 拌( s t s ) ：停止数据传输信号。由目标设备驱动，当该信号有效时， 说明目标设备要求主设备终止当前的数据传送。 l o c k 拌( s t s ) ：锁定信号。对l o c k # 的控制必须由l o c k # 的拥有协议 与g n t # 来完成。一个对桥的原始操作可能需要多个传输才能完成，对此设备的 操作是排它性的，而此时，对于未被锁定的桥，其非互斥访问仍可以进行。 i d s e l 撑( i n ) ：初始化设备选择信号。在配置读写操作中，用以作片选信号。 d e v s e l 群 ( s t s ) ：设备选择信号。该信号有效时，表示驱动它的设备已 将其地址解码为当前操作的目标设备。d e v s e l # 说明了总线上是否有目标设备 被选中，如果一个主设备启动一个交易并且在6 个c l k 时钟周期内没有检测到 d e v s e l 有效，它必须假定目标设备没有反应或者地址不存在，从而实施主设备 缺省。 3 1 2 4 错误反馈信号 p e r r 拌( s t s ) ：数据奇偶校验错误报告信号。该信号报告除特殊周期之外 的其它数据传输过程中的数据奇偶校验错误。p e r r 拌维持三态，并在检测到传输 数据中的奇偶错误后，在数据结束后两个时钟，由接收数据的单元驱动p e r r # 有效，并至少持续一个时钟周期。和所有的s t s 信号一样，在被释放三态之前， p e r r # 必须驱动到高电平一个时钟周期，对数据奇偶错误信息被丢失或错误反馈 延时没有特殊条件。 基于a r m 的p c i 北桥设计与验证 s e r r 撑( o d ) ：系统错误报告信号。该信号用于反馈地址奇偶错误、特殊 周期命令中的数据奇偶错误和将引起重大事故的其它灾难性系统错误。s e r r # 是 单纯的漏极开路信号，由反馈错误的单元驱动，在一个p c i 时钟周期内有效。s e r r # 与时钟同步，并满足所有信号的建立与保持时间。s e r r # 释放到无效状态，则 是由系统设计者所提供的一个小提拉电阻实现( 同s t s 信号) 【2 0 】【2 1 】。 3 1 2 5 仲裁信号( 只对总线主设备) r e q #( s t s ) ：申请。向仲裁器说明该设备想占用总线。这是一个点对点 信号。每个总线主设备都有自己的r e q # 。 g n t #( s t s ) ：允许。仲裁器向申请设备说明其对总线的操作已被允许。 这是一个点对点信号，每个总线主设备都有自己的g n t # 。 3 1 2 6 中断信号 i n t a #( o d ) ：中断a ，用于单一功能设备请求一次中断。 i n t b #( o d ) ：中断b ，用于多功能设备请求一次中断。 i n t c #( o d ) ：中断c ，用于多功能设备请求一次中断。 i n t d #( 0 d ) ：中断d ，用于多功能设备请求一次中断。 多功能设备的任何一种功能都能连到任何一条中断线上。中断引脚寄存器决 定该功能用哪一条中断线去请求中断。如果一个设备只用了一条中断线，则这条 中断线就被称为i n t a # ，如果该设备用了两条中断线，那么它们就被称为i n t a # 和i n t b # ，依次类推。对于多功能设备，可以是所有功能用一条中断线，也 可以是每种功能有自己的一条中断线，还可以是上述两种情况的综合。 3 1 2 76 4 位总线扩充引脚 a d 6 3 ：3 2 】( s t s ) ：地址数据复用引脚提供3 2 个附加位。在一个地址段， 传输6 4 位地址的高3 2 位；如无高3 2 位地址，这些引脚就被保留。在数据段期间， 当r e q 6 4 # 和a c k # 都有效时，传输6 4 位数据中的高3 2 位。 c 倍e 7 ：4 】( s t s ) ：总线命令和字节允许复用引脚。在一个地址段，c 7 ：4 】 上传输有效总线命令，否则被保留；在数据段，当r e q 6 4 # 和a c k 6 4 撑都有效时， b e 【7 ：4 】# 是字节使能，指示对应的字节通道上的数据有效。 r e q 6 4 #( s t s ) ：请求6 4 位传输。当其被当前总线主设备有效驱动时， 说明该总线主设备想做6 4 位传输。r e q 6 4 # 与f r a m e # 有相同的时序。 a c k 6 4 # ( s t s ) ：应答6 4 位传输。在当前操作所寻址的目标设备有效该信 号时，说明目标设备能够进行6 4 位传输，a c k 6 4 # 和d e v s e l 有相同的时序。 p a r 6 4 ( s t s ) ：高双字奇偶校验。是a d 【6 3 ：3 2 】和c b e 【7 ：4 】# 的奇偶校验。 当r e q 6 4 # 有效且c b e 【7 ：4 】上有d a c 命令时，第一个地址段后一个时钟周期 1 4 硕士学位论文 p a r 6 4 有效，d a c 命令的第二个地址段后的那一个时钟周期p a r 6 4 也有效。对 于数据段，当r e q 6 4 # 和a c k 6 4 均有效时，读操作中，t r d y # 有效后，p a r 6 4 稳定且有效，写操作中，i r d y # 有效后，p a r 6 4 稳定且有效。 3 2 总线仲裁 在任意时刻，一个或多p c i 总线主设备可能要求使用p c i 总线，执行数据传 送到另一个p c i 设备。每个发出请求的主设备有效其r e q 群输出，通知总线仲裁 器，它正在请求使用总线。p c i 主设备都是通过一对独立的r e q 群g n t j l i 信号连接 到仲裁器。仲裁器是一个独立器件，但它通常都集成到p c i 芯片组中，特别是集 成到主p c i 或p c i 扩展总线桥芯片中。当多个设备同时申请使用总线时，应有一 定的算法来确定总线使用权的分配，并且算法应该保证对于各个p c i 主设备的公 正，至于如何实现则与具体的仲裁算法有关【2 引。 正常的总线工作中，设备通过对仲裁器有效r e q 拌来表明需要使用总线，而 仲裁器通过有效相应的g n t 撑来实现总线使用权的分配。如果系统设计者实现总 线停靠，那么当没有未决的总线主设备请求时总线仲裁器应该选择一个默认的设 备有效其g n t 信号，将总线使用权分配给此设备。当仲裁器在主设备上停放总 线，并且总线空闲时，主设备必须使能其a d 3 1 ：o 】、c b e 群【3 ：0 】，以及p a r 信号 输出驱动器，这保证了在总线空闲过程中总线不会漂移。如果仲裁器没有停放总 线，仲裁器应该在总线空闲阶段驱动a d 总线、c b e 线和p a r 信号。 3 3p c i 总线的配置空间与地址空间 3 3 1 配置空间 3 3 1 1 配置空间的功能 当机器第一次上电时，配置软件必须扫描在系统中的不同总线，确定什么设 备存在和它们有什么配置要求。为了实现这个过程，每个p c i 功能必须实现由p c i 规范定义的一组配置寄存器。依赖其操作特性，功能还可以实现由p c i 规范定义 的其他要求的或可选的配置寄存器。另外，规范保留许多附加的配置单元，以实 现功能指定的配置寄存器。 配置软件读取设备配置寄存器的子集，以确定功能的出现及类型。在确定设 备出现后，软件访问功能的其他配置寄存器，确定设备要求的存储器和i o 空间。 然后它编程设备的存储器和i o 地址译码器，分配给其他系统设备的存储器或i o 地址一定要保证不重叠。 如果功能表示使用p c i 中断请求引脚，配置软件利用路由信息对它编程，指 出功能的p c i 中断请求引脚通过系统路由到什么系统中断请求线；如果设备具有 基于a r m 的p c i 北桥设计与验证 总线主设备能力，配置软件能够读取两个配置寄存器，确定它要求多快访问p c i 总线( 它具有什么仲裁优先权) ，和它希望保持所有权多久，系统配置软件能够利 用这种信息，编程总线设备的延迟定时器寄存器和p c i 总线仲裁器，提供优化的 p c i 总线供设备使用。 3 3 1 2 配置空间的设置 p c i 系统必须有自己唯一的配置空间。除了主p c i 桥之外，每个p c i 功能必 须实现p c i 配置空间，p c i 配置寄存器驻留其中。每个p c i 功能拥有6 4 个配置双 字的单元，保留用于实现配置寄存器。第一个1 6 双字的格式和用法由p c i 规范 预定义，这个区域称为设备的配置首部区( 或首部空间) 【2 3 1 。目前规范定义了三 种首部格式，称为首部类型o 、l 和2 。 ( 1 ) 首部类型1 为了p c i p c i 桥而定义。 ( 2 ) 首部类型2 为了p c i c a r d b u s 桥而定义。 ( 3 ) 首部类型0 为了用于除p c i p c i 桥和c a r d b u s 桥之外的所有设备。下 面以类型o 为例，给出配置空间首部的定义，如图3 2 ，其详细的寄存器描述见 附录b 。 d 吖i c e i d v e n d o rl d ， s t a l u sr e g i s t e rv e n d o r i d ， c i a s sc o d er e v i s i o ni d h e a d e rl a t e n c vc a c h el i n e b i s t t y p e t i m e rs i z e ， b 硒e a d d r e s s 0 b 嬲e a d d r 嚣s1 b 鹳e a d d r e s s 2 b 越e a d d r e s s3 ， b 髂e a d d 佗s s 4 ， b a a d d 陀s s5 c 耻d b u sc i sp o i n t e o s u b s y 妣mi ds u b s y s t e mv e n d o ri d e x p 肌s i o nr o mb 舔ea d d r e s s c a p a b i l i t i e s r e s e r v e d p o i n t e r r e s e r y e d i n t e m l p ti n t e m j p t m a xl a t m i ng n t p i nl i n e 图3 2p c j 配置寄存器首部格式 1 6 硕士学位论文 3 3 2 地址空间 除开配置空间，p c i 总线定义了两种地址空间：内存地址空间、i o 地址空间。 p c i 总线的编址是分布式的，每个设备都有自己的地址译码，从而省去了中央译 码逻辑。p c i 支持正向和负向两种风格的地址译码。所谓正向译码，就是每个设 备都监视地址总线上的访问地址是否落在它的地址范围，因此速度较快。而负向 译码是指该设备要接受未被其它设备在正向译码中接受的所有访问，因此此种译 码方式对于像标准扩展总线这类设备是很重要。这是因为这类设备必须响应一个 很零散的地址空间，但无论是正向译码的设备还是负向译码的设备，都对保留的 总线命令发出d e v s e l 撑响应信号。 ( 1 ) i o 地址空间在i o 地址空间，全部3 2 位a d 总线都被用来提供一个 完整的字节地址。在i o 访问的地址周期内，a d 【31 ：2 】寻址设备的双字空间，a d 1 ：0 】 来定位双字中的哪一个字节。a d 1 ：0 要与c b e 撑 3 ：0 】表示的字节使能配合定位具 体字节。例如当c b e 撑【0 有效时，那么a d 【l ：0 】必须为0 0 ；如果c b e 拌 3 有效时， a d 1 ：0 】就应当为1 l 。在具体访问中，当从设备地址译码后，都要检查字节使能 信号是否与a d 1 ：o 】相符，如果二者矛盾，从设备会中断传输。 ( 2 ) 内存地址空间 存储器访问的地址周期内，a d 3 2 ：2 】寻址双字空间， a d 1 ：0 】定义了在数据周期内地址的更新方式。a d 【1 ：o 】为0 时，地址更新采用线 性寻址模式，即在每个数据周期后，地址会自动加l 。a d 【1 ：0 】为2 时，地址更新 采用缓存行打包寻址模式，即在地址更新时如果下一个地址超越缓冲行边界，则 地址自动跳到下个缓冲行的相同的起始地址开始传输，该模式在2 2 版本以后的 规范中已经不支持。 3 4p c i 总线数据传输协议 p c i 上的基本总线传输机制是突发传输，突发传输是一个地址期后面跟有两 个或两个以上数据期的传输方式，主设备在数据传输中只需要通过一次仲裁就可 以完成整个传输过程。总线主设备在地址期内给出起始地址和传输类型，所有从 设备会锁存地址并进行译码以确定数据传输的目标设备。目标设备在以后的数据 周期内会以锁存的地址作为起始地址，每个数据期后自动更新。并不是所有的设 备都支持突发传输，对于不支持突发传输的设备，它在第一个数据期后会回应主 设备停止传输，这样主设备需要再次申请总线进行未完成的传输【2 4 1 。 3 4 1p c i 总线的传输控制 p c i 总线上的所有的数据传输基本上都是由以下三条信号线控制的【2 5 】： ( 1 ) f r a m e 撑由主设备驱动，指定一个数据传输的起始和结束； ( 2 ) i r d y j 6 由主设备驱动，允许插入等待周期； 基于a r m 的p c i 北桥设计与验证 ( 3 ) t r d y 撑由从设备驱动，允许插入等待周期。 当数据有效时，数据资源需要无条件设置x r d y f 信号( 写操作作为i r d y ， 读操作作为t r d y j 6 f ) ，接收方可以在适当的时间发出它的x r d y 群信号。f r a m e 拌 信号有效后的第一个时钟上升沿是地址周期的开始，此时传送地址信息和总线命 令，在下一个时钟上升沿处，开始一个( 多个) 数据期。当i r d y 鼯和t r d y 撑同 时有效时，所对应的时钟上升沿处，数据开始在主从设备之间传送。在此期间， 可由主设备或从设备分别利用i r d y 群和t r d y 撑的无效而插入等待周期。一旦主 备设置了i r d y 撑信号，将不能改变i r d y 群和f r a m e 挣，直到当前的数据期完成为 止。而一个从设备一旦