（微电子学与固体电子学专业论文）基于amba总线的spi协议ip核的实现与验证.pdf

摘要 摘要 在s o c 设计日趋复杂化的今天，其发展的两大挑战是i p 复用技术和i p 互 联技术，研究i p 复用技术对于业界具有重要的现实意义。s p i 接口技术是一种 高速、全双工、同步的通信总线，并且连线简单，有利于节省p c b 空间，现在 越来越多的芯片集成了这种通信协议。本项目设计了一种可配置为m a s t e r 或 s l a v e 模式，可设置通信速率并能适用于不同传输模式的s p i 协议i p 核。这符合 s o c 设计技术发展的方向，具有重要意义。 综合分析对比了s i l i c o r e 的w i s h b o n e 、i b m 的c o r e c o n n e c t 和a r m 的a m b a 总线的技术特点。w i s h b o n e 总线配置简单、灵活，有丰富的免费资源。c o r e c o n n e e t 总线构造完整、通用，功能强大，但是对于嵌入式应用来说可能太复杂。a m b a 总线拥有众多第三方支持，已成为广泛支持的现有互连标准之一。特别是应用于 低速系统连接的a p b 总线，技术简单，功耗低，实用性强，具有广阔的应用前 景。 根据t o p d o w n 的设计思路，论述了基于a m b a 总线的s p ii p 核模块的 设计方法。首先分析设计目标，定义了模块外围的接口；进而根据设计功能划分 子模块，进一步分析其内部互连信号，给出了完整的子模块和信号连接图，以及 详细的端口连接和寄存器的设置。随后讨论了本d 核的v e r i l o gh d l 实现过 程。首先阐述了整体的设计思路，进一步以时钟分频模块、a p b 接口模块、收 发逻辑控制模块等关键子模块为例介绍了v e r i l o g 代码设计过程中的几种典型 问题与其解决过程。 使用业界通用的仿真软件m o d e l s i m 和q u a r t u s l i 对本p 核的v e r i l o gh d l 代码设计进行了功能仿真和f p g a 时序仿真。测试了模块重启、更换不同时钟分 频频率、在所有四种传输时序下以及m a s t e r 和s l a v e 模式下的数据传输，结果表 明模块的寄存器值和读写数据值均符合预期，仿真顺利通过。 关键词：s o c 、i p 核、a m b a 总线、s p i 协议、v e r i l o gh d l 、f p g a 摘要 a b s 仃a c t n o w d a y sa st h es o cd e s i g ni sg e t t i n gm o r ea n dm o r ec o m p l i c a t e d ，t w om a j o r c h a l l e n g e st oi t sd e v e l o p m e n ti st h em u l t i p l e x i n ga n d i n t e r c o n n e c to fi pc o r e s p ii sa k 曲一s p e e d ，f u l l d u p l e x ，s y n c h r o n o u sc o m m u n i c a t i o nb u s ，a n di t ss i m p l ec o n n e c t i o n c o u l ds a v ep c bs p a c e m o r ea n dm o r ei cc h i p sa r er e a l i z i n i gt h i sp r o t o c 0 1 w e d e s i g n e da ni pc o r eo fs p ip r o t o c o l ，w h i c hc o u l db ec o n f i g u r e da ss p im a s t e ro rs p i s l a v e ，c o u l ds e td i f f e r e n tt r a n s m i s s i o ns p e e d ，a n dc o u l dw o r ki na n yo n eo f l ef o u r c l o c km o d e s t b j si sv e r ys i g n i f i c a n ta n di si nl i n ew i t ht h ed e v e l o p m e n to fs o c d e s i g nt e c h n o l o g y p r o p o s e dac o m p r e h e n s i v ea n a l y s i sc o m p a r i n gs i l i c o r e sw i s h b o n e ，i b m s c o r e c o n n e c ta n da r m sa m b ab u st e c h n i c a lc h a r a c t e r i s t i c s t h eb u sc o n f i g u r a t i o n o fw i s h b o n ei ss i m p l e ，f l e x i b l e ，a n dh a sm u c hf r e er e s o u r c e s c o r e c o n n e c tb u s s t r u c t u r ei si n t e g r a l ，c o m m o na n dp o w e r f u l ，b u ti ti st o oc o m l i c a t e df o re m b e d d e d a p p l i c a t i o n s a m b ab u sh a sm a n y 缸r d p a r t i e ss u p p o r t ，a n dh a sb e c o m eo n eo ft h e s t a n d a r d so ft h ee x i s t i n gi n t e r c o n n e c t i o nb u s e s p e c i a l l y , t h ea p bb u sw h i c ha p p l i e s t ol o w 。s p e e dc o n n e c t i o nh a sas i m p l es t r u c 仃e ，l o w - p o w e r , a n dp r a c t i c a b i l i t y i th a sa w i d ea p p l i c a t i o np r o s p e c t s a c c o r d i n gt ot o p d o w nd e s i g nt h e o r y , id e s c r i b e dt h em e t h o dt od e s i g nt h es p i i pc o r em o d u l eb a s e do na m b ab u s a n a l y z e dt h ed e s i g no b je c t i v e s ，a n dd e f i n e dt h e i n p u ta n do u t p u ts i g n a lo ft h em o d u l e t h e nf u r t h e rd i v i d e di t ss u b - m o d u l e sa n d a n a l y z e di t si n t e r n a ls i g n a l s ，a n dp r e s e n tac o m p l e t em o d u l ea n ds i g n a lc o n n e c t i o n d i a g r a ma sw e l la sd e t a i l e dr e g i s t e r ss e t t i n g s a f t e r w a r d s ，d e s c r i b e dt h er e a l i z a t i o no f t h ei p c o r eu s i n gv e r i l o gh d l d e s c r i b e dt h ed e s i g nc o n c e p t ，a n dt h e ni n t r o d u c e dt h e d e s i g np r o c e s so fs e v e r a li m p o r t a n tm o d u l e ss u c ha sc l o c kp r e s c a l e r , a p bi n t e r f a c e a n dt r a n s m i t r e c e i v el o g i c ，a n dt h e nd i s c u s s e dt y p i c a lp r o b l e m si nt h ed e s i g n p r o c e s sa n d i t ss o l u t i o n e x e c u t e df u n c t i o ns i m u l a t i o na n df p g at i m i n gs i m u l a t i o no ft h ei pc o r eu s i n g m a i n s t r e a ms i m u l a t i o ns o f t w a r em o d e l s i ma n dq u a r t u s l i t e s t e dt h er e s e tp r o c e s s ， a n dc h e c k e dt h ed a t at r a n s m i s s i o nu n d e rd i f f e r e n tc l o c ks p e e da n du n d e ra l lf o u r c l o c km o d e s a l lt h er e g i s t e r sv a l u ea n dr e a d w r i t ed a t aa r ei nl i n ew i t ht h ed a t a e x p e c t e d p a s s e dt h es i m u l a t i o np r o c e s ss u c c e s s f u l l y k e y w o r d s ：s o c 、i pc o r e 、a m b ab u s 、s p ip r o t o c o l 、v e r i l o gh d l 、f p g a n 中国科学技术大学学位论文原创性声明 本人声明所呈交的学位论文，是本人在导师指导下进行研究工作所取得的成 果。除已特别加以标注和致谢的地方外，论文中不包含任何他人已经发表或撰写 过的研究成果。与我一同工作的同志对本研究所做的贡献均已在论文中作了明确 的说明。 作者签名：丛签字日期：兰! ! ：! 兰：至 中国科学技术大学学位论文授权使用声明 作为申请学位的条件之一，学位论文著作权拥有者授权中国科学技术大学拥 有学位论文的部分使用权，即：学校有权按有关规定向国家有关部门或机构送交 论文的复印件和电子版，允许论文被查阅和借阅，可以将学位论文编入中国学 位论文全文数据库等有关数据库进行检索，可以采用影印、缩印或扫描等复制 手段保存、汇编学位论文。本人提交的电子文档的内容和纸质论文的内容相一致。 保密的学位论文在解密后也遵守此规定。 驰开口保密( 年) 作者签名：姒 签字日期：型翌：! 兰：! 导师签名：z 超堑 签字日期：丝 蝉一 第l 章绪论 1 is o c 设计的发展现状 第1 章绪论 随着超大规模集成电路和深亚微米工艺制造技术的发展，集成电路芯片的规 模越来越大，目前，数百万门级的电路可以集成在一个芯片上。与此同时，多种 兼容工艺技术的开发，可以将差别很大的各种器件集成到同一个芯片上。这就是 当前兴起的片上系统s o c ( s y s t e mo nc h i p ) 。 片上系统s o c ( s y s t e mo nc h i p ) 技术研究应用和发展正在微电子及其应用 领域引发一场前所未有的变革【1 】。s o c 将电路系统设计的可靠性、低功耗等都 考虑在i c 设计之中 2 】，把过去许多需要系统设计解决的问题集中在i c 设计中 解决，使系统工程师可以最大限度地简化电路设计，达到整体产品系统的可靠性、 精度、稳定等指标。因此，s o c 技术是超大规模集成电路发展的必然趋势和主 流。 1 1 ：1 国内外s o c 技术的研究及应用现状 随着s o c 应用的不断普及市场需要更加广泛的s o c 设计 1 】 2 】 3 】。提供商 必须拓展系统内部设计能力直接开发和交付设计套件和方法给客户。因此s o c 设计逐渐向可编程s o c 方向发展。 中国在高新技术研究发展8 6 3 计划中把s o c 作为微电子重大专项列入了 2 0 0 0 2 0 0 1 年度信息技术领域的重大专项预启动项目，并在i p 核的开发软硬件协 同设计、i p 复用、v d s m 设计、新工艺新器件等方面布置了预研性课题。其中 i p 核的设计和制造是s o c 技术中最为关键的部分。在中国最适应s o c 技术应用 开发的s o c 类型是可编程s o c 技术。 可编程s o c 是在一块现场可编程芯片上提供产品所需的系统级集成，提供 了a s i c 的高集成度、低功率、小尺寸、低成本，以及f p g a 的低风险、灵活性 和上市快的特性，这也是s o c 技术在微电子行业受欢迎的最根本的原因。目前， 第1 章绪论 多家i c 提供商已经在可编程s o c 的实现方面提供了很多新的器件，所提供的 系统功能包括处理器、存储器和可编程逻辑等，克服了与a s i c 相关的工程费用 高或制造周期太长的问题。 1 1 2s o c 设计技术的挑战 s o c 设计虽然在过去的十几年中已经取得了长足的发展，但是它所面临的 挑战也是不容忽视的 1 1 1 4 1 。s o c 设计的主要挑战，一是系统级设计，这主要关 系到i p 核间的互连性；二是设计可重用的i p 核，这是s o c 设计面临的又一个 挑战。 i p 核的互连使用片上总线结构解决。典型的d 核互连结构见图1 1 。片上总 线可以提供i p 核间的互连，但这又导致了另外一个问题：各i p 公司使用的总线 结构各异，因此不同公司i p 核之间的互连非常困难。针对此情况，v si a ( v i r t u a l s o c k e t a s s o c i a t i o n ) 组织一直致力于建立一种通用的片上总线结构。下一节将继 续介绍。 图1 1 典型的片上网络 此外，s o c 的设计挑战还包括降低s o c 功率损耗、s o c 的功率预测和最优 化、信号完整性、混合信号设计等。上述的这些挑战是长期存在的，影响着当前 和未来s o c 的设计和制造能力。 1 2i p 核复用技术的产业现状 2 4 i p 内核复用技术可以有效地缩短i c 产品设计开发周期并降低成本。然而目 前我国整个i p 产业尚不成熟，缺乏行业规范和交流渠道限制了i p 产业的发展 5 】。 在国外，中小规模的i p 设计公司、i p 销售公司、对i p 进行评定和为i p 进 行诉讼调停的公司日益增多，i p 产业发展势头迅猛。我国也十分重视i p 产业的 2 第1 章绪论 发展。i p 产业正在从概念阶段向实用阶段过渡。但总的讲来，现在国内整个i p 产业尚不成熟，行业规范和交流渠道的缺乏限制了i p 产业的发展。此外，文档 编制的规范性、i p 验证和i p 评估等问题也有待解决。 ip 内核产业的三类主体 对i p 内核产业感兴趣的人可分为三类；通用p 供应商、通用i p 用户和专 属的i p 设计人员和用户。 通用i p 供应商是只对内核开发感兴趣并以此作为最终产品销售或附属产 品，这些公司并不关心如何将内核与整体产品设计进行接口。 通用口用户是开展大型设计项目的公司，他们希望通过利用来自外部的内 核加速产品的上市时间。d 用户致力于开发针对特定应用的产品，而对自己开 发内核没有兴趣，因为自己重复利用这些内核的机会很小。 最后，专属i p 设计人员和用户服务于那些针对特定市场进行大规模内部专 用产品设计的公司。这些公司的设计主要针对某个特定市场，因此他们的设计复 用的机会很多。虽然这些公司设计可复用的内部专用内核，他们也购买一些外部 开发的内核，作为内部开发产品的有益补充。 1 。2 。2 设计复用相关的组织 5 由于m 复用已成为芯片设计的一项重要内容，因此业界成立了不同的组织 以推动设计复用标准的发展。他们的目标是开发一套业界标准，促进口使用并 简化外部p 与内部设计之间的接口。下面将介绍那些致力于标准开发的组织及 其作用。 1 v s n 协会 1 9 9 6 年9 月虚拟接口联盟s i a ) 成立，该联盟的成立是为了推动多个来源 i p 内核之间的“混合搭配”而制订开放标准，从而加速s o c 开发。该联盟的会员 由业界各系统公司、半导体公司、i p 公司和e d a 公司组成。 v s i a 希望通过发布开放的接口标准创建一个环境，这样v c 就能以最少( 甚 至不需要) 的胶合逻辑电路轻松地满足“虚拟接口”需求，而且是基于功能和物理 层面的。v s i a 标准包括业界已有的标准、公开或专有的数据格式，目标是创建 可交付使用的内核标准格式，这样内核就完全独立于各个用户的独特设计流程。 第1 章绪论 2 o p e n m o r e s y n o p s y s 公司和m e n t o rg r a p h i c s 公司合作开展了著名的o p e n m o r e ( o p e n m e a s u r eo f r e u s ee x c e l l e n c e ) 计划，这是建立在两家公司共同发起的“复用方法指 南”( r m m ) 基础上的一项评估计划。o p e n m o r e 将p 内核设计定义为可视为完 整s o c 设计一部分的独立设计。此外，r m m 还定义软核为软宏( s o f t m a c r o ) 或以 集成r t l 代码形式交付的内核；而硬核则定义为硬宏或以g d s i i 文件形式交付 的内核。硬核可以是完整的设计、布局和布线。 当设计人员决定为他们的设计购买口内核时，i p 评估将成为设计流程的重 要环节。o p e n m o r e 方案有望通过为内核复用质量提供合理的评估模式而简化 i p 评估流程。m 开发人员在一个工作表中填写有关硬核和软核的规则描述和应 用指南，用户利用该过程得到的最后分数来评估内核设计方法。 大部分o p e n m o r e 用户是那些通常在使用公司内部开发的内核和第三方d 的公司。p 提供商也可采用o p e n m o r e 以使用户更方便地使用内核，从而减少 客户支持。 1 3 课题研究的意义 在s o c 设计越来越趋向复杂化的今天，研究p 复用技术对于业界具有重 要的现实意义。 s p i 总线是m o t o r o l a 公司推出的一种同步串行接口技术。它允许m c u 与 各种外围设备以串行方式进行通信和数据交换。它是一种同步的高速、全双工的 通信总线，并且只需要四根线，节约了芯片的管脚，同时为p c b 的布局上节省 空间。因为其简单易用的特性，现在越来越多的芯片集成了这种通信协议。因为 s p i 串行通讯总线具有结构简单、通讯速度快等显著优点，在嵌入式系统中应用 日趋广泛，例如基于s p i 总线的数据采集系统 6 】，基于s p i 接口的d s p 的f l a s h 扩展方案【7 】，以及利用s p i 总线连接d s p 和单片机 8 】等。 实现s p i 协议的i p 核已经成为业界的设计热点之一，但现有设计功能不够 完善。文献 9 】基于龙珠处理器m c 6 8 e z 2 3 2 8 的并行总线接口，设计了多路s p i m a s t e r 模块，没有实现s p is l a v e 功能；文献 1 0 基于w i s h b o n e 总线接口，同 4 第1 章绪论 样只设计了s p im a s t e r 模块。文献【1 1 】介绍一种基于a m b a 总线的s p i 协议口 核设计，但其重点说明i p 核设计的规范流程和方法，对于s p i 模块本身的特性 叙述不多。s p i 协议规定通讯需要在s p im a s t e r 和s p is l a v e 之间进行，并约定 了四种传输模式。为了给s o c 设计和f p g a 开发提供最大的灵活性，有必要设 计一种可配置为m a s t e r 或s l a v e 模式，可设置通信速率并能适用于不同传输模式 的s p i 模块。我们设计的基于a m b a 总线的s p i 协议p 核具备上述优点。选择 a m b a 总线作为接口的原因是它方便灵活，且完全免费，在基于a r m ，s p a r c 等处理器系统级芯片设计中已经成为s o c 的总线标准 1 2 】。 1 。4 本文的章节安排和主要内容 本文的主要内容是使用v e r i l o gh d l 语言，设计和实现了基于a m b a 总 线接口的s p ii p 核。进行了详细的模块划分和寄存器设置，并使用e d a 软件 对其进行了仿真验证和设计综合。各章的主要内容如下： 第一章概述了国内外s o c 设计产业和坤产业的发展状况，并由此引出了 项目研究的意义； 第二章概括介绍了本项目研究所涉及的技术背景：s o c 设计技术、口核和 i p 复用技术、以及口软核的设计流程。 第三章分析对比了几种片上总线，并详细介绍了a m b a 总线和s p i 协议。 为后文的设计内容做好了准备。 第四章叙述了基于a m b a 总线的s p ii p 核的设计过程，论述了详细的模块 划分和寄存器设置，以及各个模块的v e r i l o gh d l 实现的思路和重点细节。 第五章分析了i p 核的时序仿真结果，验证了设计的正确性。 5 第2 章技术背景 2 is o c 的设计方法 2 1 ：1s o c 的定义 第2 章技术背景 和传统的功能单一的单元电路i c 不同，s o c 将信号采集、处理和输出等功 能完整的集成在一起，成为一个专用的电子系统。般认为s o c 片上系统的定 义是：在单一芯片上集成了控制部件( 微处理器、存储器) 和执行部件( 如i o ，微型开 关等) ，能够自成体系、独立工作的芯片。 2 1 2s o c 的设计流程 在s o c 中，尤其是在面向特定应用领域的s o c 中，软硬件的结合是非常紧 密的，软件和硬件之间的功能划分和实现并没有固定的模式，随不同的应用变化。 因此一般来说，面向s o c 的设计过程是软硬件协同的。图2 1 给出了一个较为 普遍的面向s o c 软硬件协同设计流程。 系筑籀避 o ：“喇 l - * - ；_ ； 软硬份黪给： ，”t 一二二二= ：二二= 王：二：二：i 一f “ ：ll 愆僭体系鳞构练li 系缓功缝 横 豁簸谴、 | 匿酬毒霸 l 重蛩庄殖j 软镗窦瑷代弼 发锲秸渗陶 穰燃漩 图2 1s o c 软硬件协同设计流程 1 3 3 7 第2 章技术背景 2 2 ip 核和lp 复用技术 i p 核的含义是指具有知识产权( i n t e l l e c t u a lp r o p e r t y ) 的集成电路芯核，其集 合了一组拥有知识产权的电路模块，在设计时可用作为单元模块使用。 2 2 1 lp 内核的三种类型 i p 内核主要分为三种类型：软核、固核和硬核 1 4 。这种分类主要是依据不 同的产品交付方式和实现方法。 软核的设计完成度最低，通常以可综合的h d l 形式提供，具有较高的灵活性， 并且与具体的实现工艺无关。但难以预见时序、面积和功耗是其主要缺点。软核 以源代码的形式提供，因此其面对着严峻的知识产权保护问题。 硬核的设计完成度最高，以完成布局布线后的网表形式提供，可预见其时序、 面积和功耗。尽管硬核可移植性差，但其无须提供寄存器传输级( r t l ) 文件，易 于实现i p 保护。 固核是介于软核和硬核之间的设计形态。在完成软核设计的基础上，还进行 了门级电路综合和时序仿真等环节。一般固核以门级电路网表的形式提供。 2 2 2ip 复用技术 i p 复用技术是s o c 设计的最大挑战之一。当代电子产品的生命期正在不断缩 短，这就要求芯片的设计具有更快的速度。为了加快芯片设计过程，人们将已有 的i c 电路以模块的形式封装起来，在芯片设计中调用，从而达到简化设计流程、 缩短设计时间、提高设计效率的目的。 8 第2 章技术背景 2 3lp 软核的设计流程 2 3 1 ip 软核的设计过程 基于s o c 设计思想，i p 软核设计大多仍采用经典的自顶向下( t o p d o w n ) 的设计流程。其设计流程开始于规范制定、功能划分，结束于i p 软核的验证和封 装交付。下面简单列出主要步骤。 1 分析设计目标，为i p 核制定全面的设计规范( s p e c i f i c a t i o n ) ； 2 将设计目标分解，将i p 核分为各个子模块，各模块间的接口定义以及相互 关系都由设计规范给出； 3 用r t l 级代码对i p 核的各个子模块进行硬件建模实现，最后将各个子模块 集成，开发侧试平台( t e s tb e n c h ) ，并由e d a ( e l e c t r o n i cd e s i g na u t o m a t i o n ) 工具进 行功能验证； 4 在某一f p g a 平台下对顶层r t l 级代码进行综合，得到与工艺相关的网表 文件； 5 使用e d a 软件完成布局布线和时序验证，最后在该f p g a 平台下进行i p 软 核的上电验证： 6 封装i p 软核，可交付给用户进行设计复用。( 参见图2 2 ) 图2 2 自顶向下的软核设计过程 1 5 】 9 第2 章技术背景 自顶向下的设计过程是一种理想情况，它假定底层各模块均已可完成设计。 如果某一模块存在问题，或者影响到整体时序，那么设计过程就需要反复。因此 常混合使用自顶向下和自底向上的设计方法来实现i p 软核的设计。自底向上的方 法是在构建关键子模块时，将各个子模块设计实现时所暴露的具体问题反馈给整 体设计，再对整体设计进行修改 1 6 】。 无论i p 软核设计采用何种设计过程，最重要的是对i p 软核的设计进行总体思 考，在设计之前制定全面的设计规范。 2 3 ，2lp 核的设计原则 i p 核设计时应尽可能地提供可配置性，对r t l 代码做尽可能全面的仿真， 建立标准、规范的文档。为了使i p 核能够适应不同规范的i p 核互连标准，通常 的设计中将i p 核分为d 功能内核和i p 核接口两部分分别进行设计。通过给i p 功能内核配符合不同规范的接口模块，可以在不同场合的应用中保持高度的可 互连性和高速的数据交换。 2 4 本章小结 本章主要介绍了设计i p 核所用到的背景知识：s o c 的设计流程、i p 核和i p 复用的概念，以及i p 软核的设计流程和原则，为下文的设计作好准备。 1 0 第3 章片上总线及相关协议分析 第3 章片上总线及相关协议分析 3 1 片上总线综述 片上系统s o c 设计的关键问题之一就是采用片上总线。采取适当的片上总 线可以使核移植和复用变得容易设计，并且能充分利用外设和处理器，改进自动 验证，提高从公共设计平台创建产品的定制化的能力。设计片上总线的时候应该 注意以下三点： 尽可能简单。首先是采用简单的结构，可以节约逻辑单元；其次采用简单 的时序，能提高总线的速度；第三采用简单接口，可减少与ip 核连接的复杂度。 有较大的灵活性。片上系统应用广泛，对总线的速度、位宽、时序等等参 数，不同种类的应用要求各不相同，因此需要片上总线具有较大的灵活性。 尽可能降低功耗。在实际应用时，总线上各种信号应尽量保持不变，并且 可以考虑在闲置时置于低电平；此外尽量采用单向信号线，这样不但降低了功耗， 同时也简化了时序。 有两种方法可以实现片上总线，一是选用国际上公开通用的总线结构；二是 根据特定领域自主开发片上总线。 下面分析比较一下目前s o c 上使用较多的三种片上总线标准s i l i c o r e 的 w i s h t ；o d e 、i b m 的c o r e c o n n e c t 和a r m 的a m b a 。 3 2 三种常用片上总线介绍 3 2 1w i s h b o n e 总线 s i l i c o r e 公司最先提出w i s h b o n e 总线，现在由o p e n c o r e s 组织负责维护。由 于其开放性，结构简单、灵活，现在已经拥有不少用户群。w i s h b o n e 总线规范 是一种片上系统i p 核互连体系结构。它定义了一种i p 核之间公共的逻辑接口， 减轻系统组件集成的难度，能够提高系统组件的可重用性、可靠性和可移植性。 w i s h b o n e 总线规范可用于软核、固核和硬核，可以用多种开发工具和目标硬件 实现。 第3 章片上总线及相关协议分析 结构简单是w i s h b o n e 总线的一个优点。它仅定义了一条高速总线。在一个 复杂的系统中，可以采用两条w i s h b o n e 总线的多级总线结构：其一用于高性能 系统部分，其二用于低速外设部分，使用一个接口连接二者。w i s h b o n e 的一种 互连结构如图3 1 所示。 i p 核i p 核 主单元a主单元a jljl i l 燹义升天 r 1r i i p gm 核口核 l 从单元a从单元a从单元a l 图3 1 交叉开关总线方式 灵活性是w i s h b o n e 总线的另一个优点。并没有一种统一的间接方式来连接 多种多样的口核。w i s h b o n e 总线提供了四种不同的i p 核互连方式，来满足不 同系统的需要： 用于两i p 核直接互连的点到点( p o i n t - t o - p o i n t ) 方式； 用于多个串行i p 核之间的数据并发传输的数据流( d a t af l o w ) 方式； 用于多个i p 核共享的共享总线( s h a r e db u s ) 方式； 用于同时连接多个主从部件，提高系统吞吐量的交叉开关( c r o s s b a r s w i t c h ) ( 图3 1 ) 方式。 3 2 2c o r e c o n n e c t 总线 i b m 公司的c o r e c o n n e c t 总线在技术上可行性较强，它拥有完备的一整套 技术文档。c o r e c o n n e c t 具有三种基本类型的连接总线，即处理器内部总线 p l b ( p r o c e s s o rl o c a lb u s ) 、片上外围总线o p b ( o n c h i pp e r i p h e r a lb u s ) 和设备控 制总线d c r ( d e v i c ec o n t r o lr e g i s t e r ) 1 9 1 c o r e c o n n e c t 总线的逻辑结构如图3 2 所示，它定义了所有的系统构成部件以及它们是如何连接的。下面分别介绍p l b 和o p b 的主要技术特征。 1 2 第3 章片上总线及相关协议分析 a d d r d a m d r a m i ，o 图3 2c o r ec o n n e c t 总线逻辑 p l b 标准的目的是为总线传输的主要发出者和接受者之间提供高带宽、低延 迟的连接。主要特性如下： 高性能处理器内部总线； 交叠的读和写功能( 最快每周期两次传输) ； 可以分段传输： 3 2 或6 4 位数据总线： 3 2 位地址空间： 支持字节使能( 非对准和3 字节传输) ； 支持仲裁、r e q ，g n t 和l o c k ； 特殊d m a ( d i r e c t me m o r y a c c e s s ) 模式，如快速的从内存到内存； 地址和数据状态扼$ 1 ( a d d r e s s a nd da t a p h a s e t hr o t t l i n g ) ； 延迟计数器( 保证保持延迟到预想的程度) 。 o p b 标准的目的是连接具有不同的总线宽度及时序要求的外设和内存， 并做到尽量保持p l b 的性能。主要特征为： 片上外围总线： 多个主设备； 3 2 位地址空间； 读和写数据总线分开； 8 3 2 位数据总线； 支持重试模式( 如果主设备要求的从设备忙，主设备隔段时间再次请求) ： 支持突发( b u r s t ) 传输模式； 1 3 第3 章片上总线及相关协议分析 支持d m a ； 设备可以是内存映射( 支持d m a ) ； 检测总线超时功能( 在仲裁器中) ； c o r e c o n n e c t 是一套精心设计、构造完整、通用的解决方案，可以为类似于 工作站这样的高性能系统提供性能良好的连接，但是对于简单的嵌入式应用来说 可能有点过于复杂，许多特性无法用到，但其优点是可适用未来更庞大、更复杂 系统的连接。 3 2 3a m b a 总线 a m b a ( a d v a n c e dm i c r o c o n t r o l l e rb u sa r c h i t e c t u r e ) 总线规范是a r m 公司 设计开发的一种用于高性能嵌入式系统的总线标准【2 0 1 。它的优点是独立于处理器 和制造工艺技术，增强了各种应用中的外设和系统宏单元的可重用性。并且a m ba 总线规范是一个开放标准，可免费从a r m 获得。 目前，a m b a 总线被a r m 公司9 0 以上的合作伙伴所采用，在基于a r m 处理器内核的s o c 设计中，已经成为拥有广泛支持的现有互联标准之一。a m b a 总线规范2 0 1 2 l j 于1 9 9 9 年发布，该规范引入了先进的高性能总线( a h b ) 。为了 实现在任何工艺条件下均能实现接口和互连的最大带宽的目标，a h b 对接口和 互连均进行了定义。a h b 已经不仅仅是一种总线，而是一种带有接口模块的互 连体系。 a m b a 总线规范主要设计目的如下： 满足具有一个或多个c p u 或d s p 的嵌入式系统产品的快速开发要求； 确保可重用的多种i p 核可以成功地移植到不同的系统中，适合全定制、 标准单元和门阵列等技术，增加设计技术上的独立性； 为了增加处理器的独立性，促进系统模块化设计； 为了使片外的操作和测试通信更加有效，减少对底层硅的需求。 1 4 第3 章片上总线及相关协议分析 a m b a 总线是一个多总线系统，其定义了三种不同类型的可以组合使用的 总线：a h b ( a d v a n c e dh i g h p e r f o r m a n c eb u s ) 、a s b ( a d v a n c e ds y s t e mb u s ) 和 a p b ( a d v a n c e dp e r i p h e r a lb u s ) 。图3 3 示意了典型的基于a m b a 的s o c 核心 部分。其中，c p u 和存储器、d m a 控制等高速模块之间通过高性能系统总线 ( a h b 或a s b ) 连接。，而系统的大部分低速外部设备则连接在低带宽总线a p b 上。可以用一个桥接器( a h b i a s b - a p b b r i d g e ) 来连接a h b 和a p b 。 图3 3 基于a m b a 的主控制器口 a m b a 的a h b 是高性能系统的骨干总线，主要用于连接高性能和频率设备 之间的连接，如c p u 、d m a 设备、片上存储器和d s p 等。其主要特性如下： 支持多个总线主设备控制器； 单周期总线主设备控制权转换； 3 2 1 2 8 位数据总线宽度； 具有访问保护机制，以区分特权模式和非特权模式访问，指令和数据读 取等； 数据猝发传输最大为16 段； 地址空间为3 2 位； 支持字节、半字和字传输。 amba 的asb 同样适用于高性能的系统模块。在可以不选择ahb 的 高速特性的场合，可使用asb 作为系统总线。它支持处理器、片上存储器， 以及片外处理器接口与低功耗外部宏单元之间的连接。其主要特点与ahb 类 似，而主要的不同是它采用同一条双向数据总线来读数据和写数据。 amba 的a pb 拥有完善的低功耗特性，其主要作用是连接系统的低速外 部设备。它已经过优化，可以减少功耗和对外设接口的复杂度；它可连接在a h b 和a s b 两种系统总线上。其主要特征为： 低速、低功耗外部总线； 第3 章片上总线及相关协议分析 单个总线主设备控制器： 非常简单，加上c l o c k 和r e s e t ，总共只有4 个控制信号； 3 2 位地址空间； 最大32 位数据总线； 读数据总线与写数据总线分开。 a p b 总线上的信号主要包括：时钟信号p c l k ；地址线p a d d r ；写入使能 p w 列t e 和p e n a b l e ；片选信号p s e l ；写入数据信号p w d a t a 和读取数据信 号p r d a t a 。时钟的上升沿是所有传输信号的触发沿，主要包括写信号和读信号 的传输，如图3 4 所示。图中的读写数据的时序，第一个时钟周期为s e t u p 周 期，第二个周期为e n a b l e 周期。信号的传输在e n a b l e 周期中完成。 秘默 秘刚x 墩 p 诵暇聪慧 p 窜熟 湖磊龇 翔猃黼 双d d r p w r 腿 p s e l 引t 2稻1 4稻 1 n 厂17 ； 缀 幸特 i 琵 i 鞠搿 j i il i 辍 油t a1 殿 图3 4a p b 总线写入和读取数据时序图 2 8 】 上文介绍的三种总线中，w i s h b o n e 总线配置简单、灵活，有丰富的免费口 资源。c o r e c o n n e c t 总线构造完整、通用，功能强大，但是对于嵌入式应用来说 可能太复杂。a m b a 总线拥有众多第三方支持，已成为广泛支持的现有互连标 1 6 第3 章片上总线及相关协议分析 准之一。特别是应用于低速系统连接的a p b 总线，技术简单，功耗低，实用性 强，具有广阔的应用前景。因此在本项目的设计中，将a m b a 中的a p b 总线 作为了所设计s p i 核对外连接的接口。 3 3s pl 协议 s p i ( s e r i a lp e r i p h e r a li n t e r f a c e - - - 一串行外设接口) 总线是m o t o r o l a 公司推出 的一种同步串行接口技术。它允许m c u 与各种外围设备之间以串行方式进行通 信和数据交换。它是一种同步的高速、全双工的数据通信总线。它只使用四根信 号线，节约了芯片的管脚，为p c b 的布局上节省空间。因为s p i 总线具有简单 易用的特性，现在越来越多的芯片内部集成了这种通信协议。 3 3 ，ls p i 信号线 s p i 是一种同步传输接口，具有同步时钟信号、数据输入信号和数据输出信 号。另外每个从芯片还需要个片选信号，主器件通过片选信号选择与其通信的 从器件。s p i 总线由1 根片选线、1 个时钟信号线和两条数据线共四根线所组成， 如表3 1 所示。 信号名描述 s c k ( s e r i a lc l o c k ) 串行时钟线，由s p i 主模块产生，在主从交 换数据时使用，确保数据交换的同步性 m o s i ( m a s t e ro u ts l a v ei n ) 主机输出从机输入线，串行数据传输 m i s o ( m a s t e ri ns l a v eo u t ) 主机输入从机输出线，串行数据传输 s s ( s l a v es e l e c t ) 从机选择线，由主机发送至从机，当输入时 表示该从机被选中，与主机进行通信，否则 未选中，与主机进行通信 3 3 2s p i 的主从模式 表3 1s p i 外围端口表 s p i 有主模式和从模式两种工作模式i 乃j 。工作在主模式的是主器件，工作在 从模式的是从器件。主器件负责对数据传输进行初始化。同步时钟信号s c k 由 主器件产生，每位数据的发送接收需要1 个时钟周期。主器件通过对数据寄 存器的写操作可以开始数据传输。如果移位寄存器为空，待发送的数据会立即写 入移位寄存器，然后8 位发送数据在串行时钟的控制下通过m o s i 引脚依次送出， 同时从机发送过来的数据通过m i s o 引脚依次进入主机。 1 7 第3 章片上总线及相关协议分析 从器件片选信号s s 由主器件输出，在低电平有效，此时主器件和从器件开 始通信；当s s 信号处在高电平时，说明片选信号无效，系统空闲。如果在数据 传输的中途s s 信号由低变高，系统会中止数据传输。 3 3 3s p i 系统构成 个典型的s p i 系统包括1 个主器件和1 个或几个从器件，在本文设计采用 的是片上总线a p b 接口和上层的c p u 通信，如图3 5 所示。 图3 5 典型s p i 系统( s o c ) 结构 s o cc p u 通过s p i 接口模块与外围器件相连。当该s o c 以主机模式运行时， 可以通过片选信号选择一个从