（微电子学与固体电子学专业论文）多路并行高速数据采集系统的设计.pdf

摘要 随着微电子与计算机技术的发展，对数据采集系统的采样速率和精度提出了越来越 高的要求。受限于a d c 高速与高精度不能同时进步的自身因素，减慢了高速数据采集 技术的发展速度。本文在数据采集技术的基础之上，提出了一种结合s o p c ( 可编程片 上系统) 技术的多片a d c 并接的方法来提高系统的采样速率。 首先，本文对数据采集技术和基于n i o s i i 软核的s o p c 开发技术进行阐述。其次， 通过对多通道并行采样技术理论的分析之后，采用两片带有对增益和偏置误差自校准 功能的a d c 实现并行时间交替采样的有效方案，完成系统硬件和软件设计及信号完整 性的分析。最后，通过对多路采集系统中的时间误差进行了实际的测试与校准，测试 结果表明所设计的并行采集方案是可行的。系统可以实现的采样速率为1 g s p s ，有效位 数为1 0 2 9 位。 关键词：s o p c 时间误差并行采集信号完整性 a b s t r a c t w i t ht h ed e v e l o p m e n to fm i c r o e l e c t r o n i c sa n dc o m p u t e rt e c h n o l o g y , t h er e q u i r e m e n t s f o rt h e s a m p l i n gr a t e a n da c c u r a c yo fd a t a a c q u i s i t i o na r ei n c r e a s i n g h o w e v e r , t h e h i g h - s p e e dd a t aa c q u i s i t i o ni sl i m i t e db yt h ec o n t r a d i c t i o nb e t w e e nh i g hs p e e da n dh i g h a c c u r a c yo ft h ea d c b a s e do nd a t aa c q u i s i t i o nt e c h n i q u e ，t h i sp a p e rp r o p o s e dam e t h o d c o m b i n e dw i t hm u l t i - c h i pa d ca n ds o p c ( s y s t e mo np r o g r a m m a b l ec h i p ) t e c h n i q u et o i m p r o v es y s t e ms a m p l i n gr a t e t h i sp a p e rd e s 嘶b e dt h ed a t ac o l l e c t i o n t e c h n i q u e sb a s e do nt h es o p co ft h en i o s l i s o f t - c o r e c o n s i d e r i n gt h et h e o r yo fm u l t i p a r a l l e ls a m p l i n gt e c h n i q u ea n a l y s i s a ne f f e c t i v e p r o g r a mw a sp r o p o s e dt od e s i g nh a r d w a r ea n ds o f t w a r ea n dt oa n a l y s es i g n a li n t e g r i t y , u s i n g t w oa d cw i t ha u t o m a t i cc o r r e c t i o nf o ro f f s e ta n dg a i nt oa c h i e v ep a r a l l e lt i m e i n t e r l e a v e s a m p l i n g f i n a l l y , t e s t sa n dc a l i b r a t i o n so ft l l et i m ee r r o r sw e r ed o n ei nm u l t i c h a i 】皿e 1 a c q u i s i t i o ns y s t e m s t h er e s u l t ss h o w e dt h ef e a s i b i l i t yo fp a r a l l e la c q u i s i t i o ns c h e m e s a m p l i n gr a t eo f 1g s p sw i t he f f e c t i v en u m b e r s b e i n g10 2 9b i tw a sa c h i e v e di nt h i ss y s t e m k e yw o r d ：s o p ct i m ee r r o r s p a r a l l e la c q u i s i t i o n s i g n a li n t e g r i t y i l 1 1 引言 第一章绪论 当今电子技术的发展已经日趋完善，数据采集的发展区域也相应变的越来越宽泛， 而这对其采集的速率要求就提出了更高的指标性能，尤其在所测量量瞬间变化的场合， 仅凭由单片机和单片a d c 所构成系统的采集速度已远不能达到要求，其采集速度慢， 在高速领域已经日渐消退，取而代之的是基于多通道的一种高速采集技术，这种技术 的发展正在日序渐进，其作用的影响越来越显现出来。 所谓数据的采样n 1 ，又称数据获取，即是指利用传感器等设备将模拟量或其它微弱 信号采集出来，利用相应采集系统将其取出，进而送到电脑进行数据分析和数据处理的 过程。更是结合了计算机和专门用于测试平台中的用来测量的软件和硬件产品的思想， 达到了灵活性强、用户可自行配置的采集测量系统。数据采集系统发展至今，已经将 采集目标、传感器、信号整合、数据获取设备和应用软件融合于一个整体。数据采集旧。 的目的就是测量模拟电压、温度、声音等物理量。在互联网行业快速发展的今天，数 据采集技术目前已被比较广泛的应用在了互联网和分布式数据采集领域范围内，数据 采集的领域范畴发生了过去不能比拟的改变。首先，纵观国内外此行业领域的发展， 具备智能化的高速数据采集系统在分布式数据控制中都已经换来了长远的发展。其次， 随着带有总线兼容型的数据采集口3 的插件的个数日复一日地增多，数据采样系统与个人 电脑相兼容的数量也在不断地增加。目前全世界各种样式的数据采集样机都已经先后 问世，这必将数据采集技术的发展带入一个全新的时代。 数据采集系统可有如图1 1 所示的这种结构，其模块类型如图中方框中所示。 图1 1 较完整的数据采集系统 1 2 数据采集的发展动态及前景 在测量领域中，最为重要的一个环节就是数据的采集，而a d c 又是此环节中最重要 的组成部分。随着微电子技术、大规模集成电路等技术的迅速进步，以及全球高新技 术领域数字化步伐不断加快，a d 转换器有了更远更深层的提高，涌现出来了很多新影 的结构和材质的高性能的模数转换器。从模数转换器的出现到今日发展的方向来看， 其正逐步走入速度高、功耗小的方向。 模数转换器的分辨率越高( 位数越多) ，转换时间也相应增加，但转换速度会降下来。 可见这两个评价器件性能的指标总是互相限制的。为迎合高新技术产业的现实要求， a d c 要将速度快和精度高的指标一同并进发展，但同时还要考虑如功耗、内部嵌入处理 器、随带性等因素，因此这种压力就会推动a d c 的发展，进而产生诸多新的内部结构， 引起内部结构变革的浪潮。在单一电源、微功耗情况下日序渐进的模数转换器，不但 要兼顾其自身的电路组建和工艺制造过程，同时还需考虑外部的适配电路等因素。例 如，美信公司生产的m a x 4 1 9 4 4 1 9 7 系列的a d c ，为解决在单电压供电的系统中，存在 输入与输出的动态特性变化问题而生产的。在供电电压和供电电流均比较小时，为获 得噪声和温漂波动较小的电压源，制造出离子注入特性的场效应管( x f e t ) 基准电压源； 这些技术的出现和改进大大促进了高速和高分辨率a d c 的发展和进步。 高速模数转换器的界限是吞吐率不小于1 m s p s 的，与传统的模数转换器相比具有如 下几个特性：1 ) 供电电压比较低，且为单电源，一般现为3 v ，在众多以通信为主的行 业里，多数采用的是带有调制功能的转换器。2 ) 集成度很高。目前很多高速的a d c 都 将以前外部的电路( s h 等) 定做在一块芯片上，系统的可靠性能更高。3 ) 低功耗、低价 格。目前广泛使用的是全并型结构的a d c ，由于这种结构需要多个比较器和电阻，因而 多数使用的都是半闪烁或分级型结构的。采用此结构不仅克服了伴随出现的新技术指 标，而且实现了高速度的目的。 位数不小于1 6 b i t 的a d c 多数都是分辨率较高的，以前积分类型的模数转换器被 广泛采用。伴随大规模集成电路生产技术的陆续改进，近阶段已经生产出了一a a d c ， 虽然其分辨能力和线性度都很好，但其有力的优势只能在低速、分辨能力高的场合才 能广泛被采用。它具有三个比较清晰的优点：一是模拟电路单元比较少，这是由于采 用一位编码技术：二是a d c 前端抗混滤波器设计比较简单适用，设计上没有太大的难 度。三是很大程度上加大了a d c 的信噪比。 由以上的叙述可以看出当今a d c 的主要性能表现的都是高速低精度和低速高精度 两种特性。为此可以看出用单片a d c 很难兼顾这两项指标。这两项指标的矛盾依然存 在，但不至最坏，依然有技术水平比较高的a d c 被不断制造出来，就单一应用来讲， 多数都还是满足的，表一举列出了当今全球技术水平比较领先的a d c 型号，如表1 - 1 所示的几种转换器列表： 2 表1 1 ：几种先进的模数转换器 综上所述，虽然单片模数转换器可以实现高速数据的采集但是价格昂贵，对于工程 实现上来说成本是很重要的一个设计约束，必须予以考虑，从而节约设计成本，从长 远角度来看，在同样采集精度的前提下，要得到更高的采集速度就急需设计一种较优 化的采集系统。当前广泛应用的一个方案就是将多片速度略低的模数转换器通过交替 时间控制的方案来完成较高速度的采集h 1 。最后通过微处理器进行数据的整合与处理来 达到设计要求，即实现了在采集精度满足要求的前提下，做到了高速数据采集的目的。 上述采集方略的实现就将模数转换器自身因素可在一定程度上忽略了许多，为系统的 后续扩展带来了很大方便且系统扩展性较强。 1 3nio si l 嵌入式软核s o p c 系统简介 s o p c ( 片上可编程系统) 的真正思想是指将一个具有定功能电子电路系统嵌入到一 片f p g a 中完成某些特定应用场合的技术。目前s o p c 系统的集成度已经达到很高的水 平，几十万门甚至更高的上千万门都已经成熟的得到了广泛的发展。这种技术最先由 美国a l t e r a 公司完成相关技术理论与应用的，在完成此技术的统一时期，也完成相应 开发软件的设计，如q u a r t u s i i l l 0 等软件的编制，都是s o p c 技术进步的一大标志， 此软件内部配置了诸多s o p c 技术开发相关的功能软件，如s o p c b u i i d e r 软件，功能强 大，等等相关软件的出炉都可以实现由简单到复杂的s o c 设计项目的开发。 1 3 1 嵌入式软核n i o s i i 系统 此软核系统的定义在一定程度上来说还是比较很广泛的，可以理解为将若干个嵌入 式软核、片上存储部分、i 0 接口、及外部其它存储模块联系在一起的一种灵活可变的 系统。这种系统的优越性不仅体现在运行速度上，还会很明显的体现在数据的处理能 力上，最大的发展之处就在于可以实现用户想要的任何配置，只需做内部软件的编制 与编码，无需添加额外的硬件电路就可完成想要的功能。这种特点就决定了可以将绝 大多数器件的功能都在这一个功能强大的芯片上实现完成，且操作较以前相比更加容 易，产品开发针对的目标变的相对明了，下图是以往嵌入式n i o s l l 系统开发的组件图， 如图1 2 所示。 图1 2n i o s i i 嵌入式系统的一种典型结构 图1 2 中给出了直观的n i o s l i 软核可以实现的片上功能，以及相关控制功能模块 都可以很好的兼容至此软核系统。各个模块可以直接的看到，在此不再多述。 此系统有下面三个特性： ( 1 ) 指令可以实现定制 指令定制对于系统而言，无疑增加了系统的可靠性与层次性，其运作可以进行参数 化的配置，以参数定制的形式完成。这个定制指令同别的n i o s i i 指令都是有相似之处 的，都可将数据存进想存储的存储器里。那么在软件的方向可以得出这样的说法，这 种定制都是由用户的p c 机可以产生的汇编的宏函数或者是我们较为常用c 语言的函 数，设计人员在做设计时无需要了解其内部汇编的语法结构。 ( 2 ) 外设配置和地址映射比较灵活 其外设配置的灵活多样性是与传统的微处理器最大不一样的地方。因此软核最基础 的特性，每个开发者都能给自己设计一个想要的n i o s l i 嵌入式系统，用户只需对设计 中要用到的外设结构完成正确的定制就可以了。当设计开发的辅助软件对部分存储器 和有关的外设进行某些操作时，地址的分配和这两者是无关的，之间没有联系。所以 这二者的灵活性并不能影响到对所需应用程序进行的开发。 ( 3 ) 系统可自动完成创建过程 s o p cb u i l d e r 软件可以通过自身所内嵌的工具将n i o s l i 的配置过程无需人为去操 作就可以完成创建，能够主动完成用来进行编程的硬件。其自身的g u i 能辅助硬件设 计者完成相应嵌入式软核的配置过程，自然也可以实现不同种类的用于外设连接的接 口，其创建的过程无需开发者对原理图等硬件描述语言的代码开发的编写。那么于此 同时，将开发者的设计导入其中依然是可以实现的。其中相应软件的应用与相关的调 试都是可以正常进行的。 1 3 2n i o s l i 嵌入式软核s o p c 系统开发概述 这种系统的开发过程包括硬件开发和软件开发畸1 。下面分别介绍。 ( 1 ) 硬件开发概述 4 s o p cb u i l d e r 软件其实质为硬件设计工具，为了操作的一体化，它已经被a l t e r a 公司嵌入到了功能强大的q u a r t u s i i 中，在这样的两个功能高度集中的软件帮助下， 开发者就能用最短的周期完成相应硬件设计目标的实现。这对于一个开发团队而言， 开发周期无疑是最宝贵的，能最先占领市场的团队才是最能得到收益的。 此软件的设计界面是很直观的，更能让设计者完成相关有目的性的设计要求。当然 在进行一定功能的系统设计时，相关的硬件和能自动生成的软件都是用比较典型的分 层式的分布最终完成相应的管理。 ( 2 ) 软件开发概述 对于系统软件的开发和设计主要都是通过n i o s l ii d e 完成的，这种软件可以完成 如下目标的通信：能够利用j t a g 程序下载器完成相关设计程序的烧入和调试过程；可 以在相关指令集或其它仿真器里进行系统仿真操作和系统调试操作；还可以通过 m o d e l s i m p e 进行对所设计系统仿真以及调试的一些操作。 如图1 3 所示，为n i o s l l 系统开发的一般流程图。 h i m l l1 1 a p i 图1 3n i o s l i 系统开发流程框图 1 4 作者的主要工作及内容布置 本文主要工作是采用两片采样速率为5 0 0 m h z 的a d ci s l a l l 2 p 5 0 并接采样，实现 了基于s o p c ( 可编程片上系统) 技术的采样速率为1 g s p s 的高速并行采集系统，其采集 精度为1 0 2 9 b i t 。 内容布置如下： 第一章为绪论部分，介绍了数据采集的应用场合，发展动态以及设计中所使用的开 发系统s o p c 系统的相关知识。 第二章为并行采集系统的基本技术理论，主要阐述了数据采集中涉及到的一些基本 技术和实现本设计的一些理论结构，确定通道失配时间误差的测量和校准方法，得出 仅需采用时间误差重构的技术理论来完成时间误差测量，并从理论上提到了一些关于 高速p c b 板设计中需考虑的因素。 第三章为系统硬件设计，制定系统硬件架构和对高速信号完整性进行设计，设计所 需芯片的选型与外围电路的设计，并设计n i o s l i 系统的接口电路。 第四章为系统软件设计，主要是对系统运行进行设计，通过m a t l a b 7 。0 完成误差测 量校准的仿真，最后配置了用于时间误差校正的标准型n i o s i i 软核架构体系模块，并 给出了最终配置的软件界面图示。 第五章为本设计的结果和分析，主要是性能测试及通道误差对系统性能的测试波形 图。 6 第二章并行高速数据采集系统的基本技术理论 在诸多测量领域，最为关键的一部分就是数据采集系统。为此，常规数据采集的基 本理论正是实现高速数据采集的基础，进而可以知道并行采样技术正是实现高速数据 采集的阶梯，并行采样是一种形之而有效的高速采集方案。本章节对并行高速数据采 集系统实现中所须的相关技术进行讨论。主要包括模数转换原理、香农抽样定理、数 据的并行采集理论、高速数据采集p c b 电磁兼容技术四部分内容。 2 1 模数转换过程 将时间和幅值上都连续的模拟量，转换为相应离散的数字量的过程，我们叫做由模 拟到数字的转换，这正是a d c 在这其中的重要作用，它的转换环节包括采样、保持、 量化、编码，下面分别加以介绍。 2 1 1 采样与保持 可将模拟输入量转换为在时间上离散的模拟量的电路就是采样电路。采样过程示意 图如图2 1 ( a ) 、( b ) 所示。 譬l ( t ) v o ( t ) ( a )( b ) 图2 1 取样过程 在图2 1 ( a ) 中，传输门t g 由取样信号p ( t ) 控制，在p ( t ) 信号处于高电平期间， t g 状态为导通，有传输门原理，输出和输入信号是相等的，即v 0 ( t ) = v 。( t ) ，而在p ( t ) 为低电平期间里，传输门t g 处在关闭状态，此时的输出信号表达式v o ( t ) 。电路工作 示意波形如图2 1 ( b ) 所示那样。从此图中能够知道，被抽样信号p ( t ) 的频率越是高的， 此信号在经低通滤波器之后就越能完整的恢复输入端的信号量，显而易见，这种抽样 频率技术就是由香农采样定理的理论来完成确定的。 将采样所得来的模拟信号转换成数字信号时，转换都是需要一小段时问的，而这段 时间一般都是很短的，都达到数十微秒甚至数十纳秒的数量级。同时还要考虑之后量 化和编码的电路存在，也就是需要为之提供一个相对比较稳定的数据值，所以就要求 取样电路在数据输出时，这个输出还要维持一小段时刻。多数情况下，a d 中取样和保 持操作这两个进程是并行进展的。取样保持部分如下图2 2 。取样保持可以由信号输入 端放大器a 。、信号输出端放大器a 。、抽样保持电容c 和开关电路等组成。电路中两个 放大器的电压放大倍数满足a 。木a ，：= 1 成立，同时放大器a 。的输入阻抗要高，是为了降 低对输入信号源的干扰；放大器a ：要用低输出阻抗和高输入阻抗特性的芯片来实现电 路，只有这样电容c 上的存储电荷蔡不易泄露，并且电路带负载能力也会很高，也为 后续匹配的电路带来方便。 在波形第一段时间里，选择开关s 为关闭状态，此时为采样时间，电容c 开始充电， 由于a 。木a ，：= 1 可知v 。( t ) = v 。( t ) ；下段时间为电路对信号的保持时间，s 已经处于断开， 倘若a 。输入阻抗较大，并且s 是理想状态下的开关，在这种情况下就可以认为电容c 几乎是没放电回路的，这就达到了电压保持的目的。 c 0t lt 2t 3t 4【5t e t ( b ) 图2 2 模拟信号采样电路和信号的保持波形图 ( a ) 原理图( b ) 波形图 2 1 2 量化与编码 数字量在数值上是离散的，任何数字量仅能是某个在数量上具备最小单位的数的 整数倍数。要实现模数转换，还要相应的将采样与保持电路的输出数据也满足前面的 关系倍数。量化定义的内容就是指：将在数值上具备连续性的模拟信号量转换为在数 值上具备离散性的数字量的转换过程。相应的量化单位我们用表示，它在数量上依 然要满足前述的关系倍数。并且它的含义表示为数字信号的最低的那个位上数值为1 时与之相对应的在数值上连续的模拟信号量，即1l s b 。通常被采样单位电压在数值上 是连续的，它的数值并不都能被整除，所以在进行量化的这段期间，不可避免的存 在误差，这种误差我们叫做量化误差，用e 表示。e 是原理误差的范畴，是无法消除 的。模数转换器的分辨率越高，其与1 l s b 所相应的值越小，e 绝对值相应的也会 变的越小。 对量化方法种类，主要按照舍尾取整和四舍五入这两种方法来划分。第一种量化方 法是指：若a d c 输入端模拟电压的值矿；介于相邻两个量化值范围内时，即 ( m 1 ) y ， m a 时，取v i 此时量化所得的值为( 研一1 ) 。四舍五入量化方法即指：当y ， 的尾数值小于时，舍去尾数上的数值得整数数值；而当v ，的尾数上数值大于等于 时，则量化所得单位在原数 直上j n - - a 即可；前者方法最大量化误差l g i = l 三船，而后 者的量化方法k i = 1 l s b 2 ，由于后者量化误差较小，所以大多数模数转换器都采用了 后一个量化方法。 2 2 香农抽样定理 2 2 1 香农抽样定理 抽样阶段要满足的规则就可以笼统的叫做香农定理。也叫做取样定理。得名缘由是 因克劳得香农和h a r r yn y q u i s t ( 奈奎斯特) 等人对这个定理都做出了不可小视的贡 献。它表达的意思是信号采样频率和被采样信号频谱之间的限制关系，并且也能做为 连续信号离散化过程的一个标准的依据。这一定理的基本表述为：在进行a d 转换时， 为了不失真的恢复模拟信号，设采样频率为厂所要输入的模拟信号频谱中的最高 频率为厂。则一定要满足f 2 厂关系式成立，在这个关系式成立的前提下，经过采 ，岱 样过程完成以后的数字信号量就能够完的保留原始数据的信号信息，在一般性实际应 用场合中保证采样频率为信号最高频率的5 1 0 倍左右就可以了。这说明了信号重构 的条件，当采样的频率不低于信号带宽的一倍时，这个原来的信号就能实现重构。 为此我们可以看到，模拟信号在数字系统中传输要先进行模数转换，而模数转换就 要涉及抽样的方式和方法，以及经过数字信道传输后能够经数模转换重构原始信号。 这一系列过程的实现基本理论基础就是著名的香农抽样定理，足以见得香农抽样定理 使人们在信息革命过程中理论联系实践的结晶。 2 2 2 采样简介 在信号处理过程中，这个定理主要分为下面的过程：第一个过程为采样，前面已经 提出过其定义；第二是对其重新构建，这是一个将在数值上离散的信号还原成为在数 值上为连续信号的过程。抽样方式分为时域抽样和频域抽样两种。 采样过程其实用一个固定时间单位的间隔来工作的，通过这样一个固定的时间单位 进行信号的采样，我们将这个间隔先用t 来表示。在实际中，如果所采样信号量与时 间成一定的关系，一般情况下，采样信号量的采样时间间隔都是很短的，通常的数量 级都是在毫秒、微秒级的。那么这一过程阶段产生的数字量正是我们常说的样本。它 表示的是原信号，每次抽样都会有相关联的预定时间断点，因此厂= 击也是我们所熟 9 知的采样频率，单位：样本秒，即我们所熟知的名词赫兹( h z ) 。对采样信号量进行重 新构建就是对采样样本实行插值的过程，即在数值上离散化的样本p h 中，用相应数 学方法导出连续信号量g “) 。 由香农抽样定理可以得出如下的结论： a 如果某采样信号最大抽样频率为7 r ，香农抽样定理表述出了能完整重新构建信 号的最小抽样频率。这被叫做临界频率，也叫做n y q u i s t 频率，一般用厂。表示。 b 相反情况下，若有采样频率，香农抽样定理同样也表述出能完整重新构建信号所 能承受的最大信号频率。 以上两种情况都说明，要进行抽样的信号一定是带限的，也就是说信号中大于某个 已给出的频率成分的值一定为零，或者数值在零附近的情况，这种情况下，进行重新 构建信号量时，有影响作用的频率成分就可以不予考虑了。第一种情况下，若以给出 其频率成分，如声音这种模拟信号，声音这种模拟信号被人所发出时，超过5 k h z 的频 率成分是少之又少的，由此看来，用一个频率为1 0 k h z 的来抽样这类信号是完全可行 的。在第二种情况，我们是假定信号中频率大于抽样频率二分之一倍频率成分就不考 虑了，这通常是用一个低通性能较好的滤波器来解决就可以完成了。 1 ) 混叠的产生 x ( f ) 厂， l 八厂l 1 厂、厂、 图2 3 抽样信号频谱实例图 上图是一个抽样信号的频谱实例图，仅以此为例稍带说明。若上述的抽样条件无法 满足，抽样后信号频率区域范围就会重叠一部分，也就是说不低于抽样频率二分之一 的频率部分能重新构建成不大于抽样频率二分之一的信号。更直观的讲，上图中的曲 线将会有一部分发生交叠，此时产生重叠所造成的失真就叫做混叠，相对原信号而言， 混叠替身就由此产生了，就是被再一次构造出来的信号。正是由于其相应的样本值没 有变化。由此就可得出这样的结论：若某弦波输入信号频率为抽样频率的二分之一， 这时就能混叠出一个与之具有一样频率的信号，然而这个后来信号的相位以及振幅都 已经发生变化了。混叠可由如下所述的方法得到解决： a 增加系统的抽样频率，此抽样频率的值要大于2 倍的最大输入信号的频率值； b 可以用带有低通性能的滤波器，还可以增加其参数的办法；此时的滤波器有抗混 叠的能力，这就是抗混叠滤波器的来由。 不至最坏，抗混叠滤波器依然对这些能量有限制的可能，最终达到可不予考虑的情 况。 1 0 2 3 数据的并行采集理论 2 3 1 并行性 对于并行采集技术而言，为更明确并行采集的内容势必先要了解下并行性采集的内 容，所谓并行性是指：就是在说明同时性，能同一个时间段里完成若干个任务的操作， 这就体现了一种并行性的概念，并行性的概念并没有准确的表述，但可以粗略的包括 同时性与并发性这两个基本的含义。这两个含义更有利于我们去理解并行这个相对难 懂的概念。 在给出了并行性概念之后，首先需要我们知道的是如何实现并行采集，以往人们知 道最多的当属现今比较普及的p c 机上数据处理，而本文要使用的硬件器件当属现行比 较火的f p g a ( f i e l d - - p r o g r a m m a b l eg a t ea r r a y ) ，即现场可编程门阵列。而f p g a 还具 备一个很重要的特点就是可以实现并行高速处理。为此，并行采集可以得到真正实现。 并行交替采集中最需要我们考虑的就是这个系统工作时的采样率，这一采样速率的实 现还要依赖于前端数据采集的核心芯片模数转换器的工作频率。一种相对直接的高速 采集系统可以设计成用一片高速a d c 来实现数据的高速采集，这种做法固然可以实现， 但对于批量生产而言，由于高速a d c 的价格很贵，并且高速a d c 的分辨率并不是很高， 而这恰恰是矛盾的。对于高精度高速度的并行采集系统而言，就需要一种节之而有效 的办法，目前比较流行一种办法就是将若干片速度稍低的a d c 相拼接来增加采样率。 这种做法的好处是很多的，速率不是很高的转换器其分辨率能实现的水平偏高，进而 我们就做到了将采样速率和系统要实现的精度共同达到我们所要求的目标了。 2 3 2 并行性时间采样 接下来介绍实现上述并行高速采样的方式，基于多个a d c 并接的采样方式主要分为 传输延迟线布线和具有并行性时间轮流( 交替) 采样两种方式。在采集通道比较多时， 对输入端的输入信号做非常精确的延时存在很大困难。目前基于多个a d c 并接的采样 技术主要是采用具有并行性时间轮流采样的方式，这种方法主要是用片采样速率为 厂的a d c 并行采样，实现理论上系统采集速率为彤的高速采样系统，再通过时钟管理 芯片实现一定角度的相移来控制a d c 时钟信号，即相移是相邻采集通路间的时间间隔， 即延迟2 万( _ 1 形个相角，为此提高了系统的采样速率，使其达到可采样速率，最后再 对数据进行处理，达到我们所需的设计目标。下面是一多路a d c 并接的结构图，如图 2 4 所示 图2 4 多片a d c 并接结构 本系统采用两片a d ci s l a i1 2 p 5 0 实现理论上1 g s p s 的采样速率，其交替采样示意 图如图2 5 所示。 图2 5 两片a di s l a l1 2 p 5 0 交替采样示意图 a d i s l a l l 2 p 5 0 的采样速率为5 0 0 m s p s ，当系统要实现采样速率为i g s p s 时，由前述 计算方法，只需将第二个通道的a d 采样时钟相对于第一个通道的模数转换器做个相对 延迟，这个延迟由前面计算可得为万个相角，即延迟1 8 0 度，经过这样的延迟之后， 我们能够得到系统的采集速率就是1 g s p s 了。 并行采样通道失配：在多个a d c 并接实现的高速采样的系统中，会有三种最为常见 的误差，主要是时间误差、增益误差和偏置误差。由于a d c 在制造过程中工艺上的差 别，致使a d c 不能完完全全的一致，并且在所设计的p c b 板上a d c 器件输入通道之间 的间距也不能完全一样等因素，才产生上述三种误差。目前已由诸多文献1 2 3 提到了这 三种误差的测量和校正的相关算法。 由于上述误差的存在，将会严重影响a d c 的工作性能。本系统所采用的a d c 具有增 益和偏置误差自动校准功能，对这两种误差的校准分析在此不再多述。这里只给出时 间误差产生的示意图，如图2 6 所示。 。蚓阳厂 | 厂 实际时序甜一扩 l ；i 图2 6 通道时间误差示意图 1 2 一 嗍 恍 耋| 一 黜 数 2 3 3 多路a d 交替采样的非均匀采样信号的模型及其数字谱结构 下面仅对并行采样系统中的时间误差进行初步分析，目前比较广泛采用的一种方法 是内插重构算法。文献。妇建立了一种利用多片a d c 并行采样时间非均匀的模型，下面对 这种算法做个初步的分析，设f i t ) 为一模拟信号，信号f i r t ) 按下述方式采样，即相邻采样 点之间不必要均匀，但每一个采样点与其后第m 个采样点之间的间隔是相等的；总采 样周期为m t ，如图2 7 所示。 聊 吲 图2 7 多路a d 交替采样的非均匀采样信号 设f s ( t ) = f ( t n ) 是按照图2 1 0 所示的采样方式获得的序列，即 f 。( f ) = 巾声( 卜f 。) ( 2 1 ) 且设厂o ) 模拟频谱为f 4 ( ) ，a 为模拟信号的频谱，频带带宽为( 一砑1 ，+ 寺) ，也即带限， t 为采样周期，其采样时刻f 。= n t a 。，a 。为t 。时刻的抽样时间偏差，由图2 7 可知， 。是以m 为周期的序列，所以我们可以将n = k m + m ，k ，m 均为正数，可以得到 f 。2 ( k m + m ) t a k m + m = k m t + m t 一厂， ( 2 2 ) 上式中7 = 够，叫做不均匀度量，通常，对于在时间上连续的信号量采样可 以看做是采样序列p ( r ) 与连续信号f ( t ) 做乘法得到的，即有下式 f ，( f ) = ( f ) p ( f ) ( 2 3 ) 假如p o ) 是具有周期性的序列，那么它的傅氏展开就可以表示为： p ( w ) ：2 n - c ，( w - w ，) ( 2 4 ) 在上述式中，w ，= 鲁，相应的t ，为采样脉冲信号的周期，然而 c 。= 軎f p ( f ) e - j w ；d t ( 2 5 ) 现在我们构造一个周期为t ，；m t 的采样脉冲序列，假设这个信号中两两邻近脉冲 的时间间隔差值会存在不相同的情况，则有 去= 病m 荟- i 叫矾2 x m z , ec 一2 面。枷加一 因而我们可以进一步得出这一关系式： p ( w ) = 而2 , 2 t 童+ o 。色m - i 万 w 一玎斋 p 静-p ( w ) 2 而童色万1 w 一玎盖p 叫希- 由频域卷积定理就能得出抽样信号的傅里叶级数可以有如下的式子成立 f ，( w ) = 万1f 。( w ) p ( w ) = 去墨笔f 4 ( w 一刀嘉) p 。斋“ ( 2 6 ) ( 2 7 ) ( 2 8 ) 其中，f 4 ( w ) 为信号f ( t ) 的模拟频谱。 f 1 1 式( 2 2 ) 和抽样脉冲序列以胛为周期的性质可以知道，t m 能转化为f ，= m t - y t ， 则( 2 8 ) 能导为 、 f ，( w ) = ；薹 击薹p 业吾九p 嘲罟 f 4 w 一七嘉 ( 2 9 ) 到此我们已经得到了此类不均匀信号的数字谱关系式。 对于均匀采样信号f ( l t ) 这种特例，有t m 珊t ，y m = 0 ，二者带入( 2 9 ) 得 f ，( w ) = 7 荟4 0 0f 4 ( w 一七引 ( 2 1 0 ) i = qj 此式即为均匀采样的数字谱表达式，由此可见，均匀采样可作为本文中所论及非均 匀采样的一个特例。这个结果也从一定意义上反映了所推导出的非均匀采样数字谱表 达式的正确性。 2 3 4 非均匀采样信号的重构算法 先来看下上面叙述到的非均匀采样信号的数字谱f ，( w ) 的频谱结构，这里定义 彳( 七) = 面1m 净- i 咖屯肚y 一吾 ( 2 1 1 ) 则式( 2 9 ) 可写为 f ，( w ) = ；薹a ( 七) f 4 卜剖 ( 2 1 2 ) 由于七= 0 时，a ( o ) = 1 ，所以上式可变为 烈w ) = 牡( w ) + 薹小矿卜刮 ( 2 1 3 ) i七皇l 卫j j 由此可以看到，上式中包括了原模拟信号的频谱量f 。( w ) ，但还包括了以2 为 周期并且对f 4w ) 频谱进行了加权扩展，其加权扩展系数为彳( 七) ，并且七o ， 1 4 图2 8 频谱r f ，( w ) l lf 4 ( ，- ) 由图2 8 口门可看出，当满足f ，( w ) 频谱扩展区域和基带f 4 ( w ) 区域没发生混叠时，也 就是说明了若信号带宽范围是 一，+ 区域时，就能使用一带宽为，增益为t 的滤波器，完成对原来信号重新构建。 接下来完成这算法的推导公式，这里设理想滤波器的频率响应为 则有 亦是 g ( w ) = r i 叫 蠢 o 1 w l 三m t f 4 ( w ) = f ，( w ) g ( w ) ：( o - - f ，( f ) g ( f ) g ( r ) ：为理想滤波器的频率响应，即 g ( f ) ：去e g ( w 矿：击荆 ，觚、 fm r ) ( 2 1 4 ) ( 2 1 5 ) ( 2 1 6 ) 巾) = e 厂。( f ) g ( t - 川 = e 厂，( f ) g ( t - f ) 万( f - t 。) 出 ( 2 1 7 ) = ( f 。) g ( 卜f 。) 此时把f 。= 脚+ 肼r 一7 ，带到上式中就能得到原始信号量重新构建的表述为 儿崤l芭+m磊-i(脚一7，)可sin；vi砸i-(km赢t+m可t-y t ) 脚 ( 2 邶) 综上推得，我们得出了时问不均匀采样信号的重新构建公式，是基于推出原来信 号与并行采样信号的不同，也就是它们之间的差异不均匀度量y - 这样推得我们就会 依据这个办法利用n i o s l l 软核对抽样的信息数据完成校准工作了。 2 4 高速数据采集p c b 电磁兼容技术 一个成功的系统设计需要考虑的不仅仅是电路功能上的实现，还要考虑系统运行所 依托的p c b 板，这就指明了还需要考虑p c b 印刷电路板上电磁干扰方面的因素。对于 高速数据采集系统，最需要注意的就是信号的稳定与完整、抗干扰能力两个主要方面。 对于一个系统来讲，干扰能从内外两部分来进行划分。对于系统内部干扰问题的处 理措施主要是考虑p c b 板上供电电源、数字地、模拟地以及各器件间的的布局布线等 情况；至于对系统外部干扰问题，主要考虑的是高速数据信号线传输外部信号的稳定 性与完整性的能力。 2 4 1 高速数据信号线 对于高速系统中所涉及到的数据信号线我们最需要在意的就是信号的稳定与完整 性n3 1 ，本着能达到高速信号的基本传输能力的原则，当今的p c b 布线要求满足：尽量 减少传输延迟、传输线不存在反射和串扰、减少信号损耗等，最主要的因素是前三者 的影响。 1 ) 传输线延迟n 射：说的就是信号在传输线上走过所用的时间。这主要与p c b 走线 长度值等因素有着最为直接的关系。 2 ) 串扰：一般是指某一回路中的电流或电压在邻近回路产生了电流或电压，从而影 响了该邻近回路的正常工作，即指能量从一条线耦合到另一条线上，对其影响程度主 要是由相邻传输线上互感及互容大小来决定的。其幅度与传输信号导线之间满足平行 条件的导线之间的距离成正幅度比例的关系。 当用于传输的线上有信号时，其上升所用的时间沿和下降所用的时间沿在比较紧靠 的线上都可以致使连续噪声产生。如图2 1 0 所示，给出了比较形象的图示。 l 拣号队碍黼线瓣开躺 l 动信号注入羁传馘饷中闻黪憔号注入到错线的终端 鼍耱号边沿 卜一 v _ 一 i _ ， 竭 ，t = o s t , l ：1 = = = 了=： 图2 1 0 串扰噪声 1 ) 反射：当p c b 走线没有进行端接匹配时，就会产生信号的反射，产生传输信号的 回波动作现象，即为反射。源端和终端能否各自实现阻抗的匹配是反射最根本的制约 1 6 条件。 2 4 2 片上防干扰技术 对于高速数据采集系统，片上线路的布线和器件间的布局都是很重要的，不可小视， 一旦设计时有所疏忽，都可能直接导致整个采集系统的瘫痪，尤其对有用信号的干扰， 噪声太大直接将信号淹没，以电源和地的良好性能程度都会影响系统的稳定，所以对 p c b 板的布局布线也要加以重视。 第三章采集系统硬件设计 3 1 采集系统硬件构成总框图 采集系统硬件由f p g a 芯片、两片a d c 转换器i s l a l l 2 p 5 0 、时钟分配芯片 a d 9 5 1 2 、j t a g 调试下载器、a s 配置芯片、s d r a m 存储器h y 5 7 v 6 4 1 6 2 0 h g p 、层闪 存储器j f 2 8 f 6 4 0 j 3 和供电电源组成。 3 2 相对低速a d c p o w e r l 一，。，。_ 一 图3 1 系统硬件构成原理图 3 2 1a d c 的选择 本系统拟实现的采样速率为1 g s p s ，采样精度暂设定为1 2 b i t 。本系统采用了i n t e r s i l 公司于2 0 1 0 年推出的业界最低功耗最紧凑封装的1 2 位a d c i s l a l l 2 p 5 0 n 钉，采用两片 a d c 并接的方法来实现系统要求。该a d c 可实现5 0 0 m s p s 的采样速率，其分辨力也 已经达到了1 2 b i t ，该模数转换器有效位数是1 0 2 9 b i t 。i s l a i1 2 p 5 0 是i n t e r s i l 不断扩 展的高性能、低功耗a d c 系列中的最新产品，其主要特性如下： 1 1 5 g h z 模拟输入带宽、9 0 f s 孔径抖动 上电自动精密校准( 增益，偏置) ，同步时钟分频器复位协助多器件的时间校准， 这对多路高速数据采集的误差优化是一个很硬向的指标。 过量程指示、时钟相位选择、可编程控制偏移功能 与d d r l v d s 兼容或l v c m o s 输出 该a d c 功耗仅为0 4 5 5 w ，比所有1 2 位5 0 0 m s p sa d c 同类竞争产品都低5 倍， 系统功耗会大幅降低，因此能够在单个系统中集成多个a d c ，而且不会出现高性能 a d c 常见的散热问题。在输入时钟频率为5 0 0 m h z 时，信噪比s n r 为6 4 9 d b f s ，无 杂散噪声动态范围s f d r 为7 1 d b 。为此，由动态性能与规范可知该a d c 是高端数据采 集系统等目标应用的最佳选择。 i s l a l1 2 p 5 0 结构如下图3 2 所示： 图3 2i s l a l l 2 p 5 0 结构图 在图3 2 中，c l o c km a n a g e n m e n t 模块差分时钟输入时负责对两片1 2 b i t ， 2 5 0 m s p s 的a d c 以及与它们对应的采样保持放大器( s h a ) 进行交替时序的控制，并通 过1 2 e 技术模块内部算法自动完成对a d n 6 1 转换单位的偏移，增益和采样时间偏离失配 校准，达到优化系统性能目的。在一系列相应时钟脉冲的作用下完成数据的输出，也 可以通过s p i 端口扩展a d n 7 1 的配置，s p i 也能控制内部校准电路，允许系统连续的执 行校准命令，同时也可以配置很多动态参数，此外该a d c 还有上电自动校准和过量程 指示等功能。i s l a l1 2 p 5 0 管脚如图3 3 所示。 l lg