（微电子学与固体电子学专业论文）异步低功耗微控制器芯片的研究与设计.pdf

复旦大学学位论文摘要y 论文题目： 电予工程系系 2 0 0 0 届研究生俞 ( 所) 堂皇王皇回堡皇王堂专业 颖指导教师阂吴教授 摘要： f f 异步电路设计可追溯到二十世纪五十年代中期。在这期问它的发展时起时落。而同步电 路渐渐地成为了i c 设计的主流。随着半导体制造工艺的发展尤其是深亚微米工艺的发展， 在集成电路的设计中出现了一系列急需解决的问题，例如电路的低功耗要求及同步电路中全局 时钟产生的时钟偏移等。由于异步电路的特性它在解决这些问题中具有较大优势，因此近年 来对它的研究成了l c 设计中的新课题。而且可以预料的是，随着制造工艺进一步的发展，异 步电路设计将会引起越来越多的重视。因此，对异步电路设计方法进行广泛细致的研究是非常 重要的a ，7 - 本文深入地研究了异步电路的设计方法，并用异步电路设计实现了一个低功耗8 位微拉 制器。该m c u 的指令集与p i c l 6 c 6 x 兼容功能与p i c l 6 c 6 1 相仿。在功耗模拟中，将该微 控制器与用传统同步方法设计的功能和实现工艺完全相同的微控制器进行了比较，在速度相同 的情况下，本文设计的异步低功耗微控制器的功耗只有传统同步微控制器的1 6 不到，且具有 更小的电路面积。该异步低功耗微控制器电路已与1 9 9 9 年1 2 月在新加坡c h a r t e r e do 6 u m 工 、 艺线上进行了流片，、现在正在进行测试。 本论文的主要贡献在于： 1 在对异步电路设计方法进行深入研究的基础上，用异步电路设计实现了一个异步低功耗8 位微 控制器电路。并在缺乏异步设计专用c a d 工具的情况下，利用同步设计c a d 工具设计实现 了该芯片。 2 研究了微控制器系统结构及其对功耗特性的影响，设计了一个具有低功耗特性的微控制器体系 结构和流水线结构。 3 研究了电路的低功耗设计方法，包括结构级、电路级的低功耗设计方法。并在此微控制器电路 设计中采用了一系列低功耗的设计方法，成功地降低了电路的功耗，实现了低功耗电路的设计， 关键词：异步电路设 卜v 低功耗设p 微控制# 篝vm i c r o p i p e l i n e m c u 体系结构 中国图书馆分类法：t n 9 4 2 复旦走学研究生院学位论文摘要专用纸 一_ a b s t r a c t l o wp o w e rm i c r o c o n t r o l l e r d e s i g n u s i n ga s y n c h r n o u sl o g i c i c d e s i g nu s i n ga s y n c h r o n o u sl o g i cc a nb et r a c e db a c kt oi9 5 0 s m e a n w h i l e ，i td e v e l o p e d u n p r o s p e r o u s l y , a n dt h es y n c h r o n o u sd e s i g ns t y l eb e c a m et h em a i n s t r e a mo fl cd e s i g n w i t ha f a s td e v e l o p m e n ti ns e m i c o n d u c t o rf a b r i c a t i o nt e c h n o l o g y , s o m ec r i t i c a l p r o b l e m si n i cd e s i g n e m e r g e d ，s u c ha st h el a r g ep o w e rd i s s i p a t i o na n dt h ec l o c ks k e wc a u s e db yt h eh e a v i l yl o a d e d g l o b a lc l o c k s i n c ea s y n c h r o n o u sd e s i g nh a sa d v a n t a g e si nt h e s ea s p e c t s ，t h e r eh a sb e e nar e v i v a l o fi n t e r e s to ra s y n c h r o n o u sc i r c u i tr e s e a r c h w h a t si n o r e ，i ti s p r e d i c t a b l et h a tw i t hf u r t h e r d e v e l o p m e n to ff a b r i c a t i o nt e c h n o l o g y , a s y n c h r o n o u sc i r c u i tw i l lp l a yam o r ea n di n o l gi m p o r t a n t r o l ei ni cd e s i g n s oad e e pa n de x t e n s i v er e s e a r c hc o n c e n t r a t i n go na s y n c h r o n o u sd e s i g n m e t h o d o l o g y i su r g e n t l yn e e d e d n kw o r ko ft h i st h e s i si n c l u d e dar e s e a r c ho na s y n c h r o n o u sd e s i g nm e t h o d o l o g y , a n da d e s i g na n di m p l e m e n t a t i o no f a l la s y n c h r o n o u sl o wp o w e r8 - b i tm c u n e a s y n c h r o n o u sm c u ld e s i g n e dh a sa ni n s t r a c t i o ns e tc o m p a t i b l ew i t hp i c l 6 c 6 x a n di t sf u n o t i o n sa r es i m i l a rt o p i c l 6 c 6 i i nt h ep o w e rs i m u l a t i o n t h ea s y n c h r n o n o u sm c ui sc o m p a r e dt oac o n v e a t i o n a i s y n c h r o n o u s m c uu s i n gt h es a m ed e s i g nf l o wa n dt h es a m ef a b r i c a t i o n t e c h n o l o g y t h e c o m p a r i s o n r e s u l ti sq u i t eg o o d ：t h ea s y n c h r o n o u sm c uh a sap o w e r d i s s i p a t i o nw h i c h i sl e s st h a n 1 6 o ft h es y n c h r o n o u sc o u n t e r p a r t , a l o n gw i t has a m em i p sv a l u ea n das m a l l e ra r e a t h e a s y n c h r o n o u sl o wp o w e rm c u h a sb e e nf a b r i c a t e dw i t hc h a r t e r e d ( s g p ) 0 6 u r nc m o s p r o c e s si n d e c ，1 9 9 9 a n dn o w t h et e s t i n go f t h e c h i pi sj u s tc a r r y i n g o n t h ec r e a t i v ew o r ko f t h i st h e s i sa r ea sf o l l o w i n g ： 1 b a s e do nt h er e s e a r c ho fa s y n c h r o n o u sd e s i g nm e t h o d o l o g y , id e s i g n e da n di m p l e m e n t e da n a s y n c h r o n o u s l o w - p o w e r8 - b i tm i c r o c o n t r o l l e rc i r c u i t a n d t h o u g h t h e r ei sn o a s y n c h r o n o u sc a dt o o l sa v a i l a b l en o w , ia c h i e v e dt h ei m p l e m e n t a t i o no fa s y n c h r o n o u s m c u c h i pu s i n gs y n c h r o n o u sc a d t o o l s 2 b a s e do nt h er e s e a r c ho fm i c r o c o n t r o l l e ro r g a n i z a t i o na n da r c h i t e c t u r e ，1c o n c l u d e dt h e a r c h i t e c t u r a lf a c t o r si n f l u e n c i n gt h ep o w e re f f i c i e n c ya n dt h e nd e s i g n e dal o wp o w e rm c u w i t hs u i t a b l ea r c h i t e c t u r ea n dp i p e l i n es t r u c t u r e 3 b a s e do nt h er e s e a r c ho fl o wp o w e r d e s i g nm e t h o d o l o g y , e s p e c i a l l yt h el o wp o w e rd e s i g n t e c h n i q u e sa p p l i e do na r c h i t e c t u r el e v e la n dc i r c u i tl e v e l ，【u s e dac o m b i n a t i o no f v a r i o u s d e s i g nt e c h n i q u e st oa c c o m p l i s ht h e s u c c e s s f u ld e s i g no f t h ep o w e re f f i c i e n tm c u k e y w o r d s ：a s y n c h r o n o u sd e s i g n l o wp o w e rd e s i g nm i c r o c o n t r o l l e r m i c r o p i p e l i n e c o m p u t e r a r c h i t e c u t r e s i g n a l l i n gp r o t o c o l 前言 1 l 二l 刖舌 同步电路是当今集成电路设计的主流，大多数的数字电路系统部采用同步设计形式， 在一个全局时钟的控制下进行工作。与之相反异步电路不采用全局时钟，各模块通过局 部握手信号进行模块阃的通讯。由于异步电路能较好地解决在现今存在于l c 没计中的许多 问题最近对它的研究成了集成电路设计中的一个新课题。在过去疗十年中，对异步电路 设计的研究重点已从在某些小电路中采州异步设计转向在v l s i 电路和系统中采用异步设 计：同时，异步v l s i 也从只是学术界的一个研究课题渐渐地向能解决许多数字v l s i 设计 中实际问题的可行性方案转换。： 业界的项目( i n t e l ，p h i l i p s ，s u nm i c r o s y s t e m s s h a r p c o r p o r a t i o n ) 和学术界的研究都证明了异步电路设计的可行性及由此带来的很多电路性能 上的改进，尤其是电路功耗的降低。事实上，1 9 9 8 年，市场上已经出现了一些完整的异步 i c 的芯片。 本文在对异步电路设计方法进行了深入研究的基础上，设计并实现了个8 位异步 低功耗微控制器。本文主要从异步电路的实现、微控制器总体结构的设计和各模块中的低 功耗设计三方面研究井设计实现了此异步低功耗微控制器屯路。该m c u 的指令集与 p 1 c 1 6 c 6 x 兼容功能与p i c l 6 c 6 1 相仿，具有较好的通用性。与用传统同步方法设计的功 能和实现工艺完全相同的微控制器的比较显示当速度相同时本文设计的异步低功耗微 控制器的功耗只有传统同步微控制器的1 6 不到并具有更小的电路面积。 本文分为以f 五部分： 第一章主要介绍了异步电路设计的背景，其中包括；现阶段集成电路设计中急需解 决的问题；异步电路设计在解决这些问题上的优势；异步电路的基本原理、设计形式及异 步微控制器臌处理器的设计现状 第二章从三个方面介绍了异步低功耗微控制器在结构上的设计方案，其中包括：微 控制器的体系结构设计；微控制器的流水线结构设计及微控制器采用的异步握手信号协议、 时序模式设计等 第三章主要介害“了此异步低功耗微控制器各个模块的设计和具体屯路实现。其中着 重介绍了异步控制单元的实现方法和各模块设计时所采用的低功耗设计方法。 前言 第四章主要介绍了整个设计的设计流程和最后的设计结果。 第五章对此异步微控制器的功耗和性能进行了模拟和分析，并将其与用传统同步方 法设计的功能相同的微控制器进行了比较。最后还将此异步低功耗微控制器与市面上其他 类型的微控制器进行了功耗上的比较从中可见，本文设计的异步低功耗微控制器具有很 好的低功耗特性， 第一章异步电路设计方法简介 第一章异步电路设计方法简介 随着社会需求和半导体制造工艺的发展，集成电路朝着电路规模更大，速度更快的方 向飞速发展，在此同时集成电路的设计中也出现了一系列急需解决的问题包括：电路 的功耗问题：全局时钟引起的问题；连线延迟增加引起的问题等 1 】。采用异步逻辑来设计 电路是解决这些问题的较好的手段m 1 7 1 。 本章第一。杼主要介绍了现有集成出路设计中这些急需解次的问题，第二仃论述了异 步电路在解决这些问题上的优势，第三节介绍了异步电路设计的基本原理，包括时序模式、 握手信号协议等，第四节介绍了近几年中异步徽处理器的设计现状。 第一节集成电路设计中急需解决的一些问题 1 1 1 集成电路的功耗问题 在过去，集成电路设计者最关心的电路参数是电路的面积。速度，性能成本和可靠 性，电路的功耗是其次的考虑因素。然而近几年来，情况发生了很大的变化。电路功耗成 了与面积，速度同样重要的一个参数。与之相对应超大规模集成电路和系统的设计重点 也渐渐地由高速度转向低功耗设计低功耗设计方法成为现在超大规模集成电路设计中一 个很热门的一个课题【8 】。 1 1 1 1 低功耗设计的必要性 a 便携式器件的广泛应用 低功耗设计最显为人知的目的是用于电池供电的便携式器件。便携式器件在近几年的 应用非常广泛，例如便携式个人电脑p d a ，手掌游戏机个人数字低高保真音响，全球 卫星定位系统( g p s ) ，便挠式数字摄象机和数字相机这些产品的用户通常要求产品体积 小，重量轻，电池可使用尽量长的时间。由于电池的寿命不能满足人 j 的需要。这就使得 电路的低功耗设计变得根重要【1 2 】1 1 3 】o b 散热问题 随着半导体制造工艺的发展，在将来非便携式器件也有可能不得不应用低功耗技术 第一章异步电踏设计方法倚舟 由于集成电路制造的特征尺寸以每年1 2 的速度递减，在芯片的单位面积上可集成的管子 数大大增加，芯片上可集成的电路规模也将变大，因此实际芯片消耗的功耗就会增加。仔 细观察“s c a l i n gl a w ”，每当芯片面积下降1 ，2 芯片的功耗将增加i 8 倍。图1 - 1 是预 测的1 9 9 8 年至2 0 1 4 年中芯片功耗电源电压和电源电流的变化趋势。 窖 一 划 掣 雌 世 鲫f ) 一 5 瑗 艘 鞋 碰 0 1 9 9 82 0 0 22 0 0 6烈1 1 02 0 i4 y e a r 图1 - 1 电源电压、芯片功耗与电源电流的发展趋势 电路功耗的增加引起芯片上热量也不断增加芯片的散热就成了问题。解决散热问 题所花费的代价越来越大同时芯片温度的上升也会导致电路性能和可靠性的下降为了 避免这些问题，在高性能系统中将必须使用到类似与在便携式器件中用到的低功耗技术。 c 环境保护的需要 美国环境保护局提出了一个个人电脑的低功耗标准，根据这个标准，估计能减少相当 与五百万辆汽车排放的二氧化碳引起的环境污染。同时在也可节约大量的资金。 1 1 1 2c m o s 集成电路中功耗的来源 a 电容冲放电动态功耗 与双级型工艺大部分的功耗是静态功耗不同c m o s 电路所消耗的功耗主要是电容 的动态冲放电功耗。若用a 表示每个时钟内输出翻转( 包括0 - 1 和1 - o ) 的次数( 也称为 翻转活动率) ，表示电路的时钟频率，q 表示电路的负载电容表示电路的电源电 压，电容冲放屯动态功耗的丈小是： p = 0 5 + 口+ c l + + ， 由于电容动态冲放电功耗是电路总功耗中强大的一部分因此大部分的低功耗方法集 中在降低动态功耗上。 2 第一章异步电路设计方法倚舟 b 短路电流功耗、漏电流功耗及静态偏置功耗 这三种功耗只是c m o s 电路消耗功耗中的一小部分。其中： 短路电流功耗是当p 管与n 管都导通时，从电源到地的通路上的短路电流所引起的功 耗，对大多数的集成电路来说，短路电流功耗大约占电路动态功耗的5 1 0 ： 漏电流功耗有两个来源一是在m o s 管衬底与源级，漏级所形成的寄生二极管中的 反偏电流产生的功耗；二是m o s 管闭合时沟道中仍存在着的亚阙值电流引起的功耗。随着 集成电路电源电压和闽值电压减小的趋势，阑值l 毡流占总1 乜流的份额将会变得更显著； 静态偏置功耗：集成电路由n m o s 转向c m o s 的趋势使大多数电路的静态偏置功耗 趋向于0 ，但仍有某些静态偏置在相应的电路对屯路功耗的降低及面积的减少具有根大的 好处因此在某些比较复杂的逻辑功能中有时会采用具有静态偏置功耗的p s e u d o n m o s 它在功耗面积上都比c m o s 具有更大的优势 1 1 1 3 现有的低功耗设计方法简介 在不同的电路设计的级别上，都有对应的低功耗设计方法。各个设计级别上节省的功 耗的方法应该组合起来，才能晟太限度地脐低电路功耗。 a 工艺级的低功耗方法和晶体管级的低功耗方法 工艺级的低功耗方法主要是降低特征尺寸随着特征尺寸的减少，电路的屯容将会 减少。粗略的估计显示，每个门缚次的翻转所耗费的功耗与特征尺寸的三次方成正比。同 时，特征尺寸的减小也使得在单个芯片上可集成的管子数增加。这就使许多面积根大的、 原本不得不分隔在好几个芯片上的屯路可集成在单个芯片上。由于芯片内部的连线比起芯 片之间的连线，功耗将会小许多，且速度也快，因此。该电路的总功耗将会降低很多。 晶体管级的低功耗方法主要是设计合理的晶体管宽长比，建立一个低功耗的标准单 元库一方面，我们希望标准单元的输出变化尽可能的快，这样能减小输山变化时中间 值引起的短路电流功耗。另一方面我们又希望品体管的尺寸尽可能的小以减小电容冲 放电引起的动态功耗因此，低功耗电路中晶体管的最佳尺寸应是以上两者的权衡- b 电路级的低功耗设计方法 电路级的低功耗设计方法很多，针对各种不同的电路有不同的策略。但总体思想是降 3 前一章异步电踏设计方法简介 低电路翻转率。主要的电路级低功耗设计方法有： 1 逻辑优化，将电路工作时的晟典型的情况设计成具有较低的翻转率和较低的功耗； 2 井行处理将一个模块的工作由n 个速度较慢的模块同时来处理功耗将会减小n 倍； 3 预计算，即预先进行那些可能直接决定结果的电路的工作，以避免一些对最后结果没 有影响的无效的操作引起的功耗； 4 采用门控时钟它能比较粗略地将一些此时不需要工作的电路与驱动它的全局时钟断 开节省了此时这部分电路中锁存器的翻转和组合电路的无效翻转； 5 采用“s l e e p ”模式若是观察到电路的二i _ = 作负载很小，则可降低时钟频率降低电 源电压让电路在满足要求的情况下尽可能的咀低功耗模式工作。若是观察到电路被 长时间闲置，则可进入“s l e e p ”模式，切断时钟将动态功耗降到0 。此方法的缺点 是变化时钟频率和电源电压的过程较为复杂，不方便； 6 采用异步逻辑来实现电路去除全局时钟。 c 结构级及算法级的低功耗设计方法 结构级及算法级的低功耗设计方法对集成电路的功耗的降低是各个级别中塌显著和有 效的对微处理器和微控制器来说，结构级上的低功耗方法是设计一个具有低功耗特性的 体系结构而算法级上的低功耗方法是设计个具有低功耗特性的指令集。 1 1 2 集成电路中全局时钟引起的问题 a 全局时钟消耗的功耗过大 由于全局时钟的负载相当大，且毗很高的频率一直在抖动，全局时钟所消耗的功耗 是数字系统动态功耗中很大的一部分据统计，全局时钟的功耗可能多达整个系统功耗的 4 0 。随着工艺的发展，电路规模和时钟的频率还将不断提高，全局时钟消耗功耗过大将 成为系统降低功耗的一个大阻碍。 b 时钟偏移问题( c l o c ks k e w ) 在同步系统中，各个模块对时钟线的负载各不相同，并且通常处在时钟线上不同的 位置。这使得时钟信号到达各个模块的延迟时问不同各个模块的所获得时钟信号就各不 4 里二童墨生皇堕塑茎查垫苎尘 相同这就是“时钟偏移”( c l o c ks k e w ) 。若一个模块与另外一个时钟信号略早于它的模 块进行通讯则此模块必须在那个较早的时钟到达前将输山数据就准备好，这样，后一个 模块才能读取到有效的输出。因此第一个模块的实际计算时间要比一整个时钟周期略短( 见 图1 - 2 ) 。 厂 广 胁c k a 吲m 厂 厂 c kb 州m ff b l o c ka s a m p l e l lb l o c kb = a m p l e j i l li n p u t =i l s i n p u t s v 、，l 口l i t i m e t a _ a i l a b i ef o ；r c o m 口u t a t i o nl nb l o c ka 图1 2 时钟偏移( c l o c ks k e w ) 所损失的计算时间 为了保证系统的性能一般要求将c l o c ks k e w 控制在很小的范围内。由于集成电路 规模和连线上的延迟都在不断增大c l o c ks k e w 问题将更加严重。 在同步电路的设计中设计者采用许多方法来尽力减少这种现象，包括：仔细分析 时钟线上的负载；仔细设计时钟驱动；这不仅给增加了设计的复杂性和难度同时也未从 根本上完全解决时钟引起的这些问题 1 1 3 集成电路中连线延迟增j n q l 起的问题 随着半导体工艺的发展尤其是深亚微米工艺的发展，集成电路逻辑门上的延迟不 断降低连线上的延迟不断增加甚至超过了门上的延迟。因此，电路的延迟就不是由门 的延迟来扶定，而是由连线的延迟来决定由于连线上的延迟较难控制和计算，这大大增 加了电路设计的复杂性和时序验证的困难。设计者必须在版图级上计算出连线的电容，才 能得出正确的电路延迟。而计算连线电容是个相当复杂的过程。 同时，由于连线的电容的增大在规模较大的集成电路中分布一个高频的全局时钟 越来越难。有的电路已开始采用“混合时序系统”的设计方法即在整个芯片中不采用 单一时钟频率的全局时钟，而是用几个频率不同的局部时钟。在同步系统中，由于各个模 块时钟相位和频率的不同，如何将各个模块连接起来也是比较麻烦的问题。 5 第一章异步电路设计方法简介 第二节异步电路能解决这些问题 当今大多数的数字系统是用同步电路来设计的，即屯路是在一个全局时钟的控制下进 行工作的与之相反异步电路设计中不采用全局时钟，各个模块互相之间通过握手信号 进行通讯。异步电路的设计可回溯到二十世纪五十年代的中期。在此期间，对它的关注时 起时落但是，由于以上所提到的问题以及异步电路在这些问题中所显示山的优势，晟近 人们对它又有了新的研究兴趣。在过去的十儿年中：业界的项目币i 学术界的研究都证明 了异步电路设计的可行性及异步电路与同步电路比较很多电路性能上的改进。事实上，1 9 9 8 年，市场上已经出现了一些完整的异步集成电路的芯片。 与同步电路相比较异步电路设计有着一系列的优势。包括：1 高性能；2 低功耗： 3 改善的噪卢：4 更好的电磁兼容性。由于去除了全局时钟，它也解决了同步电路全局 时钟引起的一系列问题口】【8 】 1 2 1 异步电路具有低功耗的特点 a 异步电路中没有全局时钟消耗的功耗 随着特征尺寸的减小和电路规模的增加，同步电路中全局时钟的负载越来越大。消 耗在时钟线上的功耗也越来越大异步电路不需要全局时钟，各模块之间用负载较小的局 部握手信号互相通讯，因此减少了消耗在时钟线上的功耗，也大大降低了电路的功耗。 b 异步逻辑速度可更快 无论是同步还是异步逻辑电路通常都是由几个被寄存器单元划分开的组合电路块组 成的，也就是通常所说的“寄存器云”结构其中组合电路的速度与寄存器的速度在同步 电路和异步电路中大致相等但在同步电路中，全局时钟的速度必须满足组合逻辑块中延 迟最长的一块在最慢的输入数据时的处理速度。这样就导致较快的模块在时钟周期的部分 时间里是处在闲置状态。 图1 - 3 的上半部分即是以上的这种情况其中灰色部分表示组合逻辑运算的延迟时间， 黑色表示寄存器的延迟，白色区域表示此模块处于闲置状态。由图可见- 全局时钟的周期 必须根据电路中最慢的速度来设置 而在异步电路中，没有全局时钟，用各模块各自给出的握手信号来表示此模块已开始 6 第一章异步电路设计方祛简舟 或结束运算。因此，如图i - 3 的下半部分所示，只要此模块已完成此时的工作它就可立 即进行下一个任务的工作，而无须进入闲置状态。因此，在异步电路的工作中，各个周期 之问是没有闲置时问的这就提高了整个电路系统的运行速度。 ! 竖! ： 图1 0 同步逻辑与异步逻辑的速度比较 异步电路速度快的特点在电路的速度与输a 数据有关的情况下更为明显。此时，同步 电路的全局时钟周期大于虽慢情况的数据的延迟而此类数据实际上只i 所有输入数据的 很小一部分异步电路韵操作速度则是所有输入情况的一个平均值。 由于异步电路比相应的同步电路速度快，我们可毗降低异步电路的l 毡源电压，使得两 者的操作速度相等。电压的降低无疑将大幅度地减少异步电路消耗的功耗。 c 异步电路中无效的翻转大大减少 在同步电路中，电路是这样工作的：全局时钟的触发沿触发了所有的触发器，电路中 的数据发生变化，组台电路开始工作。这其中有的组合电路的这个时钟周期的输出结果 对整个电路的功能没有影响，属于无效工作：有的组合电路在形成有效输出前要经过好几 次的变化，产生许多毛刺，但在下一个触发沿来到之前，输出已稳定为有效输山。这些无 效翻转对电路的功能没有影响但大大增加了电路消耗的功耗。 而在异步电路中，各模块只有在需要工作时才工作，否则处在闲置状态，并不进行无 谓的翻转并且异步电路中有的毛刺会引起电路的误操作，因此设计者在设计时要尽量去 除电路里的毛刺。这样毛刺引起的无效翻转也太大减少。这使得异步电路工作时电路里的 无效翻转大大减少，功耗也相应降低 虽然同步电路也可采用通过“门控时钟”来避免无效的翻转，即用个门米控制不 将全局时钟信号输给不需工作的模块，但这也引起了一些问题。首先，电路中增加的门增 大了电路规模，加大了时钟线上的负载：同时进行时钟控制的门引入的延迟将使得电路中 c l o c ks k w 的问题更加严重，全局时钟引起的问题更加显著 7 一 苎二里翌生皇堕堂盐查鲨堡尘 n 异步电路面积可更小 异步电路在有些应用中可显著减少电路的面积，这使得电路的负载电容减小动态冲 放电引起的功耗也随之减少。 由于异步电路的速度是与输入的“平均情况”有关，同步电路的速度是与输入的“壤 坏情况”有关，因此在某些情况下( 例如加法器) ，异步采用面积较小但速度较慢的设计方 案和同步电路采用的面积较大、速度较快的方案实际性能是相同的。此时同步情况下采用 的设计方案在输入的摄坏情况下的性能比异步l 毡路采川的方案要蚶。但输入娘坏情况只占 所有情况的很小一部分，同步电路因此损火掉的大罱的面积无疑是不台算的。 e 异步电路更适合变需求系统 异步电路的低功耗优势在变需求系统中表现得尤为明显。变需求系统在现今使用豹非 常广泛例如大部分的电子计算机，随着l l j 户进行操作的任务不同它在运算需求上将有 一个根大的波动。在某些应用中，微处理器常常对某些特定的事件作出反应，开始工作。 过了- - 4 , 段时间，工作完毕后微处理器又进入闲置状态。 在这种情况下同步微处理器采用了粗粒度的方法来减少系统的功耗。如笔记本电脑， 它检测用户的使用情况并在不同的情况下通过降低时钟频率或关断时钟进入不同的“睡 眠状态”由于全局时钟的转换是个很复杂的过程，故不得不采用此粗粒度方法。 异步电路的情况就完全不同。在没有任务时，异步电路中握手信号( r e q u e s t ， a c k n o w l e d g e ) 就不变化，与之相对应，电路也停止翻转消耗功耗为0 。与同步相比，它 对系统运算需求的变化反应显然更迅速，是细粒度方法。 平 均 功 耗 时闸 圈1 - 4 同步电路与异步电路在变需求系统中 圈1 4 显示了同步和异步微处理器在变 需求系统中的不同表现。其中的粗线表 示同步电路，细线表示异步电路。从图 中可见同步的实现方法中，对变需求 系统的适应只能通过粗略地变化时钟速 度而异步屯路的功耗大致与系统需求 成正比。两条曲之间的区域即是异步电 譬 i 可比同步电路：仃省的功耗的大小。 8 第一章异步电路设计方法简舟 f 异步电路更适合可变电源电压系统 当系统的工作负载较小时，可降低电调电压米减小系统的： 作速度，使得系统在提供 足够的性能的同时。大幅度降低电路的功耗。在同步电路中，降低电压是粗粒度的，且必 须考虑降低电压后最大工作频率也将相应降低，电路是否还能正常工作在原来的时钟频率 下。否则调节工作时钟频率也将是一个较复杂的过程。而在异步电路中，情况就简单的多， 无须考虑最大工作频率是否已被降低刊时钟频率以下的问题。 1 2 2 异步电路没有全局时钟引起的问题 由于异步电路不用全局时钟来控制各部分的工作，而是备模块互相之问进行通讯，它 避免了一系列全局时钟引起的问题首先，各模块之间进行通讯的握手信号是局部信号， 它的负载远远小于全局时钟的负载；其次，它避免了同步电路中的“时钟偏移( c l o c ks k e w ) ” 问题。 1 2 3 异步电路可解决连线延迟增加引起的问题 异步电路可被设计成“s e l f - t i m e d ”型，即由一些带冗余的表达式来表示数据此 表达式不仅能表示数据的值数据有效性的时序信息也包含在内因此若采用此设计方式， 无须计算连线的延迟有多大，直接判断数据是否已为有效值，即可知道是否应开始新的工 作。因此无论连线的延迟有多大，电路都能正常工作 另外，异步电路可自然地应用于“混合时序系统”中。采用“全局异步，局部同步” 的方法，可将“同步的小岛分布在异步的海洋里”，即各个时钟频率不同的同步模块用异步 握手信号来连接。这方便地解决了时钟相位、频率不同的模块的连接问题。 第三节异步逻辑的设计形式 异步电路的含义非常广泛。首先，它指的是“非同步电路”， 即电路中没有全局时 钟来协调各部分的操作。其次它包含了根多种的设计形式- 每一种虽然都属于异步逻辑 形式但在设计上彼此差别很大。这一节简单地介绍了这些逻辑形式和它们的一些特性。 9 第一章异步电路设计方法简介 1 3 1 时序模式 每种设计形式都是建立在一定的时序模式上的。时序模式表明了设计者在设计时所遵 循的对系统内信号时序上可做的假设条件，在此条件下设计者设计的电路是能正常工作 的。 根据电路延迟异步电路可被分为三类基本的时序模式： a 延迟不敏感型：在此模式中逻辑门年i i 连线上的延迟都没有限制，即不管逻辑门和线 上的延迟是多少，电路的功能都必颁正确： b 速度无关型：作为以上电路的一种受到约束的形式，在此模式中允许逻辑门中有任 意的延迟，但电路连线中的延迟被假定为0 。在此假设下，电路的功能是正确的； c 有限延迟型：在此模式中。每个门的延迟都被假设有一个可知范围内的延迟，电路只 有在每个逻辑门的延迟时间处在此范围内时才能正常工作。 从“延迟不敏感型”到“速度无关型”再到“有限延迟型”，对于设计者，在设计出 的电路中自由度是逐渐递增的。“延迟不敏感型”一定是“速度无关型”的，“速度无关型” 一定也可工作在“有限延迟型”的工作条件下，但，反之则不可咀。 但是，从“延迟不敏感型”到“速度无关型”再到“有限延迟型”，对于设计者，在 如何构成电路上的自由度却是逐渐递减的。在“延迟不敏赙型”中只要将各个功能正确 的元件连接起来则一定能正常工作；在“有限延迟型”中。设计者只能使用那些延迟时 间是符合设计中的假设的逻辑门。 如何折中地选择一个异步电路的时序模型在设计中很重要。一个实用主义的设计者将 会在电路的各个部分根据不同的特性雨i 需要选择一些时序模式的组合方式 i 3 2 信号编码方式 信号编码方式指数据信息在异步逻辑种以何种方式来表达。通常的异步逻辑编码方式 有两种： a 单轨编码方式 一个采用单轨编码方式的电路对信息进行编码的时候用传统的电平编码方式。信息的 每一比特需要一根信号线。如果信息是数值型的则通常的编码方式是将高电平对应为逻 辑“l ”低电平定义为逻辑“o ” j o 第一章异步电路设计方法简舟 b 双轨编码方式 个采用双轨编码方式的电路对信息的每一位进行编码需要二根信号线。二根信号线 中，一根表示逻辑“1 ”，一根表示逻辑0 。两信号线的些组合值表示数据是有效的， 根据信号线上的值，信息为1 或0 ；另些组合值表示数据无效，还未准备好。在每 次的通讯中，逻辑0 线或逻辑“l ”线发生一次变化。在任何的一次通讯中，逻辑“o ” 线和逻辑1线不能同时发生变化。( 因为信号不可能同时为1 ，也同时为“0 ”) 。即在 每次的通讯中代表每位信息的两根信号线中的一根将发生一次变化。田此，可以通过 检铡数据线中每一位信息的两根信号线中是否有一报发生了变化，米判断数据信息是否已 准备完毕处在有效状态。可见，双轨编码方式的时序信息是隐藏在数据信号中的，丽根 信号线的数值能指示数据信息的有效性。 1 3 3 输出指示方式 输出指示方式指用何种方式来表示此模块的工作与运算已结束且模块输出值已为有效 值异步逻辑的输出指示模式可分为两种： a s e i f t i r e e d 逻辑 采用s e l f - t i m e d 逻辑的异步电路使用带冗余的逻辑表达式，其中的一些输出值的组合 表示此输出数值是有效值，另些输出值的组合表示此时输出无效，数据还未被准备完毕。 因此，在s e l f - t i m e d 逻辑中。通过判断输出值，即可知道此时输i 山数据是否有效，即输出 有效与否的判据是隐藏在输出数据中的s e l f - t i m e d 逻辑通常采用双轨编码的方式，则通 过一位信息的两根信号线的数值，可判断此时信息是否有效。 b b u n d l e d d a t a 逻辑 b u n d l e d d a t a 逻辑采用传统的逻辑表达式，但是另包括一根附加的控制线，由此线来 指示输出有效的时刻。通常，控制线上使用延迟匹配，即控制线上信号的变化要通过的延 迟不小于模块中组合逻辑功能块的延迟。b u n d l e d d a t a 逻辑通常采用单轨编码的方式 利用s e l f - t i m e d 逻辑可设计“延迟不敏感型”的异步电路它对任何逻辑门和线上 的延迟都不敏感，电路的有效输出始终是正确的( 当然速度较慢的门和线会引起有效输出 的延迟) 。由于功能性与性能的完全分离，此方法设计的电路的功能正确与否与实现的工艺 是无关的井很容易实现电路功能的正确性的证明因此，大多数的完美主意者偏好用此 第一章异步电踏设计方法简舟 方法然而，此方法采用的冗余逻辑的结构耗费太大它所花费的芯片面积几乎是标准单 轨编码逻辑的两倍。而b u n d l e d - - d a t a 逻辑中所采用的延迟匹配方法不能设计出“延迟不 敏感型的电路，它所设计的电路是与工艺有关的，并且在设计延迟匹配时需要用到如详细 的s p i c e 模型等的仔细的工程。但是它的优点是与相对应的同步电路比起来面积增加的不 多。因此在现阶段，b u n d l e d - - d a t a 受到大多数设计复杂异步屯路的设计师的偏爱。但随着 半导体制造工艺的发展，深亚微米工艺会使电路中连线上的延迟更犬，片内的延迟更难控 制，故”延迟不敏感型“的冗余编码方法将会在未来有更多的应l i j 。 1 3 4 异步逻辑的信号协议 异步逻辑的信号协议指异步通讯时信号所遵循的协议及协议所表示的含义，包括两 种： a 两相信号协议 在两相通讯中信息是通过信号电平的转换或改变来传输的。图1 - 5 是两相通讯的 个例子。 两相通讯，顾名思义，在一次通讯包含着两相：第一相中，传送方准备数据并发送， 此相由r e q u e s t 信号变化一次来表示结束；第二相中，接收方接受数据，此相由a c k n o w l e d g e 信号变化一次来结束信号的电平不包含任何信息只有电平的转换才有意义。同时，上 升沿和下降沿是相同意义的，见图1 - 6 由于没有中间的恢复阶段如果第一玖通讯的r e q u e s t 信号从低变换到高则新的 通讯则由高变低开始。( 见图1 5 ，第二次通讯) 。 图1 - 5两相通讯协议 厂= 图1 - 6 两相通讯协议中边 沿方向并不重要 1 2 第一章异步电踏设计方法简舟 b 四相信号协议 在四相通讯协议中其中的两相是处在通讯的括跃状态，另外两相中，握手信号及传 输的数据回复到预定义的状态图l 一7 是四相通讯的一个捌子。在此例中所有信号的初 始值都是逻辑“0 ”电平。 通讯由传送方( s e n d e r ) 将信号r e q u e s t 变为高开始，这同时也表示传送方己准备完 数据并开始进入话跃状态。然后一接受方( r e c e i v e r ) 作出响应，将信号a c k n o w l e d g e 也变 为高电平。传送方观察到信号的变化表示通i t l , 已经矗览功，就将信号r e q u e s t 变为低，这 表示传送方已不处在活跃状态。接受方也将信号a c k l o w l e d g e 重新变低，完成通讯的第四 个阶段，回复到不活跃状态。 结束了一次通讯的四个阶段后，所有信号的电平都回复到初始定义的状态( 在图1 5 中，就不是这样的情况) 图l ，7 四相通讯协议 第四节异步微处理器的设计现状 表1 4 1 是近几年中设计的异步微处理器的基本情况。从表中可看出，近几年中对异 步徽处理器的研究较多，且各个国家都有，这说明用异步逻辑来实现微处理器的优越性已 披大家普遍认可，现正处在设计的实践和研究阶段a 同时，表中所实现的微处理器的指令集大多是自定义的，这对用户米说使用起来不方 便，不能普及，因此大多数的异步微处理器还未能代替市场上的现有微处理器。 第一章异步电路设计方法简介 表中也给出了各种异步微处理器的设计形式从中可看出，异步微处理器的设计大致 可分为两类： 1 异步设计采用保守且谨慎的设计形式，适合进行正规的综合或验证，但它所实现的电 路结构较简单，如c a p ，t i t a c ，s t - r i s c 2 异步设计采用更大胆的设计形式或非正规的设计方法，但是它所实现的电路结构较 复杂，如a m u l e t ，n s r ，f r e d ，c f p p ，h a d e s ，e c s t a c 和s t r i p 。 根据本文要设计的微控制器的特点( 低功耗) ，第二种类型的微处理器i 殳计方法可能 更适台一些。 表1 - 1 异步微处理器设计的现状 型号设计者设计形式指奇集 c a pc 【j e c h ，u s a 四相双轨协议，自定义1 6 位， 延迟不敏感型 r i s c 1 i k e a m i j l e t i ij 4 u n i v e r s i t yo f两相，b u n d 】e d d a t aa r m a w i u l e t 2 t n 4 1 m a n c h e g t e r ，u k 四相，b u n d l e d d a t aa r m n s r u n i v e r s i t y o f 两