（微电子学与固体电子学专业论文）时分交换的新型fpga互连结构研究.pdf

摘要 摘要 现场可编程门阵列( f p g a ) 以其独特的可编程特性、低掩膜成本、快速产品 开发、方便产品升级等优势成为过去二十年中迅速发展的数字系统核心。f p g a 的结构决定其独特的可编程性能，而在大规模f p g a 芯片中，可编程互连资源占 据整个芯片7 0 的面积和6 0 的延时，冈此互连资源的结构很大程度上决定了 f p g a 芯片的性能，是f p g a 设计的重中之重。 本文总结了国内外f p g a 互连资源的研究现状，指出传统互连结构的特点是 通过空问上的大量冗余以满足实现各种电路连接的灵活性，造成大量互连资源的 浪费。随着f p g a 的规模越来越大，传统互连结构成为提升速度和密度的瓶颈。 本文在时分复用、源同步传输、串行流水线技术的基础上，结合通信系统巾的时 隙交换原理，提出一种新型时分交换f p g a ( 时分交换即基于时分复用的时隙交 换，简称t d e f p g a ) 的互连结构。这种新型互连结构可以减少互连资源占用芯 片的面积、降低设计复杂性、提高可靠性，为开发新型的高逻辑密度、高性能 f p g a 产品打下基础。若该研究能在国产f p g a 芯片中推广应用，将为f p g a 器 件的国产化带来巨大的社会效益和经济效益。 首先提出t d e f p g a 的整体硬件架构：在传统f p g a 的互连资源中添加时 隙交换单元、时分复用单元、串化器、解串器等关键电路，以支持本文提出的时 分交换思想。并采用t s m c6 5 n m 工艺库对关键电路进行仿真，仿真结果证实了 t d e f p g a 互连结构的设计思想。 然后将t d e f p g a 中的时分交换互连结构转换为等价的空问交换互连结构， 建立等价参数化空问交换模型，在c a d 工具v p r 的基础上改进算法和程序，建 立新型t d e f p g a 的软件模型t d e v p r 。 最后在软件模型t d e v p r 的基础上，对t d e f p g a 结构进行评估。将2 0 个m c n c 标准测试电路集在t d e v p rr f l 进行布局布线，比较t d e f p g a 与传 统f p g a 结构布局布线成功所需的最小通道宽度数量w m i n ，结果显示t d e f p g a 可以减少w m i 。数量，减少互连资源，提高布通率，而且复用度越高，时分交换 的效果越好。并在本文提出的面积评估模型上比较t d e f p g a 和传统f p g a 结 构在面积上的差异，结果显示，新型t d e f p g a 相较于传统f p g a 结构，复用 度为8 时，最多可节省2 9 6 的而积，平均最多节省1 5 2 的互连资源而积。证 实使用时分交换的新型t d e f p g a 结构可有效减少互连资源- 与用芯片的面积。 关键词：现场可编程门阵列；可编程互连资源；时分复用；时隙交换；源同步 中图分类号：t n 4 7 a b s t r a c t a b s t r a c t f p g ah a sb e c o m eo n eo ft h ek e yd i g i t a ls y s t e mo v e rt h el a s tt w od e c a d e s b e c a u s eo fi t s u n i q u ep r o g r a m m a b l et e c h n o l o g y , l o w m a s k c o s t ，s h o r t e n t i m e - t o m a r k e ta n de a s yt ou p g r a d e t h ep r o g r a m m a b l ef e a t u r eo ff p g ai sd e c i d e d b y i t s u n i q u ea r c h i t e c t u r e a m o n gt h er e s e a r c h a n d d e v e l o p m e n to ff p g a a r c h i t e c t u r e ，t h ed e s i g no fp r o g r a m m a b l ei n t e r c o n n e c t i o ni st h em o s ti m p o r t a n t , b e c a u s ei tc o s t sa p p r o x i m a t e l y7 0 o f t h ec h i pa r e aa n d6 0 o f t h es i g n a ld e l a y t h i st h e s i ss u m m a r i z et h er e s e a r c ha b o u ti n t e r c o n n e c t i o ni nf p g a p o i n to u tt h a t t h et r a d i t i o n a lf a b r i cg a i nt h ef l e x i b i l i t yb yl a r g er e d u n d a n c ei ns p a c e a st h es c a l eo f t h ec h i pi n c r e a s e ，t h et r a d i t i o n a lf a b r i cs o o nb e c a m et h eb o t t l en e to fs p e e da n d d e n s i t yo ft h ec h i p 1 1 1 i st h e s i sp r o p o s e dan e wa r c h i t e c t u r eo ff p g a ( t i m ed i v i s i o n e x c h a n g e - f p g a w h i c hs h o r t e nb yt d e f p g a ) i n t e r c o n n e c tb a s e do nt i m e d i v i s i o n m u l t i p l e x ，s o u r c e - s y n c h r o n o u s ，p i p e l i n i n g ，a n dt h et h e o r yo f t i m es l o te x c h a n g e t h e n e wa r c h i t e c t u r ec a l lr e d u c et h ea r e ao fi n t e r c o n n e c t i o nr e s o u r c e s ，p l a yd o w nt h e d e s i g nc o m p l e x i t y , i m p r o v et h er e l i a b i l i t y ，l a yt h ef o u n d a t i o nf o rd e v e l o p i n gh i g h d e n s i t ya n dl o wp o w e rf p g ac h i p i tw i l lb r i n ge n o r m o u ss o c i a la n de c o n o m i c b e n e f i t si f t h er e s e a r c hc a nb e a p p l i e di nh o m e m a d ef p g ac h i p s f i r s t l y , p r o p o s e st h ew h o l eh a r d w a r ef r a m e w o r ko ft d e - f p g a ，a d d st i m es l o t e x c h a n g e ，t i m ed i v i s i o nm u l t i p l e x ，s e r i a l i z e ra n dd e s e r i a l i z e rt ot h et r a d i t i o n a lf p g a ， a n dt h e ne m u l a t e dt h ea d d e dc i r c u i t su s i n gt s m c6 5 n mt e c h n o l o g yl i b r a r y , t h e r e s u l t ss h o wt h a tt h ed e s i g no ft d e f p g aa r et h o r o u g h l yc o r r e c t s e c o n d l y , e s t a b l i s ht h es o f t w a r em o d e lo ft d e - f p g at h r o u g ht r a n s p o r tt h et i m e d i v i s i o ne x c h a n g ef a b r i ci n t ot h es p a c ei n t e r c o n n e c t i o nf a b r i c ，b a s e do nt h ec a dt o o l v p ra n dm o d i f yi t sa r i t h m e t i ca n dp r o c e d u r e ，w h i c hn a m e dt d e v p r f i n a l l y , a s s e s st h en e wt d e f p g aa r c h i t e c t u r eb a s e d o nt d e - v p r ，p l a c ea n d r o u t eo nt d e v p rf o r2 0m c n cs t a n d a r dt e s tc i r c u i t s ，c o m p a r e dt h emi n i m a l c h a n n e lw i d t hw m i nb e t w e e nt h et d e f p g aa n dt h et r a d i t i o n a lf p g a t h er e s u l t s s h o wt h a tt h et d e f p g ac a l lr e d u c et h ea m o u n to fw m i n ，e n h a n c et h er o u t a b i l i t y c o m p a r e dw i t ht h et r a d i t i o n a lf p g a ，a n dw i t hl a r g e rm ，ab e t t e rr e s u l t c a nb e o b t a i n e d a n dt h e nc o m p a r e dt h ea r e ad i f f e r e n c eb a s e do nt h ea r e am o d e l ，t h er e s u l t s s h o wt h a tw h e nm = 8 ，w ec a ns a v et h ea r e ao f2 9 6 a tm o s t ，15 2 i na v e r a g e i t p r o v e st h a tt h en e wt d e f p g aa r c h i t e c t u r ec a nr e d u c et h ea r e ao fi n t e r c o n n e c t i o n i l r e s o u r c e s k e yw o r d s ：f i e l dp r o g r a m m a b l eg a t ea r r a y ，p r o g r a m m a b l ei n t e r c o n n e c t i o n ，t i m e d i v i s i o nm u l t i p l e x ，t u n es l o te x c h a n g e ，s o u r c e - s y n c h r o n o u s 1 1 1 目录 图片目录 图1 1 多套配置器件一2 图1 2 可进化硬件平台一3 图2 1f p g a 的硬件体系结构8 图2 2 三输入l u t 电路结构表 9 图2 3 典型的f p g a 可编程逻辑单元示意图9 图2 - 4x i l i n xv i r t e x i i 可编程逻辑单元结构图1 1 图2 5 层次式f p g a 互连结构1 2 图2 6s t r a t i x i i 芯片结构1 3 图2 7s t r a t i x l il a b 结构1 3 图2 8f p g a 的软件设计流程1 4 图2 9f p g a 的全局互连结构一17 图2 1 0f p g a 中心加宽的全局互连结构1 7 图2 1l 不同长度的互连线段示意图18 图2 12 双电源结构2l 图2 1 3 新型低功耗f p g a 互连开关一2 2 图2 14 流水线f p g a 互连结构一2 3 图2 1 5f d p i 互连资源架构2 4 图2 16f d p i i 互连资源架构2 5 图3 1 加入t m 单元的时分复用互连电路2 7 图3 2t m 单元的结构一2 8 图3 3 时钟偏斜s k e w 示意图2 9 图3 4 数据抖动i i t t e r 示意图2 9 图3 5 时分复用互连结构r f l 的s k e w 和i i t t e r 问题2 9 图3 - 6 源同步数据传输3 0 图3 。7 源同步实现方式3 l 图3 8 传统互连和串行互连结构3 l 图3 - 9 流水线互连结构3 2 图3 1 0 数字交换网络3 3 图3 1 lt 型接线器的原理图3 3 图3 12t 型接线器的两种控制方式3 4 图4 1 ( a ) 空问交换原理( b ) 时分交换原理一3 6 图4 2 传统f p g a 互连结构3 8 图4 。3t d e s b 示意图3 9 图4 4 添加若干单元的t d e s b 结构3 9 图4 5t d e f p g a 结构4 0 图4 6 带时钟生成的串化器4 1 图4 7d f f & d l a t c h 4 1 目录 4 8s e r 的仿真结果4 2 4 - 9s e r 的时序示意图4 2 4 1o 解串器电路结构图。4 3 4 1 1e d g e - t o p u l s e 电路。4 3 4 1 2d e s 的仿真结果表4 4 4 1 3d e s 的时序示意图4 4 4 1 48 b i t st d m f t i m ed i v i s i o nm u l t i p l e x ) 4 5 4 - l58 b i t st d m 举例一4 5 4 1 61 1 ) m 的等效示意图4 6 4 1 7t d m 电路图4 7 4 18s h i f t8 的电路图4 7 4 1 9t d m 的仿真图4 8 4 - 2 08 b i t st s e ( t i m es l o te x c h a n g e ) 4 9 4 2 1t s e 工作原理4 9 4 2 2 等价的空问交换开关矩阵4 9 4 2 3t d e f p g a 示意图5 0 4 2 4t d m 和t s e 结合5 0 4 2 5t s e 电路设计5l 4 2 6t s e 的仿真图5 1 5 1v p r 布局布线流程及其在c a d 流程中的位置一5 3 5 2v p r 的布线资源由连接盒和开关盒组成5 4 5 3 ( a ) f p g a 的经典互连结构( b ) 对应的布线资源图5 6 5 - 4 最小宽度晶体管面积定义5 7 5 5 梳状结构品体管版图面积5 8 5 - 6t d e s b 空问交换等价模型5 9 5 7t d e s b 的等价布线资源图6 0 5 8t d e f p g a 互连结构评估流程6 2 5 - 9t - v p a c k 示意图6 3 5 1 0 三种s b 拓扑结构图6 5 5 1 1t d e v p r 的图形界面6 8 5 1 2 初始随机布局一6 9 5 1 3 电路经模拟退火后的最终布局一6 9 5 1 4 电路的布线结果7 0 5 15 布线结果的放大图7 0 5 16 关键路径显示7 1 5 一1 7 全局及详细互连结构的放大图7 2 5 。1 8t d e s b 不同复用度下的放大图形7 3 6 一lt d e f p g a 和传统f p g a 的评估与比较7 4 6 25 b l e 一1 2 i n p u t 的t d e f p g a 结构w m i n 评估结果7 6 6 3 其余四种t d e f p g a 结构的w m i 。评估结果一7 7 6 4 其余四种t d e f p g a 结构的w m i 。平均结果7 8 一v i i 。 图图图图图图图图图图图图图图图图图图图 图图图图图图图图图图图图图图图图图图 图图图图 目录 图6 - 55 b l e 一1 2 i n p u t 的t d e f p g a 结构面积评估结果8 3 图6 - 6 其余四种结构的面积评估结果8 5 图6 7 不同比例下的面积评估结果8 6 图6 8 不同f 。i n 下的面积评估结果8 7 图6 - 9 不同f m 下的面积评估结果8 7 日录 表格目录 表5 - 1m c n cl g s y n t h 9 3 测试电路规模6 1 表6 15 b l e12 i n p u t 的w m i 。评估结果7 6 表6 2 传统f p g a 结构的面积模型8 0 表6 3t d e f p g a 结构的面积模型一8 2 表6 - 45 b l e1 2 i n p u t 的面积结果8 4 表6 5 其余四种结构的面积平均比值8 5 表6 6 时分交换互连结构的不同占比8 6 表6 7 不同f 。i n 情况下的面积评估8 7 目录 a s i c a s s p b l e c l b c b c a d c p l d c m c l u s t e r d f f d l a t c h d e s e h w f s f c f c 抽 f c o u t f p g a g r m i o b i m u x l c l u t m u x n r e o m u x p l d p c m p i p p l l s e r s b 主要英文缩略词 a p p l i c a t i o ns p e c i f i ci n t e g r a t e dc i r c u i t a p p l i c a t i o ns p e c i f i cs t a n d a r dp a r t s b a s i cl o g i ce l e m e n t c o n f i g u r a b l el o g i cb l o c k c o n n e c t i o nb o x c o m p u t e ra i d e dd e s i g n c o m p l e xp r o g r a m m a b l el o g i cd e v i c e c o n t r o lm e m o r y p r o g r a m m a b l el o g i cc l u s t e r d y n a m i cf l i p - f l o p d y n a m i cl a t c h d e s e r i a l i z e r e v o l v a b l eh a r d w a r e c o n n e c t i v i t yo fs b c o n n e c t i v i t yo fc b i n p u tc o n n e c t i v i t yo fc b o u t p u tc o n n e c t i v i t yo fc b f i e l dp r o g r a m m a b l eg a t ea r r a y g e r n e r a lr o u t i n gm a t r i x i n p u t o u t p u tb l o c k i n p u tm u l t i p l e x e r p r o g r a m m a b l el o g i cc e l l l o o ku pt a b l e m u l t i p l e x e r n o n r e c u r r i n ge n g i n e e r i n g o u t p u tm u l t i p l e x e r p r o g r a m m a b l el o g i cd e v i c e p u l s ec o d em o d u l a t i o n p r o g r a m m a b l ei n t e r c o n n e c tp o i n t p h a s el o c k e dl o g i c s e r i a l i z e r s w i t c hb o x x 专用集成电路 专用标准产品 基本逻辑单元 可编程逻辑块 连接盒 计算机辅助设计 复杂可编程逻辑器件 控制存储器 可编程逻辑簇 d 触发器 锁存器 解串器 可进化硬件 s b 的连通度 c b 的连通度 c b 的输入连通度 c b 的输出连通度 现场可编程门阵列 通用开关矩阵 可编程输入输出块 输入选择器 可编程逻辑单元 查找表 多路选择器 一次性开发成本 输出选择器 可编程器件 脉冲编码调制 可编程互连点 锁相环 串化器 开关盒 s r a m s t t d e f p g a t d e v p r t d e s b t m t s e t d m t - v p a c k v p r v h d l w m i i i s t a t i cr a n d o ma c c e s sm e m o r y s l a c kt i m e t i m ed i v i s i o ne x c h a n g e f p g a t i m ed i v i s i o ne x c h a n g e - v p r t i m ed i v i s i o ne x c h a n g e - s b t i m e - m u l t i p l e x e d t i m es l o te x c h a n g e t i m ed i v i s i o nm u l t i p l e x t i m i n g d r i v e np a c k i n g v e r s a t i l ep l a c ea n dr o u t e v e r i l o gh a r d w a r ed e s c r i p t i o n la n g u a g e m i n i m a lo fc h a n n e lw i d t h x i 静态随机存储器 时问裕量 时分交换f p g a 时分交换v p r 时分交换s b 时分复用开关 时隙交换 时分复用 时序驱动打包 布局布线软件 硬件描述语言 最小通道宽度 第1 章引言 1 1f p g a 发展及概述 第1 章引言 自1 9 8 5 年x i l i n x 公司推出首个f p g a ( f i e l dp r o g r a m m a b l eg a t ea r r a y ，现场可 编程门阵列) 至今，f p g a 已经历了二十多年的发展历程。目前f p g a 与a s i c ( a p p l i c a t i o ns p e c i f i ci n t e g r a t e dc i r c u “，专用集成电路) 、a s s p ( a p p l i c a t i o n s p e c i f i cs t a n d a r dp a r t s ，专用标准产品) 一起被列为三大核心芯片。 凭借工艺技术的不断进步和解决方案的锐意创新，f p g a 在逻辑密度、性能、 功耗、成本等方面的突破使其应用领域日益宽广。其独特的可重构计算技术不仅 能够降低数字系统的开发风险与n r e ( n o n r e c u r r i n ge n g i n e e r i n g ，一次性开发 费用) 、缩短上市时间，而且通过动态编程、远程在线重构等技术可以有效地降 低系统的维护升级成本，使得f p g a 在通讯、多媒体、工业控制、数值计算等领 域均得到了j _ 。泛的应用。市场调研机构l i n l e yg r o u p 预测，2 0 1 3 年f p g a 的市场规 模将达至1 j 3 5 亿美元，f p g a 取代a s i c 的趋势愈加明显。勿庸簧疑，f p g a 已经是 半导体领域中一支惹眼的生力军，其应用热点和市场情况已经成为业界关注的焦 点，f p g a 变得越来越重要。 f p g a 独特的阵列架构和现场可编程特性，使其能够充分利用工艺革新带来 的飞跃进步，成为当今最前沿工艺技术的代名词。随着半导体工艺制程的不断进 步，f p g a 的更新速度大大加快。2 0 0 6 年，x i l i n x 和a l t e m 公司相继推出了6 5 n m 的 f p g a 芯片，其系统容量已超过3 0 万逻辑单元，最高工作频率可达到5 5 0 m h z ， 内嵌高性能数字信号处理器d s p 、微处理器m c u 、块r a m 、高速串行接口、时 钟管理以及功耗监控等专用模块【1 】【2 】。2 0 0 8 年，x i l i n x 矛l l a l t e m 公司又相继推出 了4 5 4 0 n mf p g a ，其功耗、性能与成本都有明显的提升，不但持续应用于传统 的通讯与工业市场，范围也逐渐往消费电子领域发展，特别是x i l i n x 公司的 s p a r t a n 6 i l l 系列，由于具备成本与制程的优势，使得过去没有使用f p g a 设计的系 统产品也开始采用f p g a 。日前，x i l i n x 年1 a l t e m 又市兀继发布2 8 n mf p g a 平台【1 】 与上一代4 5 4 0 n m 的产品相比，全新平台功耗降低了一半，而性能却提高了两倍， a l t e r a 公司利用2 8 n m i 艺继续大幅提升f p g a 的逻辑处理等性能：x i l i n x 公司的 2 8 n mf p g a 产品则向s o c 方向发展，通过集成a r m 内核并采用低功耗工艺，集 众家之所长，加快蚕食a s i c 和a s s p 的市场。 f p g a 技术正处于高速发展时期，通用f p g a 芯片针对某些特殊领域或是特 别的应用方向做出了性能和功能上的优化和改进，其重要的技术演进趋势包括： 第1 章引言 面向工业自动化的可重构技术、适合可进化逻辑设计的f p g a 结构、高可靠性低 功耗f p g a 芯片结构设计、以及平台化f p g a 技术等： ( 1 ) 动态可重构f p g a 动态可重构【3 】【4 】是指在一定条件下，f p g a 芯片在系统运行过程巾全部或者 部分电路的可重复配置，它引入了虚拟硬件的概念，在不同的时刻器件完成不同 的功能，提高了可重构硬件资源的利用率。 由于f p g a 的可编程特性，使得其成为动态可重构系统的天然硬件平台。现 在动态可重构系统面临的瓶颈问题是准备时间( 指功能切换之间r f l 配置引起的延 时) 过长，器件重配置速度过慢【5 】【6 1 。针对这一问题，现有的硬件解决方案是使 用多套配置器件或部分可重配置器件【3 j 。 配 置 数 t i 目 i i1 i 据 i 巨 。l 。l。l 。 编程点0编程点1编程点2编程点3 图1 1 多套配置器件 多套配置器件采用多套编程点，有效编程点的内容决定了可重配置逻辑完成 的功能，例如图1 1r f l 有四套编程点o 、l 、2 、3 ，可以存储四套硬件功能。c 0 - - c 3 及配置数据表示对编程点操作的地址和数据信号，通过有效编程点的切换即可实 现功能的切换，切换速度很快，一般为纳秒级。但由于f p g a 版图中编程点占用 的面积市兀当可观，故采用多套编程点设计方法引入的硬件资源会造成面积过大。 而部分可重构器件则分成很多可以独立配置的区域，在整个芯片的运行过程 q 1 ，可以单独对某个可重配置单元进行配置而不影响其他可重配置单元的工作， 只对变化的编程点进行配置可以进一步减少配簧时间。部分可重西己簧器件是更为 常见的硬件结构，如x i l i n x 的v i r t e x 系列、a t m e l 的a t 4 0 k 及f p s l i c 、l a t t i c e 的o r c a 及i s p x p g a 【7 】等。 运用动态可重构的系统不需要中断系统工作，具有更高的灵活性，能够充分 发挥出硬件运算的效率，较适合于应用在高速数字滤波器、演化计算、定制计算 等方面。动态可重构技术是当前国际上f p g a 技术的研究热点之一。 第l 章引言 ( 2 ) 可进化f p g a 可进化硬件【8 e h w ( e v o l v a b l eh a r d w a r e ) 是指与外部环境相互作用时，能 自主、动态地改变其自身结构和行为的硬件电路。 由于f p g a 的电路功能可通过对其底层结构加载不同的配置位而灵活地改 变【2 3 1 ，因此自从f p g a 出现以来，越来越多的研究人员开始进行基于f p g a 的 硬件进化研究。典型的硬件平台如图1 - 2 所示。其中，遗传算法模块包括初始化 模块、种群及适应度存储、交叉模块和变异模块，其完成的主要功能是根据适应 度函数值，对染色体按遗传算法进行操作，并将操作后的染色体传至虚拟f p g a 结构模块；适应度评估模块包括进化e t 标存储电路、适应度计算电路，负责计算 染色体相应的适应度；虚拟f p g a 结构模块则主要是根据接收到的染色体对可进 化硬件进行配箕，实现目标电路。 图1 - 2 可进化硬件平台 可进化硬件技术在智能化通信网络、智能感知、模式识别与人工智能等方面 均有着j 泛的应用前景【9 1 。 ( 3 ) 低功耗f p g a 商业芯片1 ，a c t e l 的产品在低功耗f p g a 领域处于领先地位。近年来推出 静态功耗为5 9 w 的超低功耗f p g a i g l 0 0 系列产品。同时还而向高性能及 对功耗敏感的系统，推出了p r o a s i c 3 l 系列f p g a 产品，p r o a s i c 3 l 器件的动 态功耗为1 0 0 m a ，静态功耗为1 肚w 。它以p r o a s i c 3 架构为綦础，有2 5 万到3 0 0 万个门电路，带有嵌入式s r a m 存储器、大量i o 、锁市口环( p l l ) 以及非易失 性存储器。 随着工艺进入深亚微米，f p g a 芯片的功耗越来越大，静态漏电功耗所占的 比例也越来越大，低功耗对于f p g a 芯片来说已经不再是一个锦上添花的性能优 第l 章引言 势，而是关系到芯片可靠性最重要的性能参数- y 1 0 】【1 1 】。 ( 4 ) 平台化f p g a x i l i n x 公司推出的第三代v i r t e x 器件v i r t e x 2p r o 系列引入了平台化f p g a 的 概念【1 】，它在f p g a 芯片巾集成了可编程逻辑、存储器、时钟资源、信号处理、 软或硬处理器内核、高速串行接口等功能单元，并根据f p g a 面向的不同应用领 域增加或减少这些功能单元，使得f p g a 不仅仅是一个器件，而是当成一个标准 的、虚拟的s o c 平台来应用。 在f p g a 技术领域的众多热点研究中，无论对于面向哪种特定应用领域的 f p g a 而言，f p g a 的体系结构和底层电路设计一商是学术界和工业界的研究热 点，其研究方向可分为两大类：一类是针对f p g a 硬件结构中所涵盖的可编程逻 辑资源、可编程互连资源、可编程输入输出资源、嵌入式m 核等问题，以面积、 速度、功耗为目标进行优化设计；另一类则是针对高可靠性、动态可重配置、结 构容错等新应用而进行的研究。f p g a 硬件结构中的可编程互连资源是f p g a 的 关键组成部分，本文的研究重点即在于此。 1 2 研究意义 互连资源是f p g a 的关键部分，因为： 互连资源占据f p g a 将近7 0 的芯片而积i 】2 j ； 一个电路接近6 0 的信号延时由互连资源造成i l 引，而非逻辑块的延时： 虽然工艺尺寸缩小，但是互连资源的延时并没有像逻辑单元块的延时那 样下降，伴随着每次工艺的更新，f p g a 巾互连资源的延时反而在增长【l 3 | 。 互连资源的设计可以说是f p g a 结构设计的重 i 之重，互连资源设计的好坏 将直接影响f p g a 芯片的性能。 国内外的研究者为了提高f p g a 互连资源的性能，分别在互连资源种类、 互连资源比例、r 瓦连资源拓扑结构等方而进行了大量研究1 1 4 。2 5 j ，然而这些改进都 是基于传统互连结构进行空问结构上的改进。传统f p g a 互连结构的特点是通过 空问上的大量冗余以满足实现各种连接和逻辑电路的灵活性，传统f p g a 的丌关 矩阵中包含大量实现空问交换的互连开关【1 5 】【16 1 ，而在现代商业f p g a 的应用实 例中，即使一个复杂设计使用了9 9 的逻辑资源，其所使用的互连资源占全部互 连资源的比例也很小，造成了人量互连资源的浪费。 f p g a 经过二十多年的发展，从几大f p g a 厂商的主流产品结构趋于雷同的 特点，可以看出在传统的空问交换互连结构下做出突破性改进已经越来越困难 了。而随着f p g a 的规模越来越大，每个互连通道的互连线数量越来越多，对 f p g a 的逻辑密度和速度要求也越来越高，传统的互连结构已经成为提升f p g a 第l 章引言 速度和密度的瓶颈。 本文提出一种时分交换的f p g a 互连结构，在不增加互连线的前提下大大增 加了互连资源的可连接性，同时节省了互连资源的面积，以适用于开发新型的高 逻辑密度、高性能的低功耗f p g a 芯片。 1 3 工作重点 本文的工作重点是： 1 ) 在时分复用、源同步数据传输、串行流水线结构、t 型接线器的基础上，提 出一种支持时分交换的f p g a ( t i m ed i v i s i o ne x c h a n g e f p g a ，以下简称 t d e f p g a ) 的整体硬件架构并阐述其工作原理，指出与传统空间交换互连 结构的不同之处，其中时分交换是指在时分复用线上时隙之问的交换。 2 ) 通过在传统f p g a 结构中添加t s e ( t i m es l o te x c h a n g e ，时隙交换单元) 、 t d m ( t i m ed i v i s i o nm u l t i p l e x ，时分复用单元) 、s e r ( s e r i a l i z e r ，串化器) 、 d e s ( d e s e r i a l i z e r ，解串器) 等关键单元电路，支持本文提出的时分交换思 想。描述每个关键单元电路的工作原理及具体电路设计，并采用t s m c6 5 n m 工艺库对关键电路进行仿真，仿真结果证实了t d e f p g a 的设计思想。 3 ) 将t d e f p g a 巾的时分交换互连结构转换为等价的空问交换互连结构，建立 等价参数化空问交换模型，在布局布线软件v p r 2 6 】( v e r s a t i l ep l a c ea n d r o u t e ) 的基础上改进算法和程序，生成与t d e f p g a 结构相对应的布线资 源图，从而建立新型互连结构的软件模型t d e v p r 。 4 ) 在软件模型t d e v p r 的基础上，对时分交换互连结构进行评估，详细阐述 其评估流程及相应的算法。结合t d e v p r 的图形界而，观察t d e f p g a 的 布局布线结果，可以看出t d e f p g a 相较于传统f p g a 结构，互连资源的 可连接性增强，同时提高了布通率。 5 ) 将2 0 个m c n c 标准测试f t i 路集在t d e v p r 中进行布局布线，比较 t d e f p g a 与传统f p g a 结构在不同逻辑密度的f p g ar f l 布局布线成功所需 的最小通道宽度数量w m 然后将比较的结果进行统计，得出结论： t d e f p g a 结构相较于传统f p g a 结构，布局布线成功所需的w m i 。数量减 少，证实新型t d e - f p g a 可以减少互连资源，提高布通率，并且复用度越高 ( m 越大) ，时分交换的效果越好，w m i n 的数量减少得越多。 6 ) 考虑v p r 巾而积模型的不足，提出一种支持t d e f p g a 互连资源的而积评 估模型。v p r 的面积模型是以最小宽度揣体管而积作为测评标准，通过估算 实现用，j 电路所需的最小宽度品体管的个数，来实现f p g a 面积的丰兀对评估， 未考虑定制单元面积，不适应时分交换的新型互连结构，面积结果不直观。 第l 章引言 本文提出一种以晶体管的