（微电子学与固体电子学专业论文）极低电压极低功耗锁相环的设计与实现.pdf

摘要 摘要 无线通信系统的快速发展，促使射频i c 向高集成度、低成本、低功耗、小 型化等方向发展。而锁相环作为频率合成器的主要实现方式，广泛应用于射频集 成电路中。因此，它要求具有低功耗和低相位噪声的特点。近年来，随着c m o s 工艺尺寸的不断缩小，电源电压也等比例缩小，这使得低电压的电路研究和设计 再次成为热点。另外，传统的整数分频锁相环由于本身存在的固有缺陷，已无法 满足现代无线通信系统对频率切换速度、频率分辨率以及噪声等指标越来越高的 要求。因此本论文的目的是研发极低电压( s0 8 v ) 、极低功耗的锁相环芯片。 当前国外对极低电压的锁相环还处在研究阶段，离产品的问世还有一段距 离。国内对小数分频锁相环的研究近几年也呈现繁荣之势，但针对极低电压的研 究还处于起步阶段。因此，研究并实现极低电压、极低功耗的锁相环芯片对提升 我国集成电路的设计水平有着重要的意义。 本文的主要工作和创新点包括： 1 、基于对锁相环系统的理论分析，建立了小数分频锁相环的系统级仿真模 型，包括系统线性描述模型、系统行为级模型和噪声分析模型；分析锁相环各个 模块的噪声传递特性和其对输出相位噪声的影响，为优化锁相环的设计提供了一 系列指导性的原则。 2 、分析了鉴频鉴相器的非理想因素( 鉴相死区问题) 、电荷泵的非理想效应 ( 充放电电流失配、电荷泄露和开关效应) 、调制器的噪声整形特性以及自 动频带选择模块的性能指标及影响因素，并提出了符合设计指标的高性能结构。 3 、采用s m i c6 5 n m1 p 8 mc m o s 工艺实现了2 4 g h z 整数分频锁相环。测 试结果表明，锁相环能正常工作在0 8 v 电源电压下，其中v c o 工作在0 5 v 电 源电压下2 4 g h z 整数分频锁相环的调谐范围为2 1 1 6 2 4 1 9 g h z ，相位噪声在 1 1 8 3 3 1 2 2 3 4 d b c h z 1 m h z ，参考杂散低于6 9 8 d b e ，功耗仅为3 3 m w ，锁定 时问 1 2 i - t s ，它的综合性能指标f o m 值为1 8 0 d b 1 8 4 d b ，达到国内领先水平。 4 、采用s m i c6 5 r i m1 p g mc m o s 工艺实现了6 g h z 小数分频锁相环芯片 i i i 浙江大学硕士学位论文 测试结果表明，锁相环能正常工作在0 8 v 电源电压下，其中v c o 工作在0 5 v 电源电压下6 g h z 小数分频锁相环的调谐范围为5 6 6 6 - - - 6 2 1 g h z ，其相位噪声为 1 0 5 1 1 0 5 d b c h z 1 m h z ，功耗仅为6 2 m w ，锁定时间 - - j 、工作上的指导和生活上的关心与帮 助。你们的培养、关心和支持激励着我在自己的研究领域中不断前行! 感谢金仲和、谢银芳、冉立新等诸位老师在测试芯片过程中给予的支持和 帮助；感谢上海集成电路中心给予项目的支持，使得流片得以顺利进行。 感谢周海峰师兄，是他引导我深入课题，传授我多年的科研经验，并在我 遇到问题时不厌其烦地帮助我。感谢与我合作的杨伟伟同学，课题的顺利进展 与你的努力密不可分感谢罗豪师兄、刘晓鹏同学、梁国同学和王昊师弟在科 研上的慷慨帮助，没有与你们在数模混合电路设计上的经验交流我的课题无法 顺利完成。 感谢实验室的程维维、蔡坤明、张昊、宋波、彭成、范镇淇、张慧金、张 斌、廉玉平、张艳等师兄师姐，感谢胡佳贤、马飞、张世峰、吴梦军、刘世洁 等同学，感谢你们一直以来对我的关心与帮助。感谢廖璐、郑剑锋、王文博、 许超群、王明宇等师弟师妹们，是你们让我的生活更加丰富而充实，留下了许 多美好回忆。 浙江大学硕士学位论文 感谢陈朋、梁泉、魏源、小幺、秋芳、朱国锋、马方、柯津津等朋友， 让我在完成繁重的学业之余，享受到生活的美好和朋友之间的情谊，感谢你们。 我还要感谢父母的养育之恩，在我的成长过程中，你们无时无刻不在关心 我、挂念我，你们在各方面的支持，激励着我克服困难、努力奋斗感谢我的 哥哥嫂嫂对我的关爱，感谢我所有的家人和亲戚，谢谢你们默默的支持，你们 永远是我坚强的后盾。 谨以此文献给关心、帮助我的每一个人! 梁筱 2 0 1 2 年2 月 缩略词表 a f c c p d r c d a c e s d i c l f l o l p e l v s n m o s m a s h m m m p t p f d p c b p d p f d p l l p m o s r f s o c t s p c v c 0 、l a n 缩略词表 a d a p t i v ef r e q u e n c yc a l i b r a t i o n c h a r g e - p u m p d e s i g nr u l ec h e c k d i g i t a l - t o - a n a l o gc o n v e r t e r e l e c t r o - s t a t i cd i s c h a r g e i n t e g r a t e dc i r c u i t l o o p f i l t e r l o c a lo s c i l l a t o r l a y o u tp a r a s i t i ce x t r a c t i o n l a y o u tv e r s u ss c h e m a t i c n c h a n n e lm e t a lo x i d es e m i c o n d u c t o r m u l t i - s t a g en o i s es h a p i n g m e t a l i n s u l a t o r m e t a l m o d i f i e d - p r e c h a r g e dt y p ep f d p r i n t e dc i r c u i tb o a r d p h a s ed e t e c t o r p h a s e - f r e q u e n c yd e t e c t o r p h a s e - l o c k e dl o o p p c h a n n e lm e t a lo x i d es e m i c o n d u c t o r r a d i of r e q u e n c y s y s t e m - o n - c h i p t r u e - s i n g l e p h a s e - c l o c k v o l t a g e - c o n t r o l l e do s c i l l a t o r w i r e l e s si ，o e a la r e an e t w o r k 自动频带选择 电荷泵 设计规则检查 数模转换器 静电放电 集成电路 环路滤波器 本地振荡器 版图寄生参数提取 版图原理图一致性检查 n 型金属氧化物半导体 多级级联 金属绝缘层金属电容 改进型预充电鉴频鉴相器 印刷电路板 相位检测器 鉴频鉴相器 锁相环 p 型金属氧化物半导体 射频 单芯片系统 单相时钟 压控振荡器 无线局域网 v i i 浙江大学硕士学位论文 v i i i 绪论 1 1 课题背景及意义 1 绪论 现代无线通信系统的蓬勃发展促进了低功耗、高性能的射频前端集成电路的 研究与开发。而半导体工艺的不断进步和射频集成电路设计水平的大幅提高，使 得射频集成电路在保证高性能的前提下，朝着低功耗、高集成度、低成本等方向 发展。频率合成器作为高品质射频前端电路的关键组成部分，它可以为混频器和 无线接收器的载波恢复产生本振信号，还可以完成信号的调制、解调和载波恢复 等功能，因此在无线通信领域中得到广泛地应用。锁相环( p h a s e l o c k e dl o o p ， p l l ) 由于结构简单、工作频率高、功耗低、适于标准i c 工艺集成等优点，成 为现代无线通信系统应用中最流行的一种频率合成器结构。 随着无线通信应用的不断增多，频谱变得越来越拥挤。为了使数据能够调制 在一个给定的频率上而不影响其他用户，需要一个精确的频率基准，这就需要锁 相环有较高的输出频率分辨率整数分频锁相环只能输出整数倍的参考频率。若 要提高频率分辨率，则要减小参考频率。根据经验准则，为了保证环路的稳定性， 环路滤波器的带宽至少要比参考频率小1 0 2 0 倍。于是，高的频率分辨率就意味 着窄的环路带宽；但另一方面，环路带宽越窄，频率切换速度越慢，于是便增加 了环路的建立时间。同时，当参考频率很小时，在输出频率不变的情况下，环路 分频比n 就要增大，使得输入参考噪声、电荷泵噪声等具有低通传输特性的噪 声源在输出端的影响扩大为初值的n 2 倍，使得锁相环带内噪声也相应的增加。 因此，整数分频锁相环由于本身存在的固有缺陷，已无法满足现代无线通信系统 对频率切换速度、频率分辨率以及噪声等指标越来越高的要求。 小数分频( f r a c t i o n a l - n ，f n ) 概念的引入解决了这一矛盾。如果分频器能 进行小数分频，那么每当改变一位小数时，就可以在不降低参考频率的同时提高 频率分辨率。小数分频锁相环能够在输出很高的频率分辨率的同时而不影响频率 切换速度从而得到了广泛的应用。但是数字分频器本身不能进行小数分频，它利 用可变的整数分频比来达到小数分频。最初的小数分频器利用数字累加器来实现 浙江大学硕士学位论文 小数分频比累加器的输出在每个参考周期都与预设的小数分频比进行累加，使 得累加器不断溢出，这个溢出值不断地改变分频器的瞬时分频比，从而使分频器 进行n 与n + 1 分频，得到n 到n + 1 之间的小数分频比。理论上，采用累加器可 以实现任意精细分辨率的频率输出。另外，参考频率的提高相应地改善了锁相环 的相位噪声和参考频率馈通噪声( 输出相同频率采用了相对于整数分频比较小的 分频比，所以对相位噪声的抑制更加好) 由此，我们可以知道小数分频锁相环 比整数分频锁相环有更好的噪声性能。 但是由于小数分频存在周期性的分频比跳变，在每个鉴相周期，压控振荡器 输出经分频器分频的实时频率与输入参考频率存在频率差，使得鉴频鉴相器的输 入信号存在相位差。这个相位差会持续地累积，直到累积到一整周时，才除去它 所以，在鉴相器上会出现锯齿状的周期性的相位误差。这一锯齿形的相位误差如 果不经过补偿就直接加到压控振荡器上，就会在锁相环的输出频率上出现严重的 小数分频杂散。若不除去小数分频杂散，锁相环则无法使用。因此，可通过累加 器和鉴频鉴相器互补的输出相差来除去分频杂散。但是该方法不但结构复杂，而 且需要高精度的数模转换器( d i g i t a l - t o a n a l o gc o n v e r t e r ，d a c 或d a 转换器) ， 因此很少被人采用。 采用调制技术对所需分频比进行调制是最近几年才提出的一种思想它 通过噪声整形技术，将上述所说的小数分频在鉴相器上产生的锯齿形相位误 差的能量变换到高频段，并利用环路本身的低通特性将其滤除。这种误差校正技 术在成本、面积和复杂度上都优于前面累加器所用的方法，它不仅能有效的消除 小数分频杂散，提高小数分频器的频谱纯度，而且能够提高频率分辨率和稳定性。 因此，小数分频锁相环已成为高性能频率合成器采用的主流结构。目前，有 许多成功的小数分频锁相环设计实例，其中有的已形成了产品。但是， 小数分频锁相环在设计难度上要比整数分频锁相环复杂得多，而且对它的一些特 性的了解还不是非常透彻，需要进一步的研究和探索。 除了通过提高锁相环的输出频率分辨率来缓解无线通信应用中频谱拥挤的 现象，锁相环还可以通过扩展频段的方法来增加信道数目，这就需要锁相环有较 宽的频率输出范围为了提高锁相环的频率输出范围，可以增加压控振荡器 2 ( v o l t a g e c o n t r o l l e do s c i l l a t o r ，v c o ) 的增益，但是大的v c o 增益会恶化锁相 环的相位噪声。为了在降低v c o 增益的同时保证它的频率输出范围，可以采用 多频带的v c o 结构它通过控制一系列电容阵列的打开和关断来调节l c 谐振 器中电容的大小，从而大大地扩展了锁相环的输出频率范围 1 - 2 1 。由于v c o 的每 一条频带的频率覆盖范围不同，应用时总是要先根据参考频率来确定目标频率所 在的频带，即选择适当的v c o 开关电容阵列的控制字，然后再通过改变v c o 的控制电压来调整具体的输出频率，从而使锁相环达到锁定。因此在使用开关电 容阵列v c o 的锁相环中，需要设计自动频带选择电路来配合v c o 选择适合频 率范围的频带，使系统能够自动锁定。 另外，国际半导体技术发展线路图指出，当c m o s 进入h i l l 尺寸后，为了 避免热载流子效应、栅击穿以及功耗密度过大等问题，电源电压也必须等比例缩 小。而传统的模拟电路的结构往往只适用于较高的电源电压。它能够保证在多个 器件级联的情况下，还有足够的电压余量来满足信号的摆幅要求。在低电源电压 下，模拟电路尤其是射频( r f ，r a d i of r e q u e n c y ) 电路的设计受到了极大的挑战。 此外，在某些应用领域，如在一些特殊的使用电池的仪器中，像穿戴式医疗监护 器，要求它的供电电压小于1 2 v ，功耗为几毫瓦。为了推动这种技术的发展， 在穿戴式的医疗系统中无线电收发器的锁相环【3 】就需要是低功耗、低电压的。在 上述背景下，极低电压的小数分频锁相环由于具有低功耗、高频率分辨率、快速 锁定等优点，在无线通信设备中有着重要的地位，对它的研究和设计也成为一种 趋势。因此，本文针对极低电压的小数分频锁相环进行了设计研究 1 2 锁相环的发展与现状 近二十多年来，电子技术发展速度惊人，由此而研制生产的电子设备，特别 是通信、雷达、电子对抗、航天航空等电子系统的性能也越来越好。电子系统的 发展要求锁相环的性能和指标相应地提高。锁相环作为频率合成器的主要实现方 式，也得到了快速的发展。下面简单介绍锁相环的发展。 锁相环芯片的集成度和各项技术指标与过去相比都有很大的提高，但是价 格比过去却有不少的降低。锁相环芯片的体积和功耗越来越小，比如a d i 公司 浙江大学硕士学位论文 的a d f 4 3 6 0 系列芯片在内部集成了v c o ，只需要在外围加电感来选择输出频率 就可以了a d f 4 3 6 0 9 芯片是集成v c o 的小数分频p l l 芯片，这给芯片成本进 一步下降提供了可能。芯片的工作频率越来越高，如a d i 公司生产的p l l 芯片 a d f 4 1 0 7 已能工作到7 g h z 。 传统的电压型鉴相器已经不是主流结构，电荷泵技术越来越多地得到应 用，鉴相器的输出从误差电压变为误差电流。理论上来说，电荷泵的增益是无穷 大的，只要满足v c o 的电压输入范围，电荷泵就能锁定任意频率。因此，电荷 泵的引入拓宽了锁相环的频率锁定范围。早期的环路滤波器通常采用有源结构， 随着电荷泵技术的发展，无源环路滤波器由于不会引入有源滤波器的噪声而得到 了广泛地应用因此采用电荷泵型锁相环可以在一定程度上降低锁相环的噪声。 小数分频锁相环芯片的快速发展。小数分频锁相环与整数分频锁相环相 比，在更高的参考频率下可以有较高的频率分辨率。这样可以以更低的成本来实 现相同的指标。随着数字电路的不断发展，各种数字抑制小数杂散的技术也不断 出现，这为小数分频锁相环的发展创造了条件。k i n g 4 】和w e l l s 5 】在1 9 8 0 和1 9 8 4 年发表了用具有数字噪声整形功能的调制器来产生随机瞬态环路分频比，将 用于a d 的调制方式引入到小数分频器中，从而消除小数分频杂散。 目前，国际无线通讯芯片巨头，如t i 、q u a i c o m m 、a d i 、s k y w o r k s ，国家 半导体等，以及著名大学s t a n f o r d 、u cb e r k e l e y 、u c l a 、德克萨斯a & m 大学 睁7 】，加拿大卡尔顿大学【8 】，韩东国际大学【9 】等，都对小数分频锁相环进行了深 入的研究和开发，并取得了空前的成果。其中，a d i 在2 0 0 7 年1 1 月发布了一款 小数分频锁相环频率合成器( a d f 4 1 5 7 ) 该产品有较高的频率分辨率，能提高 无线基础设施、卫星和射频系统性能、降低设计成本并且简化了设计复杂性，适 合用于需要低相位噪声和超精细控制分辨率的应用。而国外高校的研究主要集中 在对调制器( d e l m - s i g r a am o d u l a t o r ，d s m ) 的设计【6 】、低相噪、低抖动的研 究以及快速锁定的研究 国内在这一方面也作了许多研究工作。对小数分频锁相环研究的高校有：清 华大学【1 0 1 ，复旦大学【1 1 1 ，上海交通大学【1 2 1 。其中，清华大学利用m a s h l 1 1 三 阶调制器和可编程预分频器设计了一款低噪声的小数分频器。复旦大学采用 4 绪论 带自适应频率校准的宽带压控振荡器来覆盖要求的频段，并采用3 位量化、3 阶 的调制器来实现小数分频和改善锁相环的带外噪声。而国内大多数的无线通 讯制造商都局限于理论研究或是应用国外现有的集成电路产品，对锁相环关键部 件的研究较少。信息产业部第4 1 所在这一方面取得了一些成绩，已经研究出了 比较成熟的产品。国内的广嘉电子公司于2 0 0 8 年3 月推出一款完全自主知识产 权的射频小数分频锁相环b g l 5 2 7 p ，它可提供低相位噪声和精细的频率分辨率， 主要应用于g s m ，p c s ，d c s ，w i f i ，w i m a x ，c d m a 和g p s 等。总的来说， 国内的无线通讯制造商虽然在市场上占有一席之地，但由于没有掌握射频集成电 路的核心技术，不能满足我国电子产品对频率源越来越高的需求，因而导致在与 国外制造商的竞争中处于劣势。因此研究小数分频锁相环的关键技术，开发基于 深亚微米工艺的r fc m o s 低功耗、高集成度、低成本的射频集成电路具有重要 的科学意义和实用价值。 锁相环的工作电压越来越低。目前，国内外产业界生产的小数分频锁相环 的供电电压一般在3 3 v 及以上，不适用于低电压的应用。在锁相环的低电压方 面，目前国内外的研究还是比较少的，高校中主要的研究单位有香港科技大学 1 1 3 - n ，哥伦比亚大学【1 5 】，上海交通大学【1 6 1 等。l e u n g & l u o n g 1 3 】在o 1 8 “mc m o s 工艺中采用变压器反馈v c o 设计了1 v 工作电压的整数分频锁相环。 w a n g & l u o n 9 1 1 4 1 在文献【1 3 】的基础上采用改进的变压器反馈v c o 和2b i t 三阶 调制器设计了0 8 v 的小数分频锁相环。d m c d o n a g h 等【1 7 1 设计了一款1 1 5 v 工作电压的采用自适应电荷泵双回路结构的低相位噪声的c m o s 锁相环。l e u n g 等【1 8 】设计了一款基于o 1 8 “mc m o s 工艺的1 v 电源电压的适用于w l a n 8 0 2 1 1 a 的整数分频锁相环。d e h n g 等【1 9 】设计了一款工作在1 v 电压下，在不包含v c o 功耗时功耗为3 5 6 m w 的锁相环。在这些文献中，锁相环所采用的工作电压能够 达到o 8 v 1 v ，而在标准的o 1 8 p mc m o s 工艺中，普遍采用1 8 v 工作电压。这 说明随着低功耗要求的发展，低工作电压已经成为一种趋势。在国内c m o s 工 艺技术已经接近国际先进水平的情况下，有必要进行跨越式发展，前瞻性地研究 超低电源电压下模拟射频i c 设计，与国际研究领域站在同一起跑线上这对提 升我国集成电路前沿技术的国际竞争力具有积极作用。因此，研究和设计具有自 浙江大学硕士学位论文 主知识产权的o 8 v 小数分频锁相环具有很大的现实意义 1 3 本论文的主要工作 无线通讯系统的快速发展，推动了射频前端芯片设计的发展。近年来，随着 c m o s 工艺尺寸的不断缩小，使电源电压也等比例缩小，这也使得低电压的电路 研究和设计再次成为研究的热点。 锁相环电路已有近百年的发展历史，如今，基于锁相环结构的频率合成器也 已得到极为广泛的应用，但设计低功耗、高频率分辨率、宽频率输出范围的锁相 环仍然复杂并富有挑战 本论文的主要工作和贡献有： l 、基于对锁相环系统的理论分析，建立了小数分频锁相环的系统级仿真模 型，包括系统线性描述模型、系统行为级模型和噪声分析模型；针对小数分频锁 相环系统，利用s i m u l i n k 软件对锁相环的各个模块进行行为级建模，并进行闭 环仿真和功能验证；利用m a t l a b 和p l ld e s i g n a s s i s t a n t 软件对锁相环的噪声模 型进行仿真，得出锁相环各个模块的噪声传递特性和其对输出相位噪声的贡献， 为优化锁相环的设计提供了一系列指导性的原则。 2 、详细分析了鉴频鉴相器的“死区”效应和电荷泵的非理想效应，并对各 种电荷泵结构进行讨论；基于上述分析，设计了适用于0 8 v 电源电压的高速、 低功耗、无死区的鉴频鉴相器；采用一些改进措施，设计了适用于o 8 v 电源电 压的宽电压摆幅的电荷泵电路。 3 、设计了分频系数从1 3 1 之间连续可调的数字可编程计数器，并与预分频 器一起实现了高速可编程分频器；用v e r i l o g 代码实现可编程分频器中的数字部 分，并对其进行仿真验证、综合和布局布线；分析了调制器的工作原理，对 于小数分频锁相环中常用的四种三阶调制器的性能进行了分析讨论，并用 m a t l a b 仿真了每种结构的输出功率谱密度；设计了多级级联结构的调制器， 用v e r i l o g 代码实现，并对其进行仿真验证、综合和布局布线 4 、详细介绍了自动频带选择的原理和它的性能指标；分析了开环自动频带 选择电路和闭环自动频带选择电路的优缺点；设计了高性能自动频带选择电路， 6 绪论 用v e r i l o g 代码实现其功能，并进行综合和布局布线；用s p e c t r e v e r i l o g 对整个锁 相环进行数模混合仿真，验证其功能 5 、横2 4 g h z 整数分频锁相环和6 g h z 小数分频锁相环，并进行晶体管级 系统仿真；用m a t l a b 分析锁相环系统中各个模块的噪声贡献并计算总的输出相 位噪声；详细介绍了版图设计中的优化措施并给出了两款芯片的版图并进行流 片；分别给出了2 4 g h z 整数分频锁相环和6 g h z 小数分频锁相环的测试结果。 总的说来，本论文的工作是在前人工作成果的基础上，对一些方面提出了自 己的想法和改进，广泛采用了一些成熟的技术来完成锁相环的设计。本论文涉及 了锁相环的理论研究、系统级建模、电路仿真、流片和测试，完成了极低电压、 极低功耗、高频率分辨率、宽频率输出范围的锁相环电路的设计、流片与测试， 建立了一套规范的数模混合电路设计流程。 1 4 论文的组织结构 论文第二章介绍了锁相环的基本理论和小数分频锁相环的基本组成。基于对 锁相环系统的理论分析，建立了小数分频锁相环的系统级仿真模型，包括系统线 性描述模型、系统行为级模型和噪声分析模型。针对小数分频锁相环系统，利用 s i m u l i n k 软件对锁相环行为级模型进行仿真研究。并利用m a t l a b 和p l ld e s i g n a s s i s t a n t 软件对锁相环的噪声模型进行仿真，得出锁相环各个模块的噪声传递特 性和其对输出相位噪声的贡献，为优化锁相环的设计提供了指导性的原则。 第三章详细介绍了鉴频鉴相器的基本原理和它的非理想性( 鉴相死区问题) ； 详细分析了电荷泵的非理想效应( 充放电电流失配、电荷泄露和开关效应) ，并 通过对各种电荷泵结构的讨论，合理选择适用于极低电压的电荷泵结构；应用一 些改进措施，完成了o 8 v 电源电压下的高性能的鉴频鉴相器和电荷泵的电路设 计；通过s p e c t r e 仿真分析其瞬态特性并在各个工艺角下进行仿真验证。 第四章首先介绍了小数分频的原理，然后对构成小数分频器的可编程分频器 和调制器分别进行设计。针对可编程分频器，详细介绍了低速分频器的实现 方式，并用m o d e l s i m 对分频器的v e r i l o g 代码进行仿真验证。针对调制器， 分析了它的工作原理，并详细介绍了四种常见的三阶调制器结构，用m a t l a b 7 浙江大学硕士学位论文 仿真这四种结构的输出功率谱密度。用v e r i l o g 代码实现了多级级联结构，并进 行综合验证和布局布线。最后提出了一种适用于极低电压高速的流水线的多级级 联结构。 第五章详细介绍了自动频带选择的原理和它的性能指标；通过对各种自动频 带选择结构的讨论，合理选择高性能的自动频带选择电路，并用v e r i l o g 代码实 现其功能，并进行仿真、综合和布局布线；用s p e c t r e v e r i l o g 对整个锁相环进行 数模混合仿真，验证其功能。最后提出了自动频带选择电路锁定时间的优化措施。 第六章在前面几章的基础上构建了两个锁相环电路，分别为2 4 g h z 整数分 频锁相环和6 g h z 小数分频锁相环，并进行晶体管级系统仿真：用m a t l a b 分析 锁相环系统中各个模块的噪声贡献并计算总的输出相位噪声。详细介绍了版图设 计中的优化措施并给出了两款芯片的版图。最后分别给出了2 4 g h z 整数分频锁 相环和6 g h z 小数分频锁相环的测试结果，并与国内外有关低电压锁相环的研究 进行比较 第七章对本论文进行了总结，并提出了对未来工作的展望。本章首先对成果 进行了总结，然后提出了未来在芯片性能的提高、实际应用、提高芯片集成度等 方面的改进措施。 8 锁相环基础 2 1 锁相环基本理论 2 锁相环基础 锁相环按分频器的类型可以分为整数分频锁相环和小数分频锁相环两大类。 整数分频锁相环的输出频率为参考频率的整数倍，其频率分辨率即为参考频率。 为了提高频率分辨率，就必须降低参考频率。但是，在给定的环路带宽下，参考 频率越低，输入馈通噪声的增益就越大，环路对输入馈通噪声的抑制也就越弱。 提高频率分辨率和减小输入馈通噪声是相互矛盾的。另外，由于环路带宽要至少 小于参考频率的1 1 0 ，因此，参考频率越低，环路带宽就要越小，频率切换速度 就越慢。频率分辨率和频率切换速度也存在矛盾。 小数分频锁相环可以输出小数倍的参考频率，它使频率分辨率不再与参考频 率息息相关。因此在高参考频率下，它不仅可以得到较高的频率分辨率，而且可 以得到较快的频率切换速度。参考频率的提高同时改善了锁相环的带内相位噪声 和参考频率馈通噪声( 输出相同频率采用了比整数分频比小的分频系数，所以能 更好地抑制噪声) 。因此，小数分频锁相环可以解决整数分频锁相环的基本矛盾。 小数分频锁相环的小数分频是通过可编程整数分频器分频系数的动态变化 来实现平均意义下的小数分频比的。但是这种分频系数的动态变化会在输出频谱 中引入严重的小数毛剌干扰，恶化锁相环的总体相位噪声特性。所以，在使用小 数分频器时，必须采用必要的措施来弥补小数分频器所带来的额外噪声。弥补小 数分频器的小数杂散的方法有几种，其中最简单、最有效、应用最广的就是在小 数分频器中加入调制器。理想的小数分频锁相环通过随机化瞬时分频比 来克服小数杂散的产生。同时，高阶调制器有噪声整形特性，可将量化产生 的噪声移至高频，通过锁相环环路的低通滤波作用，获得较好的相位噪声特性。 2 2 锁相环的基本结构 整数分频电荷泵锁相环的基本结构如图2 1 中红色框所示。它由鉴频鉴相器 9 浙江大学硕士学位论文 ( p h a s e - f r e q u e n c yd e t e c t o r ，p f d ) 、电荷泵( c h a r g ep u m p ，c p ) 、环路滤波器 ( 1 0 w - p a s sl o o pf i l t e r ，l f ) 、压控振荡器( v o l t a g e c o n t r o l l e do s c i l l a t o r ，v c o ) 、 预分频器( p r e s c a l e r ) ，可编程分频器组成。小数分频锁相环的基本结构是基于 电荷泵锁相环的，它采用多模分频和调制技术实现小数分频，具有高参考频 率、高频率分辨率、快速锁定、低相位噪声等优点，它的系统框图如图2 1 所示 它在电荷泵锁相环的基础上增加了调制器( s i g m a - d e l t am o d u l a t o r ，s d m ) 和自动频带选择模块( a d a p t i v ef r e q u e n c yc a l i b r a t i o n ，a f c ) 。在这些模块中， 只有压控振荡器和预分频器工作在高频，因此这两部分的功耗占支配性的地位。 广叫翻功锨错逸撑心扶ll l 参考信号i - , l 1 ：! 黧iili 坚竺li 竺：i c p - p l l 麓粥翻。一一焉：= 互三 。一 l 毵嚣f - 1 腿霄张静f 一 删叫z3 凋赶嚣l 图2 - 1 小数分频锁相环的基本结构 锁相环是一种反馈回路，它将反馈输入信号与输入参考信号进行比较，产生 误差信号从而改变振荡器的频率，最终达到相位锁定。其工作原理为：p f d 用于 检测参考输入信号与v c o 输出经分频器分频后的反馈信号之间的相差和频差， 并产生正比于两个信号相位差的电压信号来控制电荷泵的工作；电荷泵将p f d 的误差电压信号转换成电流信号，并对紧接着的环路滤波器的电容进行充放电； 环路滤波器滤除电荷泵输出信号的噪声，输出稳定的电压信号来控制v c o 的可 变电容；v c o 根据控制电压的大小来改变输出频率；调制器对输入小数分 频比进行量化，量化信号动态控制可编程分频器的分频比；可编程分频器对v c o 输出的高频信号进行分频；a f c 模块在多频带v c o 中通过比较输入参考信号和 分频器输出的反馈信号间的频率来选择合适的频带。当系统处于稳定状态时，输 出信号和输入信号的最终相位误差接近为零，参考时钟与反馈时钟完全一致。 2 2 1 鉴频鉴相器 最早的鉴相器可由三种电路来实现，分别为模拟鉴相器、异或门( x o r ) 锁相环基础 鉴相器和触发器( r - s 、j k ) 鉴相器。模拟鉴相器实际上是一个乘法器或者混频器， 它通过将两个相同频率的正弦信号相乘，根据其乘积的直流分量来判断二者相位 差的大小。模拟鉴相器特别适合于那些参考频率很高，且带宽又很窄的应用系统。 x o r 门鉴相器或者触发器鉴相器利用输入信号的过零点检测相位差。x o r 门鉴 相器对输入波形的对称性有较高的要求，其输出信号敏感于输入信号的占空比， 而r - s 触发器构成的鉴相器对输入波形的对称性没有严格的要求，输出信号也不 受其占空比的影响。然而，不论是x o r 门还是触发器鉴相器都不能检测两个输 入信号之间的频率差，也就是说，相位比较只有在两个输入信号频率相同时才有 意义。锁相环如果采用上述所说的鉴相器，则必须要增加额外的电路来检测输入 信号的频率差。因此，提出了由一些具有记忆功能的时序电路构成的鉴频鉴相器。 它不仅能够检测两个输入信号的相位差，而且还能检测二者之间的频率差，提高 了环路的捕获范围，大大改善了环路的性能。 p f d 实际上是一个数字模块，它的输入信号分别为输入参考信号r 和v c o 输出经分频器分频的反馈信号v 它们是脉冲序列，其上升沿( 或下降沿) 分别代 表各自的相位。p f d 比较这两个输入信号的频率和相位，产生对应两信号相位差 的输出控制脉冲u p 和d n 。不同的输入产生不同的输出组合【2 0 之2 1 ，分别为：当r 的上升沿先于v 到来，则置u p 信号为逻辑1 ，d n 信号为逻辑0 ，u p 信号持续 到y 的上升沿到来。当v 的上升沿先于r 到来，则置d n 信号为逻辑l ，u p 信 号为逻辑0 ，d n 信号持续到矿的上升沿到来。当r 、v 保持同步时，则u p 和 d n 信号都置为逻辑0 ，并保持不变。若u p 和d n 信号都为逻辑1 的状态是无 效的。如果存在这种状态的话，它们也将在短时间内被强行置为逻辑0 。 2 2 2 电荷泵 锁相环中的电荷泵是p f d 和模拟低通滤波器间的桥梁，它在p f d 的控制下， 把p f d 产生的反映两信号相位差的数字脉冲经电荷泵转换成模拟电流，并通过 环路滤波器中的电容累积电荷产生平均电压。基本的电荷泵结构如图2 2 所示。 它由两个带开关的电流源组成，开关的工作受p f d 的输出信号u p 和d n 控制。 浙江大学硕士学位论文 当p f d 输出为u p = 1 ，d n = 0 时，u p 开关向环路滤波器提供电流大小为l 的恒 定电流；p f d 在输出u p = o ，d n = 1 时，d n 开关从环路滤波器吸收电流大小为厶 的恒定电流；当p f d 在输出u p = 0 ，d n = 0 时，其输出端为高阻。理论上，电流 源l 和气的额定值是相等的因此，当u p = 0 ，d n = 0 和u p = 1 ，d n = 1 时，电 荷泵输出的总电流为0 图2 - 2 电荷泵的模型 假设在p l l 中，p f d 的比较频率为厶，若u p 和d n 的频率相同，输入输 出信号的相位差为靠一岛= 见。在每个鉴相周期t = 2 刀岛内，电荷泵开关闭合 的时间为： 铲粤 ， 则一个周期内的误差电流的平均值为： 毛= 等= 去见= 吃 ( 2 2 ) 因此可以得到p f d 和c p 组合的鉴相灵敏度表示为： = 立2 z ( 2 3 ) 所以，我们可以将p f d 与电荷泵一起等效为放大倍数为k 的比例放大器， 不过输入相差范围在( - 2 z r ，2 万) 之问。 2 2 3 压控振荡器 既能工作在高频，又能够集成的v c o 主要有环形振荡器和l c 调谐振荡器。 锁相环基础 环型振荡器由多级延时单元构成，具有结构简单、调谐范围宽、占用芯片面积小 的优点，但其振荡频率受延时单元最小延时时间的制约。l c 调谐振荡器的振荡 频率由电感、电容等高品质无源元件决定，它的频谱纯净度很高，但它的调谐范 围非常有限，只有输出频率的1 0 左右，而且芯片面积较大。但是由于它有很高 的工作频率和优异的相位噪声性能，使得它被广泛地应用于高频锁相环电路中。 本设计中采用如图2 3 所示l cv c o 电路，n m o s 管组成了交叉耦合对， 它们产生负电阻来抵消l c 谐振腔的损耗。v c o 的调谐范围通过2 b i t 的开关电 容阵列来扩展。 叫 璇沿 卜。 蕊b 图2 3l cv c o 电路 v c o 能够实现从电压到频率的转换。理想的v c o 的输出频率随控制电压呈 线性交化。为了分析的简单，通常将v c o 作为一个线性时不变系统，实时输出 频率厶和输入控制电压v ，有如下关系： z 。 ) = f o + k 二v o ) ( 2 4 ) 其中，f o 是v c o 的自由振荡频率，k 是v c o 的增益，单位为h z 。 实际的压控振荡器增益是非线性的，当控制电压不断增加或减小时，灵敏度 将会下降，增益就会趋向于零，如图2 4 所示。 c o a t ) ， ， 0 v o 图2 4 压控振荡器的控制特性 浙江大学硕士学位论文 着压控振荡器的输出为一个i f _ 弦信号时，它的电压波形可表示为： y o ) = i i os i n ( c o t + # ) ( 2 5 ) 而在鉴频鉴相器中起作用的是其瞬时相位，而不是角频率无。相位是频率 的时间积分，因此，v c o 的相位输出偏差吮由式2 6 不难得到： 丸( ，) = kjv ，( f ) 者 ( 2 6 ) v c o 的正弦输出可以用表示为： v o c f ) = v os mg 万f o f + 妨k 【v f ( ，) 衍) ( 2 7 ) 由此可得v c o 在s 域的传递函数为： 啪) = 锹= 竽 ( 2 8 ) 2 2 4 分频器及调制器 分频器能够把v c o 输出的高频信号按照一定的倍数降为低频信号，并将得 到的反馈信号作为p f d 的输入端与参考信号进行比较。由于v c o 的输出高频信 号直接加到分频器的输入端，因而，分频器是p l l 中除v c o 外工作频率最高的 模块，这就需要在其之前加入预分频器模块。由预分频器和可编程计数器组成的 整数分频器结构较简单，如图2 5 所示。它由双模预分频器、可编程计数器和吞 脉冲计数器构成。双模预分频器在模控制信号的控制下可以进行n + 1 分频或n 分频。整数分频器输出最小频率步长为参考频率的整数倍；而小数分频器最小输 出频率步长可为参考频率的小数倍，可得到更高的输出频率分辨率，它可采用更 高的参考频率和更宽的环路带宽以加速锁定，而且可以采用更小的反馈分频比， 以优化带内相位噪声。但小数分频容易引入额外的小数分频杂散，设计难度大。 调制器的作用是实现小数分频并利用其噪声整形特性来抑制小数杂散。 调制器的输出动态控制多模分频器的分频系数切换，使得分频器在不同时刻 的瞬时分频比的平均值为所需的小数分频数。另外，高阶的调制器通过使瞬 时分频数随机化，克服了小数杂散的产生，同时将量化产生的量化噪声推到高频， 让其功率尽量分布在环路带宽之外，再通过环路滤波就可以将它抑制或消除。 1 4 锁相环基础 2 2 5 环路滤波器 p 小数辱争 梭骏a 择躲砷计数器 ? kj 图2 - 5 小数分频器结构 环路滤波器是一个将电流转换到电压的电路，输入为电荷泵的输出电流，输 出为压控振荡器的输入控制电压。环路滤波器具有低通特性，它滤除电荷泵输出 误差电压中的噪声和高频分量，起到滤波平滑的作用，以保证环路所要求的性能， 增加系统的稳定性。常见的滤波器有r c 积分滤波器、无源比例积分滤波器和有 源比例积分滤波器等。在单片集成锁相环中，由于有源滤波器会引入外界噪声， 常采用无源滤波器作为低通滤波器。从功耗和噪声性能考虑，无源滤波器也要优 于双通道有源滤波器，但是其面积较大，常采用电容倍乘原理来减小电容的面积。 通常大部分锁相环采用二阶低通滤波器，但是分频器中的开关电流噪声以及 电荷泵中产生的比较频率的噪声都会在r f 输出端产生不希望出现的f m 边带。 其传递函数对更高阶环路滤波器来说以更快的速度衰减，因此更高阶无源滤波器 对噪声抑制的作用更好。但它有一些缺点：首先使用了更多的无源元件，其中的 电阻元件在环路带宽内或其带外增加了噪声；其次使用更高阶环路滤波器，若其 最高阶电容值与v c o 输入电容相近，则会对v c o 输入电容产生影响而引起失 真。因此，要合理的选择滤波器元件的参数，使其优点大于缺点。为了更好地抑 制环路带宽频率数十倍以上的波纹，本论文在二阶r c 低通滤波器之后添加一个 串联电阻和一个并联电容，为环路增加了一个低通极点，从而减小二阶环中控制 电压纹波，并改善输出信号频谱纯度。所用的三阶环路滤波器如图2 - 6 所示。其 中分流电容c 1 是为了防止由于电荷泵电流的瞬时变化引起控制电压的突变，减 小v c o 输出端的边带。当c 3 s r , ， 按经验法则，选择c 3 c l 1 0 ，墨2 r 2 得到： c 3 = q l o 恐= 互c 3 ( 2 1 8 ) ( 2 1 9 ) 1 7 浙江大学硕士学位论文 2 2 6 自动频带选择器 在制造过程中，由于工艺和温度的波动，v c o 频率会发生漂移，这是我们 不愿看到的现象。为了克服工艺波动的不利影响，振荡器必须要有较大的调谐范 围。为了提高锁相环的频率输出范围，可以增加v c o 的增益，但是大的v c o 增益会恶化锁相环的相位噪声。为了在降低v c o 增益的同时保证它的频率输出 范围，可以采用多频带的v c o 。它通过控制一系列电容阵列的打开和关断来调 节l c 谐振器中电容的大小，从而大大的扩展了锁相环的输出频率范围。由于 v c o 的每一条频带的频率覆盖范围不同，应用时总是要先根据参考频率来确定 目标频率所在的频带，即选择适当的v c o 开关电容阵列的控制字，然后再通过 改变v c o 的控制电压来调整具体的输出频率，从而使锁相环达到锁定。因此在 使用开关电容阵列v c o 的锁相环中，需要设计自动频带选择电路来配合v c o 选择适合频率范围的频带，使系统能够自动锁定。 2 3 小数分频锁相环系统分析 2 3 1 小数分频锁相环系统行为级建模分析 通过上面各节对小数分频锁相环各模块基本原理的介绍，我们可以得到 小数分频锁相环的系统模型。实际应用中的锁相环系统是个非线性系统，但 当系统的环路带宽小于参考频率的1 1 0 时，它可以近似为一个连续的线性系统。 在对系统进行行为级建模时，我们可以将其作为理想情况考虑，即系统的模型是 线性的。这样就可以使用传输函数来分析锁相环系统的工作原理和参数指标。 在2 2 节中已经给出了锁相环每个模块相应的线性模型。针对图2 1 给出的 小数分频锁相环总体结构图，对于一个反馈系统，可以先分析其开环特性。 p f d 和c p 作为一个整体考虑，它们的增益是输出电流比输入相位差，由式2 3 给出；v c o 作为线性系统考虑，其增益由式2 8 给出；环路滤波器采用三阶无 源滤波器，其传输函数由式2 9 给出，因此锁相环的开环传递函数为式2 1 0 所示。 把相应参数代入式2 1 0 可