（微电子学与固体电子学专业论文）通用soc验证平台的搭建与方法研究.pdf

摘要 摘要 随着s o c ( s y s t e m o n c h i p ) 技术的发展，其设计已经越来越复杂，设计方 法也不断改进来应对新的挑战。基于平台的设计是目前比较流行的种s o c 设计 方法，而平台的设计则是该方法得以实现的基础。本论文从基于平台的p ( i n t e l l e c t u a lp r o p e r t y ) 核验证角度去考虑平台的设计实现，从而为快速、高效的 p 核验证提供保障。 本平台的搭建主要基于p 核复用的方法。即在设计时，首先划分功能模块， 寻找可以直接复用的模块，再对其它模块进行设计，最后完成系统搭建。这样设 计的好处是能缩短设计周期。在平台的设计过程中，首先对处理器和总线架构做 了分析， 本设计选择了m i p s ( m i c r o p r o c e s s o rw i t h o u ti n t e r l o c k e dp i p e ds t a g e s ) 4 k 系列的一款软核处理器，选择了a m b a ( a d v a n c e dm i c r o c o n t r o l l e rb u s a r c h i t e c t u r e ) 2 0 规范的a h b ( a d v a n c e dh i g hp e r f o r m a n c eb u s ) 总线，提出了一 种基于a h b 总线的双总线架构，并用v e r i l o gi - i d l 语言设计了a h b 总线上的 m a s t e r 、s l a v e 接e l ，即处理器、r a m ( r a n d o ma c c e s sm e m o r y ) 模型与总线的 接口，完成系统搭建后，进行了系统级的功能仿真。 本论文所提出的一种基于a m b a 总线架构的通用平台搭建方法，为多种可 交付p 核的验证提供了平台，其中双总线架构更是一种值得借鉴的方法。目前本 平台已经应用于p 核的验证工作。 关键词：s o c lp 复用a m b a 总线验证平台 a b s t r a c t a bs t r a c t a st h ed e v e l o p m e n to ft h es o c ( s y s t e m o n c h i p ) t e c h n o l o g y , n e wm e t h o d s a r ea p p l i e dt os o l v et h ep r o b l e mi nd e s i g n s n o w a d a y s ，t h ep b d ( p l a t f o r mb a s e d d e s i g n ) m e t h o di sap o p u l a rs o cd e s i g nt e c h n i q u e ，a n dt h ed e s i g no f t h ep l a t f o r mi s t h eb a s eo fi m p l e m e n t i n gt h i sm e t h o d t h ed e s i g ns h o w e di nt h et h e s i si sb a s e do n t h em e t h o d o l o g yo fv e r i f yi pc o r e sa tas y s t e m l e v e l ，s oa st ov e r i f yi pc o t e si na q u i c ka n de f f i c i e n tw a y i p - b a s e dm e t h o d o l o g yi su s e di nc o n s t r u c t i n gt h ep l a t f o r m t h ef i r s ts t e pi s f i n do u tt h er e u s a b l em o d u l e s ，a n dt h e nd e s i g nt h eo t h e rm o d u l e s ，f i n a l l yc o m p l e t e t h ed e s i g n a sar e s u rt h ed e s i g n c y c l e i ss h o r t e n e d ap r o c e s s o ra n db u s a r c h i t e c t u r ei sc h o s e ni nt h ed e s i g n , t h ep r o c e s s o ri so n eo ft h em i p s ( m i c r o p r o c e s s o rw i t h o u ti n t e r l o c k e dp i p e ds t a g e s ) 4 kf a m i l i e s ，a n dt h eb u si sa h b ( a d v a n c e dh i 曲p e r f o r m a n c eb u s ) w h i c hi sb a s e do nt h ea m b a ( a d v a n c e d m i e r o c o n t r o l l e rb u sa r c h i t e c t u r e ) s p e c i f i c a t i o n2 0 am e t h o do fd u a l - a h b a r c h i t e c t u r ei sp u tf o r w a r db yt h et h e s i s ，a n dt h em a s t e ra n ds l a v ei n t e r f a c ea r e d e s i g n e du s i n gv e r i l o gh d l t h a ti s ，c o n n e c tt h ep r o c e s s o ra n dr a m ( r a n d o m a c c e s sm e m o r y ) m o d e lt ot h eb u s as y s t e m - l e v e lf u n c t i o n a ls i m u l a t i o ni sd o n e a f t e rt h ec o m p l e t i o no ft h es y s t e m t h em e t h o do fd u a l a h ba r c h i t e c t u r eu s e di nt h ed e s i g ni sar e c o m m e n d a b l e o n e a tp r e s e n t ，t h ep l a t f o r mh a sb e e na p p l i e dt ov e r i f yi pc o r e s k e y w o r d ：s o c i pr e u s ea m b av e r i f i c a t i o np l a t f o r m 西安电子科技大学 学位论文独创性( 或创新性) 声明 秉承学校严谨的学分和优良的科学道德，本人声明所呈交的论文是我个人在导师指 导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注和致谢中所 罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成果；也不包含为获得 西安电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志 对本研究所做的任何贡献均已在论文中做了明确的说明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切的法律责任。 本人签名： 叠互：藿；i 厂 日期1 豳：三、7 西安电子科技大学 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究生在校 攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保留送交论文的 复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内容，可以允许采用影 印、缩印或其它复制手段保存论文。同时本人保证，毕业后结合学位论文研究课题再攥 写的文章一律署名单位为西安电子科技大学。 本人签名： 导师签名： 日期趔：三：2 日期 第一章绪论 第一章绪论 1 1s o c 技术概述 s o c ( s y s t e m o n c h i p ) 即系统级芯片，将系统的主要功能综合到一块芯片 中，本质上是一种复杂的i c 设计，它是集成电路设计与工艺发展的产物，它可 以将整个系统集成在一个芯片上，是当今发展最为迅速的技术之一。自1 9 4 8 年巴丁布莱连等人发明了世界上第一个晶体管，1 9 5 8 年美国德克萨斯仪器公司 发明出第一片集成电路i c ( i n t e g r a t e dc i r c u i t ) ，1 9 6 7 年诞生了单片集成度在1 0 0 0 个晶体管以上的集成电路，集成电路由中小规模进入大规模时期。2 0 世纪7 0 年代以来，由于c m o s ( c o m p l e m e n t a r ym e t a l o x i d e s e m i c o n d u c t o r ，互补型金 属氧化物半导体) 工艺的发展，尤其是高密度短沟道c m o s 技术的发展，使得 c m o s 器件不仅具有很高的集成度，而且工作速度达到甚至超过了t t l 电路的 性能。1 9 7 7 年，美国科学家在3 0 r a m 的硅片上集成了1 3 万个晶体管，制作出 了世界上第一块6 4 k b i t 的d r a m ( d y n a m i cr a n d o m a c c e s sm e m o r y ，动态随 机存取存储器) ，标志着集成电路跨入了超大规模( v l s i ，v e r yl a r g es c a l e i n t e g r a t i o n ) 时代。 集成电路加工的最小尺寸在8 0 年代是微米级，到了9 0 年代初是亚微米级1 ( o 5 u m 1 u m ) 。而之后从9 0 n m 的批量生产，到6 5 n m ，到现在的4 5 n m 、3 2 n m 技术的突破。在这种深亚微米工艺中，连线引起的延迟已与门电路相当而不可 忽略，传统的电路设计方法必须改进。在加工尺度不断细化的同时，用以生产 集成电路的硅片面积不断扩大，现在集成电路生产中己经大量使用1 2 硅片。集 成电路已经进入3 g 时代，即单片集成度达到1 g 的晶体管，工作速度达到1 g h z ， 最高数据传输速率达到1 g b p s “。 s o c 通常指在单个芯片上实现的数字计算机系统。该系统应包含两个基本 部分：硬件部分和软件部分。硬件部分包括c p u 、b u s 、r o m 依a m 、i op o r t 等计算机系统的基本部件；软件部分主要指操作系统，也可以包括重要的应用 软件。s o c 设计技术的运用和推广极大地降低了整个系统的开发费用，同时在 原芯片的基础上增加更多功能，提高产品性能。尤其在消费类电子产品中，s o c 极大的缩短了产品的上市时间。从目前的市场表现来看，s o c 将是集成电路产 业未来总的发展趋势儿”。 s o c 的性能主要通过两个方面来改进和提高，一方面是集成电路工艺水平 不断提高，另一方面是器件本身的内部结构不断改进。工艺上采用深亚微米技 通用s o c 验证平台的搭建与方法研究 术和六层以上金属布线，器件内部采用高密度积木式结构，使s o c 器件集成度 和运行速度有极大的提高儿川。在2 0 世纪9 0 年代中期，s o c 出现了，它是在 a s i c 上发生革命后的产品。 在s o c 的定义中，明确地强调了服务于多种应用的预先设计的复杂功能模 型称为“核”( pc o r e ) 。在一个s o c 芯片中，芯片制造商可以使用自己设计 的核库，也可以使用来自无加工线( f a b l e s s ) 或者无芯片( c h i p l e s s ) 设计公司 设计的核，后者通常称为d 设计。由于s o c 芯片内核的集成数量越来越多， 以及嵌入式软件的使用，使s o c 芯片设计的复杂度极大地增加了，而且预计还 会继续以很高的速率增加。 1 2s o c 的设计流程 s o c 设计需要知道的两大特点：一是s o c 设计更需要了解整个系统的应 用，定义出合理的芯片架构，使得软、硬件配合达到系统的最佳工作状态，二 是s o c 设计是以p 核复用为基础的，基于p 核模块的大规模集成电路设计 是硬件实现的关键。f q 一个完整的s o c 设计包括系统架构设计，软件结构设计和硬件( 芯片) 设 计。s o c 硬件设计涉及到高层( 抽象) 和底层( 细节) 两个方面，一定要处理 好两者的关系，使得高层设计能顺利地连接到底层，并在s o c 的整个设计过程 中，正确使用约束和完成测试【7 】。 s o c 硬件设计流程分为自底向上( b o t t o m - u p ) 和自顶向下( t o p d o w n ) 的设计方法。经典的系统设计采用自底向上的设计方法，这种设计方法在系统 功能划分完成后，利用所选择的元器件进行逻辑电路设计，完成系统各独立功 能模块设计，然后将各功能模块按包含化原则连接起来构成更大的功能模块， 直到构成整个系统，完成系统的硬件设计。这个过程从系统的底层开始设计， 直至完成顶层设计，因此将这种设计方法称为自底向上的设计方法。用自底向 上设计方法进行系统设计时，整个系统的功能验证要在所有底层模块设计完成 之后才能进行。 为了提高产品研发的效率，减少投资风险，现在设计方法常常是由抽象到 具体、自顶向下的设计。对于自顶向下的设计，设计者先从整体上规划系统的 功能和性能，再分解为规模较小、功能简单的局部模块，逐步细化到物理实现。 t o p - d o w n 设计采用系统早期仿真，而系统的物理实现是在设计的结束，各个 层次的模拟和仿真均在以计算机为平台的虚拟样机上进行，从而有效地降低了 研发成本，缩短了开发周期，节省了设计的人力和物力。 简单介绍基于标准单元的s o c 芯片设计流程，s o c 芯片设计是以i p 核为 第一章绪论 单元，以分层次的硬件描述语言为系统功能和结构的主要描述手段，并借助于 e d a 工具进行芯片设计的过程。其设计步骤，主要包括模块定义、代码编写、 功能及性能验证、综合优化、物理设计等环节，具体细分为： 1 硬件设计定义说明 硬件设计定义说明描述芯片总体结构、规格参数、模块划分、使用的总线， 以及各个模块的详细定义。 2 模块设计及口复用 模块设计及p 复用是根据硬件设计所划分功能模块，确定需要重新设计的 部分及可复用的d 核。p 核可以自主研发或者购买其他公司的p 。目前设计 输入是采用硬件描述语言h d l ，如v e r i l o g 或v h d l ，所以，数字模块的设计 通常称为r t l 代码编写。 3 顶层模块集成 顶层模块集成将各个不同的功能模块，包括新设计的与复用的整合在一起， 形成一个完整的设计，通常采用硬件描述语言对电路进行描述，其中需要考虑 系统时钟复位、i o 环等问题。 4 前仿真 前仿真也叫r t l 级仿真，功能仿真。通过h d l 仿真器验证电路逻辑功能 是否有效，即h d l 描述是否符合设计所定义的期望功能。前仿真通常与具体 的电路实现无关，没有时序信息。 5 逻辑综合 逻辑综合指使用e d a 工具把由硬件描述语言设计的电路自动转换成特定 工艺下的网表( n e t l i s t ) ，即从r t l 级的h d l 描述通过编译产生符合约束条件 的门及网表。 6 版图布局规划 版图布局规划完成的任务是确定设计中的各个模块在版图中的位置。 7 功耗分析 在版图布局规划后，需要对电源网络进行功耗分析( p n a ，p o w e r n e t w o r k a n a l y s i s ) ，确定电源引脚的位置和电线宽度。 8 单元布局和优化 单元布局和优化主要定义每个标准单元的摆放位置并根据摆放的位置进行 优化。现在e d a 工具广泛支持物理综合，即将布局和优化与逻辑综合统一起 来，引入真是的连线信息，减少了时序收敛所需要的迭代次数。 9 静态时序分析 静态时序分析技术是一种穷尽分析法，它通过对提取的电路中所有路径上 的延迟信息的分析，计算出信号在时序路径上的延迟，找出违背时序约束的错 4 通用s o c 验证平台的搭建与方法研究 误。 1 0 形式验证 形式验证是验证逻辑功能上的等效性检查，它根据电路的结构判断两个设 计在逻辑功能上是否相等。 1 1 可测性电路插入 可测性电路插入是s o c 设计中的重要一步，基本思想是通过插入扫描链， 增加电路内部的可控性和可观测性，以达到提高测试效率的目的。 1 2 时钟树综合 s o c 设计方法强调同步电路的设计，即所有的寄存器或一组寄存器是由同 一个时钟的同一个沿驱动的。构造芯片内部全部或局部平衡的时钟链的过程称 为时钟树综合。分布在芯片内部寄存器与时钟的驱动电路构成了一种树状态结 构，这种结构称为时钟树。 1 3 布线设计 这一阶段完成所有节点的连接。 1 4 寄生参数提取 寄生参数提取食提取版图上内部互连所产生的寄生电阻和电容值。这些信 息通常会转换成标准延迟的格式被反标回设计，用于做静态时序分析和后仿真。 1 5 后仿真 后仿真也叫门级仿真、时序仿真、带反标的仿真，需要利用在布局布线后 获得的精确延迟参数和网表进行仿真，验证网表的功能和时序是否正确。后仿 真一般使用标准延时文件来输入延时信息。 1 6 工程修改 这一步实际上是正常设计流程的一个例外，当在设计的最后阶段需要调整 个别时序路径或修改逻辑错误时，有必要对设计的部分进行小范围修改和重新 布线。 1 7 物理验证 物理验证是对版图的设计规则检查和逻辑图网表和版图网表比较。 8 1 1 3s o c 设计中的方法与技术 s o c 设计的基础是口核，很多s o c 设计方法学方面的研究都是针对p 核 进行的，其主要的研究内容包括： 1 总线架构技术 总线结构及互连技术，直接影响芯片总体性能发挥。对于单一应用领域， 可选用成熟的总线架构；对于系列化或综合性能要求很高的，可进行深入的体 第一章绪论 系结构研究，构建各具特色的总线架构，做精做强，不受制于第三方，与系统 同步发展，更具竞争力。目前s o c 开发研制主要有基于平台( 包括自主构建总 体架构) 、基于核、基于合成等方法，不断推出性能更好、扩展性更强的总线规 范。 2 口核可复用技术 d 核一般分为硬核、软核和固核三种，硬核是指经过预先布局且不能由系 统设计者修改的p 核，软核通常以h d l 语言形式提交，固核由r t l 的描述和 可综合的网表组成。p 核可复用的研究重点是开发适应多种总线接口的规范和 可测试性一体化，以尽量少的外包和测试向量，达到复用目的。p 核应有良好 的开发文档和参考手册，包括数据手册、用户使用指南、仿真和重用模型等， 而兼容性是重要的因素。 3 可靠性设计技术 由于s o c 由多级总线组成，每一总线上含有多个设备( d 核) ，如何确保 整个芯片能正常运转十分重要，必须考虑防“死锁”机制和“解锁”机制，即使某 一设备( p 核) 瘫痪了，不致影响整个芯片其他功能发挥。 4 软硬件协同设计技术 由于市场和设计风险的压力，s o c 软硬件协同设计尤为重要。改进软硬件 协同说明、协同分析、协同设计、协同模拟和协同验证，可大大减少硬件设计 风险和缩短嵌入式软件的开发调试时间。同时在协同验证环境中能够及时发现 软硬件中所存在的致命问题，避免在最后集成测试阶段重新进行软硬件的调整。 5 芯片综合时序分析技术 由于s o c 系统复杂度和规模愈来愈大，像多时钟、多电压以及超深亚微米 等新课题不断出现，对s o c 的综合性研究提出了更高的要求。尤其对时序预算 如何分级、分解，关键路径的特殊约束的研究，要求研究人员具有深厚的系统 背景知识。 6 s o c 验证技术 主要分口核验证、口核与总线接口兼容性验证和系统级验证三个层次，包 括设计概念验证、设计实现验证、设计性能验证、故障模拟、芯片测试等：从 验证类型分，有兼容性测试、边角测试、随机测试、真实码测试、回归测试和 断言验证等。由于芯片愈来愈复杂，软件仿真开销大，硬件仿真验证成为一种 重要的验证手段。验证工作约占整个设计工作的7 0 ，如何提高验证覆盖率和 验证效率是设计验证的永恒话题。 7 可测性可调试性设计技术 主要研究解决批生产可测性问题和在线可调试性问题，实施技术包括d f t 、 s c a n 、b i s t 、i d d q 、j t a g e j t a g ，要研究基于各种p 核的s o c 测试架构 6通刚s o c 验证平台的搭建与方法研究 和测试向量有效传递性，更重要的是要考虑测试平行化，降低芯片测试占用时 间，此外要关注在线调试工作，方便用户开发和调试基于s o c 的产品。 8 低功耗设计技术 低功耗已经成为与面积和性能同等重要的设计目标，因此精确评估功耗也 成为重要问题。芯片功耗主要由跳变功耗、短路功耗和泄漏功耗组成。降低功 耗要从s o c 多层次立体角度研究电路实现工艺、输入向量控制技术、多电压技 术、功耗管理技术以及软件( 算法) 低功耗利用技术等多方面综合解决问题。 9 新型电路实现技术 由于晶体管数急剧增加、芯片尺寸日益变小、密度不断增大、p 核可重用 频度提高、低电压、多时钟、高频率、高可测性、新型高难度封装等要求的出 现以及新工艺新设计技术层出不穷，半导体工艺特征尺寸向深亚微米发展，要 求s o c 设计师不断研究新工艺、新工具，研究关键电路架构、时序收敛性、信 号完整性、天线效应等问题。 1 0 嵌入式软件移植开发 主要研究开发s o c 的b i o s 和嵌入式操作系统移植开发，要支持多任务， 要使程序开发变得更加容易，系统的稳定性、可靠性得到更好提高，要便于维 护，易读易懂，要具有安全性好、健壮性强、代码执行效率高等特点。如对s o c 片内进行嵌入式l i n u x 操作系统代码的植入研究，可减轻系统开发者基于b s p 开发的难度，同时提高开发效率，缩短开发周期。 在以上的研究课题中，很多研究课题都是围绕p 核进行的，如口核的可 复用、s o c 的验证等。随着s o c 设计复杂度越来越高，验证所花费的时间在 逐渐增多。s o c 评测与验证的研究内容很多，如：p 核模块级验证( b l o c k l e v e l v e r i f i c a t i o n ) 、系统级验证( s y s t e m l e v e lv e r i f i c a t i o n ) 、仿真验证( s i m u l a t i o n ) 、 软硬件协同验证( h a r d w a r e s o f t w a r ec o v e r i f i c a t i o n ) 、等价性检查( e q u i v a l e n t c h e c k i n g ) 、静态时序分析和时序验证( s t a t i ct i m i n ga n a l y s i s & t i m i n g v e r i f i c a t i o n ) 、版图验证( p h y s i c a lv e r i f i c a t i o n ) 等。随着验证技术的逐步发展， 验证方法由最初的直接测试向量生成( d i r e c t e d r e s tv e c t o rg e n e r a t i o n ) ，到约束 随机测试( c o n s t r a i n t e dr a n d o mt e s t ) ，再到覆盖驱动验证( c o v e r a g e d r i v e n v e r i f i c a t i o n ) ，一直到最新的基于断言的验证方法( a s s e r t i o n - b a s e dv e r i f i c a t i o n ) ， 各种验证方法在不断创新发展。 1 4s o c 设计的意义 今天，基于硬件芯片、b i o s 、驱动程序、操作系统、网络和应用架构的电 子系统有四大毒瘤资源浪费，维护困难，病毒泛滥和盗版盛行。很多人认为没 第一章绪论 有办法解决，如果换一个思路，设计这样的系统：一个包含s o c 的芯片的最 小硬件系统、一个非常小的操作系统和个下载的应用接口，当有了这样的系 统，在应用的过程当中可能需要用到某些特定的软件就下载下去，如果不需要 就扔掉，这样的软件安排是按需选择，它的维护变得的简单，也并不需要太多 的资源。f 9 】 集成电路芯片设计是i c 产业链的龙头，而s o c 集中了芯片设计的先进技 术8 【1 0 1 。s o c 缩短了面市时间，降低了成本，已经成为很流行的系统级设计技 术9 i l l 】特别是进入2 1 世纪，数字技术和网络技术及多媒体技术的融合、协议和 标准及内容( 包括安全信息) 的融合已成为不可抗拒的潮流，s o c 的重要战略 地位已越来越被世界各国所重视。世界r r 业界都认为，它是推动本世纪信息社 会的互联、互通的不可或缺的动力源，是当今半导体产业的发展主流。它对整 个人类政治、经济、文化等物质和精神生活的影响是任何其他技术不可比拟的。 1 5s o c 设计中的问题 在s o c 设计中，设计重用( d e s i g nr e u s e ) 的概念在s o c 中已经表现得越 来越突出，设计重用是s o c 的一个重要设计方法。设计重用的最高境界就是建 立包含软硬件模块的资源库，该库的模块含各个层次( 物理层和系统层次等) 的描述，当工艺技术进步时，物理层可能被修改，但系统层次的描述仍然有效， 这样才能真正达到设计重用的目标。s o c 设计所重用的p 核实际上就是经过 验证的i c 设计【1 2 】。i p 核有三种不同的表现形式：软核( s o f ti p ) 、硬核( h a r d 口) 和固核( f i r mi p ) 。 软核指的是在寄存器级对电路功能用h d l 进行描述，表现为v h d l 或 v e r i l o gh d l 代码，用户在使用软核的时候可以修改，以满足自己所需要的功能， 由于不涉及具体的物理实现，因此软核有着很好的灵活性，但同时也存在着性 能上的不可预知性的弱点。 硬核指的是以版图形式描述的设计模块，它基于一定的设计工艺，而且用 户不能改动，用户得到的硬核仅是产品的功能，而不是产品的设计。硬核在频 率、功耗、面积等方面都作了充分的优化，有着完整的预知性。但由于硬核对 工艺的依赖性很强，因此其灵活性和可移植性都比较差。 固核是基于特定加工线( f o u n d r y ) 的综合库产生的网表，在结构、面积及 性能的安排上都进行了初步优化 1 3 - 1 6 】。它提供了介于软核和硬核之间的一个折 中方案，固核与硬核相比有着较好的灵活性和可移植性，与软核相比又在性能 和面积上有较好的可预知性。 由于使用多方提供口核，因此s o c 设计可能会遇到非常高的集成复杂度、 通用s o c 验证平台的搭建与方法研究 接口和同步问题、数据管理问题，以及设计验证和测试问题、结构和系统级问 题【6 1 。即使使用了功能完善、发展成熟的p ，但重用过程中仍然有可能出现接 口不匹配的问题。本论文就主要针对s o c 设计平台的架构和接口设计技术进行 了研究。 1 6 1 课题来源 1 6 课题来源、研究目的和论文意义 本文的研究内容来源于： 电子信息产业基金项目“s o c 环境下p 核的评测与验证”。 1 6 2 研究目的 ( 1 ) 提出一种s o c 平台建设的方案。 ( 2 ) 搭建一种新型的通用平台环境，为p 核的验证提供基础平台。 1 6 3 论文的意义 本课题的研究为s o c 验证平台项目重点建立了一个统一的可配置的、软核 验证平台，为“s o c 环境下口核的评测与验证”项目的实施提供了基础和保障。 平台性能的好坏直接影响到整个验证系统的性能。 “s o c 环境下p 核的评测与验证”项目的建设实施，将进一步提升p 核评 测的客观性、公正性，力求为整个行业提供更高质量的服务。整个口核评测与 认证系统将为行业解决以下问题。 ( 1 ) 解决我国i c 设计业可商用关键p 核资源严重缺乏局面。 ( 2 ) 当企业进行p 核设计时，或者打算将自己设计的p 核进行交易时， 可以按照本项目建设的评测与认证环境的要求，指导设计、准备必要的文件、 进行自测或者委托第三方进行测试，从而为买方提供有力的说服证据。 ( 3 ) 本项目的成果是为商用p 核进行服务，因此在进行评测与认证的过 程中，可以考察出p 核标准制定是否完全符合市场需求，在不断的工作中所积 累的经验可以反馈回标准工作组，对已定标准进行修订，对未制定的标准以指 导。 ( 4 ) 有效的解决阻碍我国口核产业发展的瓶颈问题口核的质量问题， 为行业提供一套完整的、公正的、科学的口核评测与认证体系，切实发挥每个 d 核对于s o c 产业发展的支撑作用，促进s o c 产业在我国的发展。 第一章绪论 1 7 论文的结构安排 本论文共分为六章，简述如下： 第一章绪论介绍s o c 技术的相关理论，其设计流程及可能会出现的问 题，以及课题来源、研究目的和意义。 第二章 第三章 第四章 第五章 s o c 平台的关键p 模块的选择与比较。 基于a h b 总线的接口模块设计。 s o c 验证方法与平台的功能验证。 总结与展望。 第二章s o c 平台的关键i p 模块的选择与比较 1 1 第二章s o c 平台的关键i p 模块的选择与比较 在搭建s o c 平台前，首先需要对将要选择的关键口进行深入了解，如平 台所采用的处理器、总线架构等。 2 1s o c 中常用的处理器和d s p 复杂系统执行多种多样的复杂任务，每个任务常常因为市场需求而改变。 处理器和d s p 的软件可编程性使得它可以实现更加快速的功能开发和更加敏 捷的可适性。多核s o c 正在被越来越多的高性能产品所采用。 在s o c 中处理器主要负责控制、操作系统平台和一般的信号处理。目前， s o c 设计中使用较多的通用处理器有a r m 、m i p s 、p o w e r p c 等。而我国具有 自主知识产权的处理器，如龙芯c p u 、众智c p u 、国芯c c o r e 等也正在被 越来越多的采用。 除了通用处理器以外，d s p 也常常作为s o c 中的核心处理器或者在多核中 作为加强信号处理的处理器。较多使用的d s p 主要是t i 、f r e e s c a l e 、a d i 等厂 家的产品。 2 1 1 处理器介绍 a r m 处理器：a r m 处理器本身是3 2 位设计，但也配备1 6 位指令集。一 般来讲存储器比等价3 2 位代码节省达3 5 ，然而保留了3 2 位系统的所有优势。 a r m 的j a z e l l e 技术使j a v a 加速得到比基于软件的j a v a 虚拟机( m ) 高得多 的性能，和同等的非j a v a 加速核相比功耗降低8 0 。c p u 功能上增加d s p 指 令集提供增强的1 6 位和3 2 位算术运算能力，提高了性能和灵活性。a r m 还 提供两个前沿特性来辅助带深嵌入处理器的高集成s o c 器件的调试，它们是嵌 入式i c e r t 逻辑和嵌入式跟踪宏核( e t m s ) 系列。 当前有6 个产品系列a r m 7 、a r m 9 、a r m 9 e 、a r m l 0 、1 1 和s e c u r c o r e 。 ( 1 ) a r m 7 系列 优化用于对价位和功耗敏感的消费应用的低功耗3 2 位核，有嵌入式i c e r t 逻辑；非常低的功耗；三段流水线和冯- 诺依曼结构，提供0 9 m i p s m h z 。 ( 2 ) s e c u r c o r e s c l 0 0 特为安全市场设计，带特定的抗拒窜改和反向工程的特性。还带灵 通用s o c 验证平台的搭建与方法研究 活的保护单元确保操作系统和应用数据的安全。 ( 3 ) a r m 9 系列 高性能和低功耗领先的硬宏单元，带有5 段流水线；哈佛结构提供 1 1 m 口s 小m z 。删9 2 0 t 和删9 2 2 t 内置全性能的m m u 、指令和数据c a c h e 和高速a m b a 总线接口。a m b a 片上总线是一个开放标准，已成为s o c 构建 和d 库开发的事实标准。a m b a 先进的高性能总线( 6 岫) 接口现由所有新 的a r m 核支持，提供开发全综合设计系统。a r m 9 4 0 t 内置指令和数据c a c h e 、 保护单元和高速a m b a 总线接口。 ( 4 ) a r m 9 e 系列 可综合处理器，带有d s p 扩充和紧耦合存储器( t c m ) 接口，使存储器以 完全的处理器速度运转，可直接连接到内核上。a r m 9 6 6 e s 用于硅片尺寸重 要，而对c a c h e 没要求的实时嵌入式应用，可配置t c m 大小：0 、4 k 、8 k 、1 6 k ， 最大达6 4 m 。a r m 9 4 6 e s 内置集成保护单元，提供实时嵌入式操作系统的e a c h e 核方案。删9 2 6 e t - s 带j a z e l l e 扩充、分开的指令和数据高速a i - i b 接口及全 性能m i 仉i 。v f p 9 向量浮点可综合协处理器进一步提高a r m 9 e 处理器性能， 提供浮点操作的硬件支持。 ( 5 ) a r m l 0 系列 硬宏单元，带有6 4 位- i b 指令和数据接口；6 段流水线；1 2 5 m i p s m h z ： 比同等的a r m 9 器件性能提高5 0 。 ( 6 ) a r m l l 系列 两种新的先进的节能方式得到了异常低的耗电。v f p l 0 协处理器完善地依 从a r m l 0 器件提供高性能的浮点解决方案。a r m l l 5 6 t 2 s 和a r m l l 5 6 t 2 f s 内核都基于a r m v 6 指令集体系结构，将是首批含有a r mt h u m b 2 内核技术 的产品，可令合作伙伴进一步减少与存储系统相关的生产成本。两款新内核主 要用于多种深嵌入式存储器、汽车网络和成像应用产品，提供了更高的c p u 性 能和吞吐量，并增加了许多特殊功能，可解决新一代装置的设计难题。体系结 构中增添的功能包括：对于汽车安全系统类安全应用产品的开发至关重要的存 储器容错能力。 a r m l l 5 6 t 2 s 和a r m l l 5 6 t 2 f s 内核与新的a m b a3 0a x i 总线标准一 致，可满足高性能系统的大量数据存取需求。t h u m b 一2 内核技术结合了1 6 位、 3 2 位指令集体系结构，提供更低的功耗、更高的性能、更短的编码，该技术提 供的软件技术方案较现用的a r m 技术方案减少使用2 6 的存储空间、较现用 的t h u m b 技术方案增速2 5 。 a r m l l 7 6 j z s 和a r m l l 7 6 j z f s 内核及p r i m e x s y s 平台是首批以a r m t r u s t z o n e 技术实现手持装置和消费电子装置中公开操作系统的超强安全性的 第二章s o c 平台的关键i p 模块的选择与比较 1 3 产品，同时也是首次对可节约高达7 5 处理器功耗的a r m 智能能量管理( a r m i n t e l l i g e n te n e r g y m a n a g e r ) 进行一体化支持。a r m l l 7 6 j z s 和a r m l l 7 6 j z f s 内核基于a r m v 6 指令集体系结构，主要为服务供应商和运营商所提供的新一 代消费电子装置的电子商务和安全的网络下载提供支持。 c o r e s i g h t 技术建于a r me m b e d d e dt r a c em a c r o c e l l ( e t m ) 实时跟踪模块 中，为完整的片上系统( s o c ) 设计提供最全面的调试、跟踪技术方案，通过 最小端口可获得全面的系统可见度，并为开发者大大节约了产品上市时间。 a r mc o r e s i g h t 技术提供了最标准的调试和跟踪性能，适用于各种内核和复杂 外设，可对核内指令和数据进行追踪。该技术为半导体制造商和工具供应商建 立了可真正协同工作的系统调试标准，可满足嵌入式开发者和半导体制造商的 各种需求，如以最低的成本来提供全面的系统可见度，从而降低处理器成本。 m p s 处理器：m 口s 公司设计r i s c 处理器始于二十世纪八十年代初，1 9 8 6 年推出r 2 0 0 0 处理器，1 9 8 8 年推r 3 0 0 0 处理器，1 9 9 1 年推出第一款6 4 位商用 微处器r 4 0 0 0 。之后又陆续推出r 8 0 0 0 ( 于1 9 9 4 年) 、r 1 0 0 0 0 ( 于1 9 9 6 年) 和 r 1 2 0 0 0 ( 于1 9 9 7 年) 等型号。随后，m i p s 公司的战略发生变化，把重点放在 嵌入式系统。1 9 9 9 年，m i p s 公司发布m i p s 3 2 和m i p s 6 4 架构标准，为未来 m i p s 处理器的开发奠定了基础。新的架构集成了所有原来n i p s 指令集，并且 增加了许多更强大的功能。m i p s 公司陆续开发了高性能、低功耗的3 2 位处理 器内核( c o l e ) m i p s 3 2 4 k c 与高性能6 4 位处理器内核m s 6 45 k c 。2 0 0 0 年， m i p s 公司发布了针对m i p s 3 24 k c 的版本以及6 4 位m i p s6 42 0 k c 处理器内核。 m i p s 是世界上很流行的一种r i s c 处理器。m p s 的意思是“无内部互锁流 水级的微处理器”，其机制是尽量利用软件办法避免流水线中的数据相关问题。 m i p s 是世界上很流行的一种r i s c 处理器。m i p s 的意思是“无内部互锁流水级 的微处理器”( m i c r o p r o c e s s o rw i t h o u ti n t e r l o c k e dp i p e ds t a g e s ) ，其机制是尽量利 用软件办法避免流水线中的数据相关问题。它最早是在8 0 年代初期由斯坦福 ( s t a n f o r d ) 大学h c n n e s s y 教授领导的研究小组研制出来的。m p s 公司的r 系列就是在此基础上开发的r i s c 工业产品的微处理器。这些系列产品为很多 计算机公司采用构成各种工作站和计算机系统。 m i p s 是出现最早的商业r i s c 架构芯片之一，新的架构集成了所有原来 m i p s 指令集，并增加了许多更强大的功能。目前主要有两种架构的处理器： 3 2 位和6 4 位的m i p s 3 2 架构和m i p s 6 4 架构。m i p s 3 2 的4 k 系列处理器主要 面向s o c 应用。4 k 系列主要采用5 级流水线、3 2 位的数据和地址宽度。存储 器采用数据和指令分开的哈佛结构。 p o w e r p c 系列处理器：p o w e r p c 处理器在2 0 世纪9 0 年代由i b m 、a p p l e 和m o t o r o l a 共同开发，p o w e r p c 架构的特点是可伸缩性好、方便灵活。第一代 1 4 通用s o c 验证平台的搭建与方法研究 p o w e r p c 采用0 6 微米的生产工艺，晶体管的集成度达到单芯片3 0 0 万个。2 0 0 0 年，m m 开始大批推出采用铜芯片的产品。铜技术取代了已经沿用了3 0 年的 铝技术，使硅芯片c p u 的生产工艺达到了o 2 0 微米的水平，单芯片集成2 亿 个晶体管，大大提高了运算性能。而1 8 5 v 的低电压操作( 原为2 5 v ) 大大降 低了芯片的功耗，容易散热，从而大大提高了系统的稳定性。f r e e s c a l e 公司有 众多基于p o w e r p c 的s o c 设计。这些使用单核或者双核结构的芯片主要面向 通信市场。 可配置处理器：t e n s i l i c a 系列处理器，t e n s i l i c a 公司的x t e n s a 处理器是一 个可以自由装组、可以弹性扩张，并可以自动合成的处理器核心。x t e n s a 是第 一个专为嵌入式单芯片系统而设计的微处理器。为了让系统设计工程师能够弹 性规划、执行单芯片系统的各种应用功能，x t e n s a 在研发初期就已锁定成一 个可以自由装组的架构。 x t e n s a 处理器具有不同于其它传统式的嵌入式处理器核心，改变了单芯片 系统的设计规则。采用x t e n s a 的技术时，系统设计工程师可以挑选所需的单 元架构，再加上自创的新指令与硬件执行单元，就可以设计出比其它传统方式 强大数倍的处理器核心。x t e n s a 生产器可以针对每一个处理器的特殊组合，自 动有效地产生出一套包括操作系统，完善周全的软件工具。可以自由装组的 x t e n s a 处理器，其设计方式弹性大，功效高，是所有高合成的单芯片系统的最 佳选择。 x t e n s a 的指令集构架( i s a ) 拥有专利权。这个现代化的3 2 位处理器的结 构特色是有一套专门为嵌入式系统设计、精简而高效能的1 6 与2 4 位指令集。 其基本结构拥有8 0 个r i s c 指令，其中包括3 2 位6 叫，6 个管理特殊功能 的寄存器，3 2 或6 4 个普通功能3 2 位寄存器。这些3 2 位寄存器都设有加