（微电子学与固体电子学专业论文）高性能mcu的dsp功能设计.pdf

l 海大学坝i 学位论文 摘要 高性能m c u 微控制器是数字系统的核心部件。作为“机器视觉及其芯片实 现研究”课题的部分，笔者针对图像处理要运用到大量算法的特点，在上大众 芯m v - 0 3 高性能微控制器的基础上，按照数字a s i c 自顶向下的系统设计流程， 采用模块化设计方法，利用v e r i l o g h d l 硬件描述语言，实现了微控制器的d s p 功能的设计，增加了微控制器的数字运算能力，使该微控制器可以方便地进行复 杂的数学运算。在实现过程中进行了充分的验证，包括功能仿真，门级仿真和基 于f p g a 的验证。 本文在实现m c u 的d s p 的设计过程中，按照可复用口核的要求，分析了 乘加器的算法和实现结构，殴计了8 位、1 6 位的乘加器及f i r 滤波器口核，嵌 入到m c u i p 核中，增加m c u 的运算功能。对于8 位、1 6 位乘加器p 核设计， 在节省资源和缩短延时方面，都提出了独特的解决方案。1 6 位乘加器嵌入m c u 的方案，使m c u 进行1 6 位乘加运算的速度提高几十倍；而f i r 的嵌入方案， 可以使m c u 在进行f i r 运算的同时，也可以进行控制操作，这是通常的m c u 所不能完成的，是本文的一个创新点。这些邛核也可方便的应用到其他系统设 计中。文中提出了乘加器和滤波器嵌入到m c u 的方法，并编写了相应的接口模 块，为开发其他m c u 嵌入功能提供了参考方案。 本文提出的设计思想，设计方法，运用的工具手段都围绕着碑核的可重用 性，通用性、可移植性及绝对正确四个基本特征展开，这对于以i p 核的设计及 复用为基础的超大规模集成电路的设计研究，具有一定的参考价值和实际意义。 本课题属于基金项目，得到上海市科委基础研究项目( 0 2 d j l 4 0 3 4 ) 、上海 市科委技术攻关项目( 0 2 5 9 1 1 3 2 3 ) 的资助。 关键词：口核m c u 乘法器m a cf i rf p g a v 上海人学硕l 学位论文 a b s t r a c t t h eh i g h - p e r f o r m a n c em i c r o - c o n t r o l l e ru n i ti st h ec o r ep a r to fd i g i t a ls y s t e m s a sap a r to ft h ep r o j e c t “m a c h i n ev i s i o na n di t sc h i pr e a l i z a t i o nr e a r c h ”，t h i sp a p e r p u t sf o r w a r da n dt h ed s pf o u n c t i o nd e s i g no fm v - 0 3m c us oa s 幻d e a lw i t ht h e l a r g ea m o u n to fc o m p u t a t i o n su s e di ni m a g em a n i p u l a t i o n d i g i t a la s i ct o p d o w n s y s t e md e s i g nf l o wa n dm o d u l a rp r o g r a m m i n gm e t h o d sa r ea d o p t e di nt h i sd e s i g n p r o j e c t t h ed s pm o d u l e so fm c ua r er e a l i z e dw i t hv e r i l o g h d l ar e l a t i v e l y t h o r o u g hv e r i f i c a t i o ni sr u nt h r o u g ht h ee n t i r ef l o wo fd e s i g n ，i n c l u d i n gf u n c t i o n s i m u l a t i o n s ，g a t e - l e v e ls i m u l a t i o n sa n df p g av e r i f i c a t i o n s t h u st h ec o m p u t a t i o n c a p a b i l i t yo f m c u i si n c r e a s e ds u b s t a n t i a l l yt od e a lw i t hc o m p l e xa l g o r i t h m s i nt h er e a l i z a t i o no fd s pf o u n c t i o no fm c u ，a8 - b i tm a c ( m u l t i p l i c a t i o na n d a c c u m u l a t o r ) ，a1 6 一b i tm a ca n daf i ri pc o r ee m b e d d e di nt h em v - 0 3m c u ，h a v e b e e nd e s i g n e db a s e do nt h ee n o u g ha n l a l y s i sa c c o r d i n gt ot h er e q u i r e m e n t so f r e u s a b l ei pc o r e i nt h em a cd e s i g n an o v e ls c h e m ei sp r o p o s e dt or e d u c et h e r e s o u r e s e sa n dc r i t i c a lp a t hd e l a y t h es o l u t i o ne m b e d d i n g1 6 - b i tm a ci n t om c u e n a b l e st h es p e e do fm u l t i p l i c a t i o n & a c c u m u l a t i o nc o m p u t a t i o nt ob ei n c r e a s e d d e c a d e so ft i m e s t h es o l u t i o ne m b e d d i n gf i ri n t om c u ，w h i c hm a k e si tp o s s i b l ef o r t h em c ut od ot h ec o n t r o lo p e r a t i o nw h i l ed o i n gt h ef i rc o m p t u t a t i o n ，i sc r e a t i v e t h ee m b e d d i n gm e t h o da n di n t e r f a c eb e t w e e nm c ua n dt h e s ei pc o r e sa r ea l s op u t f o r w a r di nt h ep a p e r , w h i c hp r o v i d sav e r yg o o dr e f e r e n c ef o ro t h e re m b e d d i n g f o u n c t i o n s t h e s ei pc o r e sc a nb ea l s ou s e di no t h e rs o cs y s t e m s a l lt h ec o n c e i v e di d e a s ，a d o p t e dm e t h o d s ，a n dt o o l su s e di nt h i sp a p e rf o l l o wt h e f o u re s s e n t i a ld i r e c t i o n so f 口c o r ed e s i g n ，n a m e l yb e i n gr e u s a b l e ，g e n e r a l p u r p o s e ， t r a n s p l a n t a b l ea n dd e f i n i t e l yc o r r e c ti t h a sa l l a c t u a l l ym e a n i n g f u li m p a c to nt h e r e s e a r c ha n dd e s i g no fv l s i ( v e r yl a r g es c a l ei n t e g r a t i o n ) b a s e do nr e u s a b l ei p c o r e s t h i sp r o j e c ti s s u p p o r t e db yt h e s c i e n c ef o u n d a t i o no fs c i e n t i f i ca n d t e c h n o l o g i c a lc o m m i s s i o no fs h a n g h a i ( g r a n tn o0 2 d j l 4 0 3 4 ) ，a n dk e yt e c h n o l o g y v l 海人学坝i ：学位论文 f o u n d a i o no fs c i e n t i f i ca n d t e c h n o l o g i c a l c o m m i s s i o no fs h a n g h a i ( g r a n t n o 0 2 5 9 11 3 2 3 ) k e yw o r d s ：i pc o r e ，m c u ，m u l t i p l i e r , m a c ，f p g a ，f i r 原创性声明 本人声明：所呈交的论文是本人在导师指导下进行的研究工作。 除了文中特别加以标注和致谢的地方外，论文中不包含其他人已发表 或撰写过的研究成果。参与同一工作的其他同志对本研究所做的任何 贡献均已在论文中作了明确的说明并表示了谢意。 本论文使用授权说明 期多彤 本人完全了解上海大学有关保留、使用学位论文的规定，即：学校有权保留 论文及送交论文复印件，允许论文被查阅和借阅；学校可以公布论文的全部或部 分内容。 ( 保密的论文在解密后应遵守此规定) 签名：燮导师签名：芝垦鳖日期 钞彳；、以厂 海人学硕士学位论文 1 1 引言 第一章绪论 传统微控制器( m c u ) 与数字信号处理器( d s p ) 有时被看作是微型计算机 中两个对立的极端。m c u 最适合于需要对非同步过程实现低延迟响应的控制应 用，而d s p 在需要高强度数学计算的应用中性能优越。m c u 可以被用在繁重但 算法简单的算术应用中，但是由于绝大多数m c u 的a l u 只具有每次一项运算 的特性，使这些的应用不甚理想。同理，d s p 具备了强大的数字处理能力，也可 以勉强用于控制应用中，但是绝大多数d s p 的内部架构在控制应用的操作中会 反映出代码与时间上的低效率。 当越来越多与控制有关的应用需要少量的信号处理( 运算) 时，在d s p 与 传统m c u 之间进行选择变得越来越困难。在这些应用中，将信号处理的算法代 码挤进m c u 的解决方案是很吸引人的，不过应用程序的大部分时间都花在执行 d s p 函数上，而控制应用不得不有所牺牲。( 确实一些m c u 的经典应用，如h a - t 电力系统高次谐波分析仪，r e 一9 2 5 皮肤测试仪等，就是将一些复杂信号处理算 法用m c u 来实现的，由于m c u 算法功能“简陋”，使得在m c u 上实现的信号 处理算法的代码十分“庞大”，有限的c o d em e m o r y 资源被占用) 。 将乘法一累加单元( m u l t i p l ya d dc o m p o n e n t - - m a c ) ，或f i r 滤波器集成到 m c u 架构中，将大大提高m c u 的数字信号处理能力而又不会影响m c u 在控制 方面的运行能力。因此本课题希望设计一种基于m c u 处理器架构，这个架构能 够嵌入硬件的m a c 或f 1 r 滤波器，使得所设计的m c u 不但具备基本的控制功 能，又具备d s p 的基本运算功能( 高级信号处理能力) ，从而解决控制应用与数 字信号处理这个两难的问题。 1 2 研究的背景和意义 超大规模集成电路技术发展到现今，芯片规模已从万门集成发展到百万门、 千万门集成；同日、j 芯片设计也向系统芯片s o c 方向发展，因此口应运而生，口 上海大学顿j ：学位沦文 是指在电子设计中预先开发的用于s o c 设计的可复用功能模块，系统设计者进 行一个复杂设计的过程很像以前构造一块p c b 样，从市场上采购i p 功能模块， 然后在一个芯片上有效集成，从而构成一个功能强大的系统，即s o c 。 i n t e l 8 0 c 5 l 兼容系列m c u 是目前国内应用时间最长，普及率最高的8 位 m c u l ho 建立可复用的8 0 5 1 m c u 内核对于各种嵌入式系统和片上系统的发展和 应用意义重大。增加m c u 的运算功能，并保证m c u 的通用性和兼容性，是非 常重要的，所以，本文提出的三个增加d s p 功能的解决方案，都是在不改变原 有指令系统，不改变原有的引脚端口的情况下进行的。其中，f i r 嵌入方案，是 可以使m c u 在进行运算的同时，也可以进行控制操作，有很强的创新意义。 在上海市科委的支持下，本课题组进行机器视觉及其芯片实现研究。本人拟 设计的带有d s p 功能的高性能8 位m c ui pc o r e ，适用于信息和图像处理，与当 前流行的8 0 c 5 1 系统相兼容，是该项目所搭建的系统( s o c ) 的核心单元，同时 也可以应用到其他嵌入式系统中。 1 3 本文主要研究工作 l 。3 1 实际目标 本文设计的基础是m v - 0 3m c ui p 核，设计的目标是为m v - 0 3 增加d s p 功 能，并且m v - 0 3 仍然与8 0 c 5 1 指令系统相兼容，不改变m v - 0 3 的指令系统，不 增加m v - 0 3 的引脚。所设计的各个模块要遵循核的设计要求，即通用性，正 确性和可移植性，能够方便的应用到其他系统中。所以，本文课题具有较强的实 用性。同时为了适应现在m c u 的发展潮流，本文拟设计一款高运算能力的m c u 来满足越来越高的技术应用的需求。 目前市场上d s p 种类较多，每个d s p 内有一个、甚至多个m a c 。但是市场 上单独的m a c 软核很少，并且这些口核的代码目前尚未开放。本文要设计的8 位和1 6 位的m a c 及8 位的f i r 滤波器是集实用性，通用性为一体的软核，可 以方便的应用的s o c 的设训中。 上海大学顺十学位论文 1 3 2 本人工作 1 、没计了一个实用性强的8 位m a c i p 核，没计中采用了改进的b o o t h 算法，并给 出了实现这种算法的内部电路逻辑结构，采用这种结构设计了带有饱和检测和饱 和处理功能的8 位m a c 单元，大大提高了m a c 单元的速度和性能； 2 、此外，为了增加m c u 的1 6 位乘加运算功能，利用上面设计的2 个8 位乘法器和 流水线重构技术，设计2 个时钟的1 6 位乘加器，比通常的设计方法节省一半的资 源，并且可以很方便的嵌入m c u 中： 3 、设计可配置的8 位串行f i ri p 核，可以使m c u 在进行卷积运算的同时，进行控 制操作，这是通常的m c u 不能做到的，也是本文的创新点所在。 4 、设计上述各个r p 核嵌入于m v - 0 3 的方法，并说明其使用方法；与传统的8 0 5 1 相 比，d s p 运算功能显著增强，从而实现m c u 的d s p 功能的设计。 1 4 论文安排 本文共分七章，第一章为序论部分，介绍本文的主要研究内容，研究目标和本人 主要工作等：第二章简单介绍了数字电路的设计流程，p 及硬件描述语言的概念，同 时介绍了m v - 0 3m c ui p 核的系统结构及总线，给出了本文设计的基础和背景；第三 章主要分析比较了乘法器的几种算法，通过比较，发现改进的b o o t h 算法，无论从节 省资源，还是从时间延时上来说，都是最优的：第四章主要是介绍了8 位和1 6 位的 乘加器( m a c ) 设计，这是m c u 的d s p 功能设计所用的口核；第五章论述了串行 f i r 滤波器原理、结构和设计；第六章把上述的各个d s p 模块，即8 位、1 6 位乘加 器，8 位串行f i r 滤波器，嵌入到m v - 0 3 m c u i p 核中，并说明了其使用方法，实现 m c u 的d s p 功能设计；第七章对本文进行了总结，并提出以后发展及研究方向的展 单思想。 上海大学倾+ 学位论文 第二章设计方法与m y 一0 3m c ui p 总体结构 2 1 数字集成电路设计方法 数字i c 的设计+ 方法分为自顶向下( t o p d o w n ) 的设计流程和自底向上 ( b o t t o m - u p ) 的设计流程。m v - 0 3m c u 口核采用自顶向下的设计流程。 2 1 1 自顶向下设计流程 集成电路设计通常运用分层分级设计和模块化设计原理，将一个复杂的集成 电路逐级分解为单元功能较简单的规模较小的局部模块，并确立它们之间的相互 关系，每一级所要完成的功能及上一级与下一级的接口均有严格的规定，这种设 计方法称为自顶向下设计【”( t o p d o w n ) 。 自顶向下的设计方法是伴随着硬件描述语言和e d a 工具同步发展起来的。 硬件描述语言可以在各个抽象层次上对电子系统进行描述，而且借助e d a 工具， 可以实现从高层次到低层次的转换。采用自顶向下方法有着无可比拟的优点：由 于整个设计是从系统顶层开始的，从一开始就可以结合具体应用领域的要求在系 统级进行设计方案调整和性能优化；随着设计层次向下进行，系统的性能参数将 得到进一步确认和细化，并可根据需要进行调整，从而可以在早期发现结构、功 能设计上的一些错误，避免设计周期的延长和设计工作的浪费，提高了设计流片 的一次成功率，缩短了设计周期。设计规模越大，这种设计方法的优势就越明显。 自顶向下的设计流程一般包括三个主要阶段，如图2 1 所示。 ( 1 ) 系统功能设计 系统的功能设计是最高一级的设计。设计者根据设计要求( 包括芯片的功能、 性能、尺寸等) 进行功能划分和数据流、控制流的设计。功能划分后可以用 寄存器传输级语言( 如h d l 语言) 对各功能模块及相互问关系进行描述。 并进行模拟验证。 ( 2 ) 逻辑电路设计 满足一定逻辑和电路功能的逻辑电路结构，其输出一般是网表和逻辑图或电 4 上海大学硕士学位沧文 孺备0 墓 鬻路f 誊 计f 黟 l 海大学硕士学位论文 s i m u l a t i o n ) 。这是整个设计的最后一道保障，主要对系统的速度、时序关系做最 后的验证 2 , 5 , 6 , 7 , 8 1 。 2 1 2 硬件描述语言 电子系统的设计主要有原理图输入法和硬件描述语言设计两种方式。原理 图输入法是设计规模较小的电路时经常用的方法。它适于描述连接关系和接口关 系，不适于描述逻辑功能。 硬件描述语言( v h d l 和v e r i l o g h d l 是目前影响最广的两种硬件描述语言) 是一种用文本形式来描述和设计电路的语言，可以用来进行各种层次的逻辑设 计，如算法级、寄存器传输级、门级和版图级，并且成为i e e e 标准。设计者可 利用h d l 来描述自己的设计，然后利用e d a 工具进行综合和仿真，晟后变为某 种月标文件，再用a s i c 或f p g a 来具体实现。这种设计方法已被普遍采用，非 常适合目前的i c 产业中流行的自顶向下的设计方法 9 1 。 在用硬件描述语言进行各种层次的逻辑设计，完成其所要达到的系统功能的 同时，也要尽量减少系统所耗用的器件资源，这样能有效降低整个系统所占用的 芯片面积。在这方面，资源共享是一个较好的方法。如图2 2 ，( a ) 与( b ) 是同 采用v e r i l o g h d l 语言但采用两种不同的方式描述后映射成的电路。所完成的功 能相同，即都能完成当s e l = 0 时，s u m = a + b ；当s e l = l 时，s u m = c + d 。( a ) 方式需 要两个加法器，而( b ) 方式通过增加一个多路选择器( m u x ) ，共享一个加法 器。由于加法器耗用的资源比多路选择器多，因此( b ) 方式更节省资源。所以 在电路设计中，应尽可能使硬件代价高的功能模块资源共享，从而降低整个系统 的成本一1 。 其次，i f 和c a s e 语句对速度和面积也有影响。通常，i f - e l s e 结构速度较慢， 但占用面积较小。c a s e 结构速度较快，但占用面积较大”】。在m v - 0 3m c u 的设 计中，采用了两种语句相结合的方法。 总之，处理速度与面积问题的一个原则是：向关键路径( 部分) 要时间，向 非关键路径( 部分) 要面积。为了获得更高的速度，应尽量减小关键路径上的逻 辑级数；为了获得更小的面积，应当尽量共享已有的逻辑电路”，”1 。 1 海大学硕十学位论文 ( a ) 两个加法器和一个数据选( b ) 两个数据选择器和一个 择器实现的电路 加法器实现的电路 图2 - 2 不同方式实现相同功能的资源占_ l _ | 比较 上大众j 艺：开发的m v - 0 3i p 核同标准8 0 5 1 相兼容，并在标准8 0 5 1 的基础上， 重新设计了内核，去掉冗余的时钟周期，使得同一时钟频率下，其速度为标准 8 0 5 1 的3 6 倍。m c u 快速低功耗的优点克服了标准8 0 5 1 性能和功耗相矛盾的 缺点。m v - 0 3 指令系统采用的是哈佛结构，即指令和数据放在不同的存储器中4 】。 2 1 3 i p 复用技术 i p ( n t e l l e c t u a lp r o p e r t y ) 原意指知识产权，在i c 设计领域则是指预先设计好 的实现某种功能的设计。m 核( 碑模块) 则是指完成某种功能的虚拟电路模块，也 称之为虚拟部件。最早的口核开发是为了提高设计效率、减少设计风险，将设 计成熟、经工艺验证并已优化的设计模块建库，提供给相同功能电路设计使用。 集成电路的发展和s o c 复杂性的提高，给i p 核的开发带来巨大的商业机遇，口 核己成为一种商品，i p 技术越来越成为i c 业界广泛关注的焦点1 ”。 功能模块化的系统芯片具有易于增加新功能和缩短上市时间的显著特点：利 用i p 复用技术的设计形式，可将不同公司的特长集中到同一产品的设计与制造 中。因此，基于口复用技术的s o c 设计方法采用了1 ：p 模块而不是基本逻辑或 电路单元作为基础单元，以功能组装代替功能设计，提高了设计者的设计能力， 能够较快地完成设计，缓解设计能力与i c 制造的矛盾，降低产品开发的成本， 是i c 设计业当前、乃至可预见未来的主流设计方式【”】。 口核的种类很多，例如d s p 、存储器、总线和接口电路、r f 电路、模拟 7 上海人学硕士学位论文 电路、数字模拟混合电路等。通常把婵核分为硬口( 硬核h a r dc o r e 。) 、软口( 软 核s o f tc o r e ) t l 固i p ( n 核f i r mc o r e l 。 可复用口模块首先必须是一个良好的模块设计，它必须遵守一系列的设计 规则。概括起来是一个基本准则和三个基本规则1 ”。 一个基本准则是局部问题局部解决。因为当设计规模越来越大时，局部模块 设计的缺陷如果留到系统验证阶段，就会变的非常棘手，难以发现和难以修正。 三个基本规则：一是尽可能采用全同步的设计策略，对模块的输入和输出信 号用寄存器锁存以达到时序优化问题局部化的目的；二是严格遵循自底向上的验 证策略，保证每个功能块在被集成到更高层次之前得到最充分的验证，以达到功 能j 卷片问题局部化的目的；三是着手进行详细设计之前必须作好总体方案的设计 和论证。良好的芯片结构定义和模块划分是局部问题局部化的关键。 本文在设计8 位、1 6 位乘加器和8 位串行f i r 滤波器的过程中，严格遵守 了i p 复用的设计原则，可以方便的嵌入m v - 0 3 的m c ui p 核中，也可以嵌入到 其他系统的中。 2 2m v 一0 3m c u 系统结构设计 m v - 0 3m c u 是一款面向图像处理的单：卷片高速微控制器。m v - 0 3m c u 的 系统结构是指系统组成模块的连接方式。根据m v - 0 3m c u 的基本功能，m v - 0 3 m c u 设计为两级顶层模块，在最顶层的第一级模块中，调用第二级封装好的内 核总模块、存储器模块和4 个双向i o 口p 0 p 3 模块，由系统级总线连接。第 二级用显式格式调用完成系统功能的所有内核子模快，并包含极少用于信号连接 的逻辑电路。 2 2 1m v 一0 3m c u 内核结构的模块化设计 正确合理的划分子系统是所有数字系统设计成功的关键。模块划分是否合 理，直接影响模块化系统的功能、性能和成本。m v ，0 3m c u 的设计也是如此。 m v 0 3m c u 是在对其所要完成的课题目标进行系统功能分析的基础上，划分并 设计出一系列功能独立、结构独立的基本单元模块，并使模块系列化、标准化。 l 坶人学硕1 学位论文 模块是模块化设计和制造的基本单元。采用模块化设计缩短了m v 一0 3m c u 的设 计开发周期，提高了其质量和可靠性。 图2 - 3m v 一0 3m c u 硬件模块结构图 m v 0 3m c u 子模块的划分遵循如下原则： 1 ) 子模块功能相对独立，模块内部联系尽量紧密，而模块间的连接尽量简 单。 2 ) 整个系统的全部功能应山子模块清楚并全面的表达。 3 ) 适量控制子系统的规模。 4 ) 各子系统的逻辑功能应清楚、明确。 5 1 各子系统的结构应保持完整。 本文根据标准8 0 5 lm c u 的功能和结构特点，将m v 一0 3m c u 内核划分成 如图2 3 所示的硬件结构。 海大学硕士学位论文 从以上各模块可以看出，m v - 0 3m c u 核可分解为五大子系统：数据通路、 控制通路、内部存储器、输入输出接口和外设。数据通路主要实现数据的算术逻 辑运算、位变量处理和数据传输等操作，主要由a l u 模块、m u l t i p l i e r d i v d e r ( 乘 除法模块) 、a l um u x ( a l u 多路选择模块) 组成。控制通路可称得上是m v - 0 3 m c u 的神经中枢，主要是给出程序地址并对m v - 0 3m c u 的操作时序和程序的 执行进行控制，- 由i n s t r u c t i o nr e g i s t e r ( 指令寄存器) 、r e g i s t e ri n t e r f a c e ( 寄存器 接口模块) 、p o w e rm a n a g e m e n t ( 电源管理模块) 、t i m i n gg e n e r a t o r ( 时序产生 模块) 、i n t e r r u p tc o n t r o l l e r ( 中断控制模块) 、p c p a r o md u a n d p t r ( p c 模 块) 、o p c o d ed e c o d e r ( 译码模块) 以及硬布线控制逻辑组成。其中p c 模块产生 对外部程序存储器进行寻址的2 4 位程序地址，具体的设计实现将在后面的相关 章节详细阐述。内部存储器主要完成对数据的存储，由包括1 2 8 字节的内部数据 存储器模块和由寄存器堆实现的特殊功能寄存器模块组成。输入输出接口模块主 要完成对外部数据存储器的访问以及对外部程序存储器进行寻址的2 4 位程序地 址的传输和8 位数据的输入。 这种划分方法将m v - 0 3m c u 核的运算、执行单元与控制协同部件分离开， 提高了设计的灵活性与再利用性。因为数据通路是m v - 0 3m c u 中的执行部件， 数据处理、存储都是在数据通路中完成的。如果需要对m v - 0 3m c u 的功能设计 进行修改，只要不改变处理字长，就可以最大限度地保留现有的数据通路，而主 要通过修改控制器的设计，对数据流加以调度，来实现各种新的逻辑功能。这为 m c u 设计的修改与升级提供了极大的灵活性与便利性【” 。事实上，现在较为流 行的微处理器也确实是这样设计而成的 2 1 9 , 2 0 】。 2 2 2 总线结构设计 2 2 2 1m v - 0 3m c u 总线结构 早期的计算机是冯诺依曼结构，它的程序和数据放在一个存储器中，共用 一个存储空间，依靠指令计数器提供的地址来区分是指令数据还是地址。存储器 通过一个连接c p u 的总线( b u s ) 与c p u 联系。由于指令和数据的流动都通过 同一条总线，对数据和程序进行分时读写，使指令和数据的独立性大为减弱，执 e 海火学硕卜学位论文 行速度慢。见图2 4 。 ；二二二j i 州 臣磊，竽1 弱嚣l i 一一一一鬯型一一一一一一一j 图2 4 冯诺依曼结构 m v - 0 3m c u 在顶层设计中采用哈佛结构，与标准8 0 5 1 结构相同。 哈佛结构将指令存储空间和数据存储空问分离，c p u 可同时进行数据访问 和指令读写，提高了数据吞吐率，从而提高了系统运算速度，而且使采用流水线 实现的难度大为降低。m v - 0 3m c u 采用哈佛结构，可同时访问1 6 m b 的外部程 序存储器和1 6 m b 的数据存储器。哈佛结构见图2 5 。 图2 - 5 哈佛结构图 早期的8 0 5 1 中，为了减少芯片封装的引脚，降低成本，内外总线都实行部 分地址与数据线的复用。由于4 0 脚标准封装的8 0 5 1 应用系统市场占有率巨大， 所以为了保持引脚的兼容，m v - 0 3m c u 也采用标准的4 0 脚封装。当访问外部程 序存储器时低8 位地址及8 位数据通过p o r t o 口分时复用，中8 位地址与高8 位地址通过p o r t 2 口分时复用。 2 2 2 2m v 一0 3m c u 内部系统总线结构设计 系统总线是计算机系统内各功能部件之间进行信息传输的公共通路，具体的 物理形式是组信号线。微机用总线的形式将微机中的各模块，包括c p u 模块、 存储器模块、i 0 模块和d m a 模块等互连在一起，按总线的规范传送数据、控 制信息和状态信息，从而构成微机的整体2 ”。总线分为地址总线、数据总线和控 制总线。 m v - 0 3m c u 内核采用并行单总线结构，在统一的时钟下进行高度并行的同 步数据传输且所有的双向总线都被拆分成输入信号线和输出信号线。单向总线也 1 1 上海大学硎f ? 学位论文 拆分成功能不同的专用子总线，避免了芯片内部的分时复用。m v - 0 3m c u 中各 部件可同时进行操作，提高了指令的执行效率，实现了m v - 0 3m c u 的高速数据 处理能力。m v - 0 3m c u 并行单总线结构如图2 - 6 所示。 图2 - 6m v - 0 3 m c u 内部并行单总线结构框图 m v - 0 3m c u 并行单总线结构把读写数据的双向总线和单向地址总线及控制 总线拆分成多条子总线： 数据总线拆分成：内部r a m 的源数据总线s o u r c e _ d i ；s f r 源数据总线 s f r _ d a t a 。 地址总线拆分成：源地址总线s o u r c e _ a d d r ；目的地址总线 d e s t i n a d d r 。 控制总线拆分成：内部r a m 的写信号n d e s t i n _ w e ，内部r a m 的读信号 m e mr d ，s f r 的写信号s f rw r i t e 。 其中，数据线宽度都为8 位。内部地址总线宽度为8 位，外部地址总线宽 度为2 4 位。对于地址总线，总线越宽，则系统能够寻址的空间越大。如地址总 线宽度为1 1 ，则系统能够寻址的宽度是2 ”【”】。所以8 位宽度的内部地址总线可寻 址2 5 6 字节的存储空间。宽度为2 4 位的外部地址总线可寻址1 6 m b 的存储空间。 j 一海大学硕士学位论文 第三章m a c 速度性能分析及算法比较 乘加单元( m a c ) 是数字信号处理器( d s p ) 一个重要部分，根据统计，d s p 处理器5 0 的指令与m a c 运算有关，实现d s p 算法高速实现的瓶颈就在于m a c 运 算的执行速度，因此m a c 模块的性能优劣是衡量d s p 芯片性能的最重要指标之一。 目前由于应用的发展，越来越多的m c u 中也嵌入了m a c ，来增加m c u 的数字运算 能力。本文中也把m a c 嵌入了m v 一0 3m c ui p 核中，m a c 的速度对于和面积，对 于整个m c u 核的的整体性能有很大的影响，所以，对于不同的实现方法，本章进 行了比较，认为改进的b o o t h 算法是最优的。并且有报道称，目前有9 0 的高速 乘法器采用了改进的b o o t h 算法”“。 3 1m a c 的速度性能分析 本文的设计目标是面向图像处理应用的能嵌入m c u 的独立m a ci p 核，实现 这一目标要求m a c 的工作频率和运算速度要大大高于m c u 。因此速度成为本文设 计的m a c 成功与否的关键，而m a c 的速度取决于乘法器的速度。 高速乘法器的设计历来为研究者所重视但是由于二进制乘法运算的众多部 分积移位相加的计算本质，乘法运算始终是提高v l s i 芯片计算速度的瓶颈。根 据2 0 0 2 年报道，台湾学者实现了0 2 5 p m c m o s 标准单元下5 i o n s 的1 6 x1 6 乘法 器，4 n s 的8 8 的乘法器。2 0 0 0 年文献报道，美国学者采用o 2 5 i l c m o s 标准单 元得到4 3 9 n s 的1 6 1 6 乘法器。 3 2m a c 的算法比较和分析 乘加器可以看作是乘法器和累加器的组合，所以乘加器设计主要也是乘法 器的设计，对于乘法器的实现，有多种算法，比较常用的有移位相加算法，p e z a r i s 算法，b a u g h w o o l e y 算法，改进型b o o t h 算法等，各个算法都有自己的特点， 下面对这些算法进行简单的比较和分析。 l 海大学硕上学位论文 3 2 1 移位加法算法 移位加算法。”。“”是一种简单且易于理解的算法，它将两个n 位有符号数写 成一位符号位和( n 1 ) 位数码位。它的操作过程是：1 ) 符号位用异或门处理， 若这两个n 位数的符号相同，则最后正确符号为0 ，否则为l ；2 ) 数码位的处理 是让它们相乘，从乘数的最低位开始，每次取一位乘数，判断该位乘数是1 还是 0 ，从而决定该位乘数与被乘数相乘产生的部分积是被乘数本身还是全0 ，并与 上次部分积相加形成新的部分积，再逻辑右移一位( 前面空位补o ) ，重复上述 步骤，直至n 次“相加右移”操作结束，得到部分积的总和；3 ) 将符号位与数 码位的操作结果统一，得到最终乘积。 移位加算法在处理有符号数乘法运算上非常简单明了，但它对有符号数的 处理只是单纯地将符号位与数码位分丌，这存在两个明显的缺点。首先，符号位 是单独处理的，这使得最终乘积的符号还需根据符号位的运算结果来修正，增加 了控制部件的难度；其次，数码位运算中存在许多不必要的运算，这不仅没有减 少乘数数目，电没有减少部分积数目，将导致运算速度的降低。总之，移位加算 法是建立在无符号数运算基础上的一种间接补码乘法算法。它对数码位的处理类 似于无符号数的操作。因而该算法延时长，速度慢，不适于v l s i 的实现【2 ”。 3 2 2p e z a r i s 算法 相对于移位加算法，p e z a f i s 算法【2 4 】和b a u g h w o o l e y 算法都是直接用于补 码乘法的算法，它们无需将有符号数分成符号位和数码位，因而这两种算法都能 显著地提高乘法器的速度。 在叙述这两种算法之前，先将与它们相关的补码运算公式进行如下说明：假 设有两个二进制补码数，其中，m 位被乘数x ；x mi x 。_ z 。， 值为 ，- 一。2w 一- + 艺：，2 一， n 位乘数y 2y y ”：儿y 。， 值为 y = _ 。i2 1 + j 2 。 则乘积值p ，= x y 1 ， y 1 一 b l 2一2 上海人学硕士学位论文 = ( x ，j ，。，2 ”一2 + 。一，y ，2 + 。 ( 3 1 ) i ；0 一( 一一y 。2 ”1 + j ，一。x ，2 7 1 ) 从中可以看出，公式的前两项是正值，而后两项可能是负值。p e z a f i s 算法 和b a u g h - w o o l e y 算法的不同之处即源于对后两项处理方法的不同。 p e z a r i s 算法是一种传统的补码算法，它的最大特点是仅通过不同类型全加器 形成的阵列即可完成补码数的乘法运算，而无需对式( 3 1 ) 中的四项作任何处 理。下面图3 1 列出了p e z a r i s 算法使用的四种类型全加器的名称和逻辑符号。 其中每种类型全加器中都用。来表示相应输入输出端的求负过程，对于一位数 值，求负实际上是取反过程。0 类型全加器即是普通意义上的全加器输入全为正 数，1 类型有一个输入为负数，其余2 个输入为正数，则其s 为负数，而进位为 正数： s 0 类型 全加器 x 。瞥 s 1 类型 全加器 2 类型 全加器 3 类型 全加器 z 图3 - 1p e z a r i s 算法使用的4 种全加器 以一实例具体说明p e z a r i s 算法的操作过程。考虑两个5 位二进制补码数， 被乘数是a = ( a 4 ) a 3a 2a la o ，乘数是b = ( b 4 ) b 3b 2b 1b o ，用( ) 表示a 、b 的符号 是负的，则p e z a r i s 算法的运算矩阵如下： r a 4 1 a 3 a 2a la o = a 、( b b 3 b 2b lb o = b p 9 p 8p 7p 6p 5p 4p p 2p lp o = p 图3 - 2p e z a r i s 算法的运算矩阵 从中可以看出，p e z a r i s 算法能同时处理有符号数的符号位和数码位，无需 将它们分开。 。窘 赴舯 幽心如如 黧= 椭黜赢m 幽础 上海火学硕士学位论文 至此，可以用列种不同类型的全加器将该算法的运算矩阵表示成乘法阵列 如图3 - 3 所示。 a 4 b 4 * 芋掣比r 分磐s 访但e j 分p o b 芋掣僻；n 盼掣e 访p o b 萨6 a 雕z 6 付墨型6 “ p 9 p 8p 7p 6 p 5p 4p 3p 2 p 1 图3 - 3 加法器阵列 p e z a r i s 算法通过四种类型全加器的使用，允许正数或负数直接输入到乘法 阵列中进行乘法运算，从而达到求有符号数乘积的目的。这种乘法阵列的结构虽 然易于理解，但正是因为用到的全加器类型多，使得乘法阵列不规整，不利于 v l s i 的版图没计，这是该算法的主要缺点。 3 2 3b a u g h - w o o l e y 算法 b a u g hw o o l e y 算法是一种具备符号运算的算法，对带有符号的补码数进行 乘法运算，设置符号标志信号来控制无符号数和符号数各种组态的乘法【m 。 设两个n 位二进制数a = 口。a 0 和占= b 。b 。相乘，生成2 n 位最终积。 存在三种组念： l 、a 和b 均为无符号数，有效位数均为i 3 。 ，r i，卜i一lj l l a = n ，2 。，b = 6 ，27 ，a b = “，b ，2 ”7 ( 3 2 ) 卢0 j = oi = o = 0 其中a i b ，= 尸名称为部分积，共有n 2 个。最终积有效位数为2 n 。 2 、a 和b 均为符号数，有效位数均为n 1 ，最高位a 。和b 。为符号位，0 表 落龇0 佰加描 o孙一 咖括a o 叶咖妊 f 一海人学硕十学位论文 示_ f ，“l ”表示负。 一2月一2 a = 一a - 1 2 ”“+ 。，2 。，b = 一6 。一1 2 ”1 十口，2 7 f = 0，= 0 a b = ，一1 6 。一，22 “”+ ，b ，2 1 + 6 。一，d ，2 一1 - z 。一b ，2 7 + ”一1 ( 3 3 ) 将式( 3 3 ) 中减法表示为补胥加法，并考虑到符号位应扩展到最高位2 “，则 兰k 啦一：2 2 n - i + 22 ( n - j ) + n - 2 丽2 一2 一 芝6 。2 一一：2 ：“+ 2 2 t ) + n - 2 瓦虿2 巾一+ 2 一 ( 3 4 ) j = o i = 0 将( 3 4 ) 式代入式( 3 3 ) ，得 月一2n - 2 a b = 2 2 ”1 + d 。一】b 。一1 2 2 ”一1 + d f 6 f 2 + 7 i = 0 j = o n - 2月- 2 + 瓦石2 “”1 + 一a 。_ 。b j2 ”。1