（模式识别与智能系统专业论文）基于sopc的tdscdma同步时钟设计.pdf

独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工 作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地 方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含 为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。 与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明 确的说明并表示谢意。 签名：j 单姥日至日期：工矿，矿年多月；e t 论文使用授权 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁 盘，允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文 的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或 扫描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后应遵守此规定) 签名：赶缝、应导师签名： 日期：上即， _ 1 摘要 摘要 t d - s c d m a 是我国提出的以时分和同步码分为特征的第三代移动通信标准。 该标准融合了智能天线、同步c d m a 和软件无线电等技术，是i t u 正式发布的第 三代移动通信空间接口技术规范之一。t d s c d m a 同步技术是t d s c d m a 直放 站的关键技术之一，文中采用了s o p c 技术设计了基于g p s ( 全球定位系统) 的 t d s c d m a 直放站同步时钟。 首先，从当前t d s c d m a 直放站同步时钟发展概况出发，比较了t d s c d m a 直放站的几种同步方式。简要分析了t d s c d m a 直放站同步时钟的研究现状和应 用前景。结合用户实际应用中的客观需求，提出了t d s c d m a 直放站g p s 同步 时钟的总体设计方案，并简要介绍了系统技术要点、整体硬件结构和各个模块的 功能定位。 其次，本文在t d s c d m a 系统帧结构的分析基础上，详细阐述了t d s c d m a g p s 同步的p p s 脉宽调整、相位补偿、异步复位脉冲、同步信号和s o p c 设计等 技术要点。结合3 g p p t s2 5 4 0 2 和信息产业部y d t1 7 1 1 2 0 0 7 相关技术标准，制 定了具体的t d s c d m a 直放站g p s 同步的系统方案，并在f p g a 的系统硬件平 台上实现。 最后，本文依据信息产业部2 g h zt d s c d m a 数字蜂窝移动通信网直放站技 术要求和测试方法给出了同步时钟的详细测试方法。由于条件所限本文只对同步 模块的几个关键信号进行- t n 试，包括p p s 信号调整、异步清理信号和同步信号。 在测试的最后部分给出了整个系统的性能参数，通过对几个关键信号的测试分析 得出基于g p s 的t d s c d m a 直放站同步时钟的短时同步精度为 接收直放站监控板的数据命令和g p s 模块输出的数据 接收相位补偿数据 管理和监控时钟 产生t d s c d m a 同步时钟 2 8 第四章t d s c d m a 同步时钟的s o p c 实现 4 2t d s c d m a 同步模块设计 t d s c d m a 同步模块是整个同步时钟的核心，也是设计的难点。它主要由一 个2 0 位二进制计数器，两个1 6 位二进制计数器，和一个4 位二进制计数器构成。 2 0 位计数器主要产生t d s c d m a 的5 m s 子时隙，两个1 6 位计数器用于产生同步 时钟，4 位二进制计数器用于对g p s 的p p s 秒脉冲进行宽带调整。 4 2 1t d s c d m a 子时隙产生电路 由第二章可知，t d s c d m a 的子时隙为5 m s ，我们用一个2 0 位二进制计数 器来产生。时钟为1 0 m h z ，即每个周期l o o n s 。对于一个时长5 m s 的子时隙，我们 需要计5 0 0 0 个脉冲，所以当计数器计到1 3 8 7 h 时计数器开始清零，不断产生5 m s 的子时隙1 2 引。 计数器采用2 0 位二进制计数器，异步清零脉冲由一2 0 位的与门产生，为防 止毛刺误操作，采用一d 触发器防止干扰。5 m s 的子时隙的设计电路4 2 所示， 当计数器计到1 3 8 7 h 时，计数器产生置位信号不断产生5 m s 子时隙波形，同时这 个置位信号也提供给波形叠加电路用以产生t d s c d m a 同步信号。 图4 - 25 m s 子时隙电路图 2 9 电子科技大学硕士学位论文 4 2 2p p s 脉宽调整 脉宽调整电路是整个同步时钟的核心，它主要用于产生t d s c d m a 的同步信 号。 p p s 脉宽调整电路由一个4 位二进制计数器和一个4 位比较器组成。p p s 信号 作为计数器的计数允许使能，当收到u b l o xl e a - 5 tg p s 模块的p p s 信号时( p p s 信号为l u s 的高电平脉冲) ，计数器开始工作，当计数器计到9 时，4 位与门产生 异步清零信号复位计数器。比较器比较计数数据，当计数大于相位补偿单元设定 数据时，产生一异步清零信号给5 m s 子时隙的2 0 位计数器。这里只适用了相位补 偿单元8 位拨码开关的4 位，相位补偿值为一0 1 o 9 u s ，在使用中这个补偿范围 已经足够了。也可以根据需要调整p p s 的信号宽度，加大相位补偿，最大相位补 偿可以达到一0 1 2 5 5 u s 2 2 , 2 5 。 在图4 - 3 中，l p m c o u n t e r 2 用于脉宽调整，将l u s 的p p s 信号调整到l o o n s 。 l p mc o m p a r e 3 是一个比较器，使得l o o n s 宽度的同步信号可以在1 u s 区域内滑动， 用以设置直放站和n o d eb 之间的相位误差。p l u s e 信号就是经脉宽调整电路调 整后的信号，信号宽度为l o o n s ，相位补偿为滞后l o o n s 。 4 2 3 波形叠加器设计 图4 - 3p p s 脉宽调整电路 波形叠加器主要用于产生t d s c d m a 的子时隙，它由两个比较器和一个或门 3 0 第四章t d s c d m a 同步时钟的s o p c 实现 构成，如图4 - 4 所示。在4 2 1 节中2 0 位的二进制计数器负责产生时长为5 m s 的 t d s c d m a 子时隙，由p p s 脉宽调整电路提供的同步信号异步清零。两个比较器 负责产生两个切换点，或门用于叠加两个切换点信号【2 6 】。其中，d a t a b 1 5 0 用于 设置第二转换点，对称模式下该值为7 4 3 5 h ，s i g n a l 为产生的同步信号。 图4 - 4 波形叠加器设计 4 2 4t d s c d m a 同步模块仿真 在做仿真试验时由于计算机资源不足，无法进行1 s 的p p s 脉冲宽度调整仿真 试验，在仿真中我们在5 m s 时用一宽度为l u s 的脉冲信号来模拟p p s 信号。 在q u a r t - u s8 0 下仿真的波形如图4 - 5 所示，s i g n a l 信号为产生的同步信号。 图4 - 6 显示在第一转换点我们的信号刚好处于保护时隙之内5 8 n s ，第二转换点的仿 真波形如图4 - 7 所示，清晰的表明了我们的波形与理想的波形延时了5 8 n s ，综合 图4 5 到图4 - 9 说明我们的设计符合了t d s c d m a 帧结构的系统要求。 同步误差分析： 由频率为1 0 m h z 的高精度温补晶振驱动一2 0 位计数器构成t d s c d m a 的 一个子时隙，引起的时间误差主要来自以下两方面： 1 ) p p s 同步信号上升沿到来时没有立即得到一脉宽调整后的窄脉冲信号所引 起的时间误差t ，如公式4 一l 所示： a t = f l + a t 2 + 她( 4 - 1 ) a t l 为同步脉冲滞后p p s 秒脉冲，由图4 - 9 显示为6 0 n s 。x t 2 计数器清零所 需时间；从仿真波形可以看出两者之和不超过l o o n s ：t 3 为门延时如图4 1 0 所 示，不超过1 0 n s 。 2 ) 温补晶振精度限制而引起的时间误差，可以用公式2 1 4 来计算。频率准 确度为2 x 1 0 ，每天波动范围为2 0 0 n s 。 3 1 封 旦i 型 蛰， 图4 - 5t d $ c d m a 同步信号 r 曲自。7 4 9 啦舡蔼乱钟? 5 0 1 e , u 1 ，o p y 1 ) i , m ap s z s + 5 t 舶 j 蟛， on 砸 啦p t l d l 移固 1 0 0 0 1 1 1 0 1 0 1 0 0 i x0 0 0 0 0 0 0 1 1 1 0 1 0 1 0 0 1 0 1 1x0 ( 3 0 0 0 0 0 1n n t m ，m “y m o l l i f l i f l l o o l l 0 1 y0 0 0 0 0 0 0 ! 1 1 0 1 0 1 0 0 1 1 1 0 x0 0 0 ( 3 0 0 0 1 l | 0 1 0 1 0 0 | 1 1 1 0 0 0 1 l | 0 1 0 1 0 1 移c t 6 m f f - 一 口由) a t a 删- 日目 ；。 ，。，。， 。 兹 量 ，霹掰 妊琵j 蝗l 图4 - 6 第一转换点仿真波形 ，舯-。一o i i - 2 计s - + b e 啊 - |i n 争 秽 ，嘲 驴d c 移田t o g 0 0 0 1 “0 1 0 ”0 1 1 1 1 0 1 ”1 “o4 学 c 1 60 1 1 t - n l l l 叫删l l u l l u 垡 固d a t a 渺日 j ， ? “一矗甜勰。存_ ，j 戮咖jj 。，。：j | j 妒? 一。 ： 。j 如i ，1 二五，亿船叠，女瓤 z t 疵i ，。，巩j j i 睁。j | 珏旃虢秀 ，t 癣话躐醪黟厕 图4 7 第二转换点仿真波形 3 2 _ _ l _ i l l _ _ _ _ _ l i _ i _ _ _ _ l i _ _ _ _ _ _ - _ - _ - _ _ _ _ - _ _ - _ _ _ _ _ _ _ _ - _ _ _ _ _ _ _ _ _ _ _ _ _ _ - _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ - _ - _ _ _ - - _ - - _ - _ _ - 第四章t d s c d m a 同步时钟的s o p c 实现 图4 - 8 信号延时 - “t 盯n - 1 ：，荀“矿；i 一二埘，。i n t r ：广百话；_ 4 一h t 件1 ：_ 丽面再i s t ”t 五 f v , n d 丽怠二 图4 - 9 l o c k 信号延时 最后得出的同步误差为：瞬时精度为1 6 0 n s ，工作同步精度为 3 6 0 n s 。 4 2 5t d s c d m a 同步模块的编译封装 为方便使用，我们将这个这个同步模块编译后封装成为一独立模块命名为 g p st i m e r 。如图4 - 1 0 所示输入信号有c l o c k 、c n t e n 、r e s t 、p p s e l l 、p p s 和 d a t a 1 5 o 输出信号有s i n g a l 、p l u s e 。c l o c k 为1 0 m h z 时钟输入1 2 ；c n t _ e n 为计 数允许；r e s t 为复位信号输入口；p p s e n 为p p s 信号控制引脚；d a t a 1 5 0 为第二转换点控制输入引脚，在对称模式下该值为7 4 3 5 h ；p p s 为g p s 秒脉冲输 入脚；s i g n a l 为同步信号输出引脚；p l u s e 为同步测试引脚。 4 3 时钟管理模块设计 图4 1 0g p s _ t i m e r 时钟管理模块如图4 1 1 所示，主要是完成频率调整、老化补偿等，输出一 个标准频率的1 0 m h z 信号。l m 9 2 为1 2 b i t 位的1 2 c 总线温度传感器，n i o si i 处 3 3 电子科技大学硕士学位论文 理器根据当前环境温度将调相数据依照规定的时序写入a d 5 6 2 1 ，进而控制t c x o 的控制电压，以达到调整时钟的目的2 8 1 。 4 4s o p c 片上系统设计 图4 - 1 1 时钟管理模块 a s o p c 片上系统设计是整个系统的核心。s o p c 的设计流程在本章的开篇就已 经做了介绍，现在我们按照它的设计流程完成这一设计。在本章4 2 和4 3 节中我 们已经完成了自定义模块的设计。现在我们利用a l t e r a 公司的s o p c b u i l d e r 开发 工具，将a l t e r a 公司提供的一些控制模块如f l a s hm e m o r y 等，集成到一个片上 系统内，定制生成一个处理器。然后再将这个处理器添加q u a r t u s 工程中，同时添 加同步模块和其它的控制逻辑，采用原理图编辑的方式，将s o p c 和各模块连接 起来，通过编译就得到了s o p c 片上系统。 值得指出的是：s o p c 系统除了n i o si i 嵌入式处理器之外，还集成很多功能 模块，这些功能模块可以根据需要进行添加或裁剪。并且这些模块可以通过a v a l o n 总线与n i o si i 相连并由处理器统一管理。这也体现了s o p c 设计的高度灵活性和 高集成度【26 2 9 】。 4 4 1s o p c 片上系统设计 本文的s o p c 片上系统主要由n i o si i 处理器和l c d 控制器、e p c s _ c o n t r o l l e r 、 s d r a m 和s r a m 控制器，三态桥、f l a s h 控制器、通用i o 、1 2 c 总线控制器以及两 3 4 第四章t d s c d m a 同步时钟的s o p c 实现 个串口构成。由于s d r a m 和s r a m 共用地址总线，所以需要添加三态桥锁存地 址信号。图4 - 1 2 是本s o p c 系统的主要外设模块图。 】1 久gc o n n e c t i o nt os o f t w a r e d e b u g g e r 图4 1 2s o p c 片上系统框图 l 、n i o si i 处理器 在q u a r t u s 中启动s o p cb u i l d e r ，在左侧器件栏中选中n i o si i 处理器 一栏，双击该器件我们就可以配置该处理器。 根据需求我们选择了精简型的n i o si i 处理器，片上r o m2 0 4 8 k b y t e s 数据宽 度1 6 位，复位向量选择了片上r o m ，具体配置数据如表4 - 1 所示。 表4 - 1 n i o si i 处理器配置表 参数名称 配置 n l o si ic o r en i o si i e 指令缓存空间 4 k b y t e s j t a gd e b u gm o d u l el e v e l1 2 、异步u a i 盯 3 5 电子科技大学硕士学位论文 u a r t l 和u a r t 0 参数相同，波特率可以用软件设置，最高1 1 5 2 0 0 ，奇校验， 8 位数据位，1 位停止位【3 0 1 。 3 、s d r a m 控制器 s d r a m ( s y n c h r o n o u sd r a m ) 是一种在外部同步时钟控制下完成数据读入和 写出的d r a m 。其工作速度是与系统总线速度同步的。s d r a m 内存又分为p c 6 6 、 p c i 0 0 、p c i 3 3 等不同规格，s d r a m 采用3 3 伏工作电压，1 6 8p i n 的d i m m 接 口，带宽为6 4 位【3 。 在s o p cb u i l d e r 中的配置：首先，在元件池中选取m e m o r y 项下的s d r a m c o n t r o l l e r ，单击a d d 就会出现设置向导。具体配置参数，见表4 - 2 。 表4 - 2s d r a m 配置表 参数名称配置 p r e s e t s s i n g l em i c r o nm t 4 8 l c 4 m 3 2 8 2 7 d a t aw i d t h 3 2 c h i ps e l e c t s l b a n k 4 r o w 4 c o l u m n8 c a sl a t e n c yc y c l e s 3 4 、f l a s h 控制器 为访问外部的f l a s h 存储器，必须在s o p cb u i l d e r 中添加f l a s hm e m o r y 控制器。首先，在元件池中选取m e m o r y 项下的f l a s hm e m o r y ( c o m m o n 表4 - 3f l a s h 配置表 参数名称配置 p r e s e t s c u s t o r e a d d r e sw i d t h 2 2 b i t s d a t aw i d t h 8 b i t s s e t u p 4 5 n s t i m i n g w a i t1 6 0 n s h o l d3 5 n s 3 6 第四章t d - s c d m a 同步时钟的s o p c 实现 f l a s hi n t e r f a c e ) ，单击a d d 就会出现设置向导。然后根据向导设置参数，如表 4 3 所示。 5 、a v a l o nm m t r a n s i tb r i d g e 由于外部f l a s h 和外部s r a m 共用地址总线，需要添加a v a l o nm m t r a n s i t b r i d g e 。 6 、e p c s 控制器 7 、输出口 8 、输入口 4 4 2 生成s o p c 系统 s o p cb u i l d e r 中部分s o p c 功能模块添加情况如图4 - 1 块都挂接在a v a l o n 总线上，由n i o si i 处理器统一管理。在 3 所示。所有的功能模 s o p cb u i l d e r 中可以 舻臼c p u i n l o snp r o c e s e o r c l kc l o c ki n p u td k i n 耐r u c t j o n n l a 筑吖 a v a l o nm e m o r y m e p p e dm e s t e r d 日t am a s t e ra v e l o nm e m o r ym a p p e dm a s t e ri 柚0i l 目：3 1- 一 j t a g _ d e b u g _ m o c l u l e a v a l o nm e m o r ym a p p e ds l a v e 删 o 1 0 10 0 3 0 0 0o z 0 1 0 0 3 了f f 1 7日i t e g _ u a r t j t a g u a r t c 脏c l o c ki n p u te l k a v a l o n j t a g _ e l e v e a v a l o nm e m o r ym a p p e ds l a v e 黼 o z 0 10 0 4 n d 口o x 0 10 0 4 0 d 7 一 矽r q 憎c i k j i m e f l r 吐e f v a it i m e r c 玳e c l o c ki n p u td k s 1a v a l o nm e m o r y m a p p e ds l e v e 萌 o z o i0 0 4 0 0 00 2 0 1 0 0 4 0 1 f 叫 舻目s d r a m s d r a mc o r d r o l l e r c c l o c ki n p u tc l k s l! a v ao nm e m o r ym a p p e ds l a v eo t 0 3 0 0 0 0 0 0o z 0 3 f f f f f f 1 7e lu - r t i u a r t ( r s 2 3 2s e r l a ip o r t ) c l kc j o c kf n p u td k s 1a v a l o nm e m o r ym e p p e ds l a v e1 0 l0 0 4 0 2 0o z 0 10 0 4 0 3 f 叫 矽日l e d j 6 2 0 7 c h a r e c t e rl c d c 瞅c l o c ki n p u t e l k c o n t r o i _ s l a v e a v a l o nm e m o r ym a p p e ds l a v e静o z 0 10 0 4 0 00 2 0 10 0 4 0 8 f 矽自n ，q m l ds y s t e mi dp e r i p h e r a l c l kc l o c ki n p u tc l k c o 睁0 l 富h v e a v a l o nm e m o r ym e l o p e d 岛q v e髓o z 0 10 0 4 0 d o z 0 10 0 4 0 村 1 7 日l e d j 4 op i o ( p a r a l l e lv o ) c 眦 c l o c ki n p u t d k a 1a v a l o nm e m o r y m a p p e de l a v e#o z 0 10 0 4 0 ，oo z 0 10 0 4 0 ，f l 日o n c h i p _ r e m4 ko n - c h i pm e m o r y ( r a mo rr o m ) c l k lc l o c kt n p u te l k e 1a v a o nm e m o r y m a p p e ds k 档葺口1 t o i0 口口o z 0 1 0 0 1 f f f 矽日e x tb u g a v a l o n m mt r i s t s t eb r i d g e c l i cc l o c ki n p u t c i k a v a l o ns l a v ea v a l o nm e m o r ym a p p e ds l e v e t r i s t a t er n e s t e ra v a l o nm e m o r ym a p p e dt r i s t s t em a s t 1 7日e 衄j l a s hf l e s hm e m o r y ( c f d c 揪 c i o c ki n p t c i k 卅a v a l o nm e m o r ym , * p p e dt r t s t a d es l a v eo x 0 0 0 0 0 0 0 00 2 0 0 f f f f f f 一 图4 - 1 3s o p c 功能模块 由系统自动分配每个模块的起始地址和中断号，也可以根据需要分配起始地址和 3 7 电子科技大学硕士学位论文 中断号。一般说来0 中断的优先级最高，越往后优先级越低。 需要指出的是：f l a s h 的起始地址需要固定从0 x 0 0 0 0 0 0 0 开始，这是因为 n i o si i 处理器的复位向量是存在f l a s h 中的并且偏移量为0 x 2 0 。该复位向量的 作用在于：f p g a 配置成功后，n i o si i 处理器被逻辑中的复位电路复位，从r e s t 处的地址开始执行代码。 各部分功能模块简介如下： 1 s d r a m 、s r a m 、f l a s h 控制模块：分别完成三种存储器的接口和时序控 制，并且统一编址。s d r a m 作程序运行存储器，f l a s h 存放程序和晶振d a 配 置数据。 2 t d s c d m a 同步模块：针对t d s c d m a 时隙自定义开发完成的外部模块， 通过p i o 口与a v a l o n 总线的连接，包括中断设置和总线接口。 3 l c d 控制模块：调用s o p cb u i l d e r 中的1 6 2 0 7 显示模块，实现状态显示。 4 u a r t 控制模块：可以接收上位机( p c ) 的命令和传输数据到上位机，以及接 收g p s 信号。 5 j t a g 控制模块：用于芯片内部测试及对系统进行仿真、调试。 4 4 3s o p c 编译 图4 - 1 4 为在q u a r t u si i 下编译生成的s o p c 系统原理图模块。该模块主要包 含了n i o si i 软核、同步模块、f l a s h 、l c d 、s d r a m 、a d 5 6 2 1 、和串口等几个 主要部分，另外还有c l k 和r e s t 输入。文中得到的原理图模块就是同步时钟的控制 核心，完成整个时钟同步的控制工作。 将该原理图模块添加在f p g a 工程的顶层原理图中，并与其它外部模块连接， 统一编译，最终生成p o f 文件，再将其下载到f p g a 配置芯片内。这样就完成了 整个s o p c 设计的硬件开发流程。 3 8 n 1 0 s 2 c i k r e s e tn o u t p or t fr o m t h e c n t _ e n 、 i n p o r l t o t h e p lu s e j o u t p o r t f r o m t h e p p 5 e n o u t p o r t fr o m t h e s w i t c h 150 】 e x t b u s _ a d d r e s s 2 3o l e x l b u s d a t a 70 】 e x t b u s r e a d n s e 怕c tn t o t h e e x t f l a s h w r i t e n t ot h e e x l f l a s h l c d e - f r o m t h ei c d 16 2 0 7 l c d r s f r o m t h e i c d 一16 2 0 7 l c o - r w f r o m - t h e i c d 一16 2 0 7 l c d - d a t a t o _ a n d fr o m _ t h e i c d 一16 2 0 7 7 0 】 o u t p o r t f r o m t h e l e d p i o z s a d d r fr o m t h e s dr a m f l10 】 一j z s b a fr o m t h e _ s dr a m f l0 j z s c a s n f r o m t h e s dr a m z f l _ c k e fr o m t h e 一$ d r a m z s c $ 一1 1 一fr o m t h e s d r a m z s d q t o a n d fr o m t h e s dr a m 150 】 j z s d q mf r o m t h e s d r a m 10 】 z s r a $ 一n f r o m t h e s dr a m z s we n j r o m t h e s dr a m m i s o t o t h e s p i m o s i f r o m t h e s p i s c l k f t o m t h e s p l s s nfr o mt h e s p i r x d t o t h e u a r tt x d fr o m t h e u a r t r x d t o t h e u a r t ，1t x d f r o m t h e u a r t 1 h 1 b t 图4 - 1 4s o p c 原理图模块 4 5 资源占用情况和开发环境说明 同步模块 s d r a m a d 5 6 2 1 串口 根据最后的编译结果：f p g a 需要3 个g c l k 分别是：n i o si i 处理器5 0 m h z ， 同步模块i o m h z 时钟和p p s ；总共使用了2 9 7 4 个逻辑单元；1 0 2 根外部i o 弓 由表4 - 4 中可以看出同步模块占用的资源率比不高。在1 3 节已经指出， 块只是提供给直放站监控板调用，监控板还要占用一定的资源，因而f p 的选型还是比较合理的，关于详细的资源占用情况请参考表4 - 4 。 3 9 该同 i 脚。 步模 g a 芯片 电子科技大学硕士学位论文 表4 - 4f p g a 资源占用表 名称已用总共使用百分比 t o t a ll o g i cl e m e n t s 2 ，9 4 7 1 2 ，0 6 0 2 4 t o t a ll a b s 3 5 2 1 , 2 0 6 2 9 t o t a lr a mb l o c kb i t s 6 9 ，1 2 0 2 3 9 ，6 1 6 2 9 t o t a lr e g i s t e r s 1 ，7 5 0 1 2 ，5 6 7 1 4 t o t a lm e m o r yb i t s 4 7 ，1 0 4 2 3 9 ，6 1 6 2 0 i 0p i n s 1 0 2 1 7 35 9 本设计中f p g a 的开发环境如下： 选用v e r i l o g 语言作为f p g a 开发的硬件描述语言； 选用a l t e r a 公司的q u a r t u s 8 0 作为f p g a 的开发工具，使用n i o si ii d e 作为 控制软件的编写工具，s o p c 开发工具选用s o p c b u i l d e r 。 原理图和电路制板使用的是a l t i u md e s i g n e r2 0 0 4 ； 操作系统为w i n d o w sx p 。 4 6n i o si i 软件编写 t d s c d m a 的控制软件主要完成接收监控命令完成时钟同步、晶振补偿和第 二转换点切换等主要功能。程序开发语言为c 和c + + 。 4 6 1n 1 0 si i 处理器 n i o si i 处理器是由a l t e r a 公司于2 0 0 4 年推出的n i o s 处理器升级产品，与第 一代产品相比最大处理能力提高了三倍，而最小所占资源只是原来的一半。n i o si i 是一个指令和数据宽度为3 2 位，总线结构为哈弗型的嵌入式系统微处理器。由于 n i o si i 是在f p g a 上实现的，先天的优势付予了它们很多独有的新特性，不但具 有可裁剪、可调整、可补充的技术特性，而且还具有软硬件紧密融合的技术特性。 它表现了很强的s o p c 设计理念，主要体现在以下几个方面： n i o si i 符合硬件设计软件化的发展潮流。采用n i o si i 能有效地降低人力和 物力成本，缩短产品研发周期。 硬件设计软件化还能方便对硬件进行仿真、测试、验证。系统结构的数字逻 4 0 第四章t d s c d m a 同步时钟的s o p c 实现 辑化设计和验证都可以通过软件仿真顺利实现，大幅减少了硬件设计错误的可能 性，提高了工作效率。 n i o si i 为f p g a 的应用拓展提供了一个全新的方向，真正在f p g a 上实现了 s o p c ，也标志着s o p c 时代的真正到来【3 2 】。 4 6 2t d s c d m a 同步时钟主程序流程图 同步时钟的主程序流程图如图4 1 5 所示。控制程序共有9 个子函数：包含3 个命令处理子函数、2 个串口通信子函数( 一个用于接收g p s 数据，另外一个用 于接收监控命令) 、时钟同步子函数、第二转换点切换子函数、晶振校准子函数、 显示子函数。 图4 1 5 同步时钟主流程图 4 l 电子科技大学硕士学位论文 在初始化中将要进行显示、串口、i o 口和1 0 m h z 晶振d a 数据的初始化工 作。在主程序中主要执行命令扫描工作，接收串口的命令转入相关的子程序完成 相应的工作。 主程序如下： i n tm a i n ( v o i d ) i n i t ( ) ； i o ，r a l t e r a a v a l o n p i o d a t a ( s y n p i o b a s e ，o x o ) ；c l o s ei n d i c a t es y n i f ( g p ss y n = 1 ) c h a r + o h = ”g p si so k ! ! ! n ”j _ d i s p l a y ( c h ) j e l s e c h a r c h - - ”g p si sr e a d i n g ，w a l t i n g ! ! ! n ”； 一d i s p l a y ( o h ) ； w h i l e ( 1 ) s w i t c h ( c o m m a n d ) c a s el ： c h a r c h = ”s y n c h r o n i z a t i n g ! ! ! n ”； 一d i s p l a y ( c h ) j t ds y n ( ) ； i f ( t ds y n = 1 ) c h a r c h = ”s y n c h r o n i z a t i o ni so k ! ! ! n ”， 一d i s p l a y ( c h ) ； i o w r 。a l t e r a - a v a l o n _ p 1 0 _ d a t a ( s y n _ p 1 0 一b a s e ，0 x 1 ) ；o p e nt h e i n d i c a t es y n b r e a k ； c a s e2 ： c h a r c h = ”c h a n g i n gt h es e c o n ds w i t c hp o i n t ! ! ! n ”； 一d i s p l a y ( c h ) ； i o 、v ra l t e r aa v a l o np i od a t a ( s y np i ob a s e ，o x o ) ；c l o s et h e i n d i c a t es y n c h a n g e _ s e c p o i n t ( ) ； i o 喂a l t e r aa v a l o n p i o d a t a ( r e s t _ p i o 4 2 b a s e ，0 x 1 ) ；r e s t t h es y n 第四章t d s c d m a 同步时钟的s o p c 实现 i n d i c a t es y n i n d i c a t es y n i n d i c a t es y n t ds y n ( ) ； j f ( t ds y n = 1 ) l o w r a l t e r a a v a l o n p i o _ d a t a ( s y n p i ob a s e ，0 x1 ) ? o p e nt h e ， c h a r + c h = ”c h a n g i n gt h es e c o n ds w i t c hp o i n ti so k ! ! ! n ”； - d i s p l a y ( c h ) ； b r e a k ； c a s e3 ： i o w u l t e t a v a l o n p i o d a t a ( s y n _ p i o _ b a s e ，o x o ) ；c l o s et h e c h a r + o h = ”a d j u s tt h ev c x of r e q u e n c y ! ! ! n j d i s p l a y ( c h ) ； f r ea d j ( ) ； i o w ra l t e r aa v a l o np i od a t a ( r e s tp i ob a s e ，0 x 1 ) ；r e s tt h es y n i f ( t d s y n = 1 ) i o w ra l t e r aa v a l o np i od a t a ( s y np i ob a s e ，0 x 1 ) ；o p e nt h e l c h a r + o h - - ”a d j u s tt h ev c x of r e q u e n c yi so k ! ! ! n ”； 一d i s p l a y ( c h ) ； b r e a k ； d e f a u l t ：b r e a k ； 4 7 本章小结 在第三章中我们已经设计了t d - s c d m ag p s 同步时钟的硬件平台，在这个平 台上我们使用s o p c 技术来实现t d - c d m ag p s 同步时钟。整个s o p c 系统主要 有三个大的模块组成，分别是同步模块、时钟管理模块和n i o si i 处理器。 首先，本文用v e r i l o g 语言编写了一个同步模块，供处理器调用。该模块主要 由t d s c d m a 子时隙产生电路、p p s 脉宽调整电路、波形叠加电路三部分构成。 在同步模块的仿真中可以看到同步时钟模块相位补偿为一0 1 0 9 u s 。 随后，设计了时钟管理模块，用于调整1 0 m h z 温补晶振的输出频率。在s o p c 片上系统中，主要设计了n i o si i 处理器的工作环境和外部通信接口，主要由n i o s 4 3 电子科技大学硕士学位论文 i i 处理器、s d r a m 、f l a s h 控制器、串口、输入输出口、j t a g 接口和用于控制 同步模块、时钟管理模块的输入输出i o 构成。到此为止，整个s o p c 片上系统 设计完成，将这些模块在a l t e r aq u a r t u ss o p c 开发环境中编译生成了完整 的t d c d m ag p s 同步时钟的片上系统。在随后的4 5 节给出了s o p c 系统的资 源占用情况，并对开发环境作了说明。 最后，基于这个片上系统，我们设计了t d - c d m ag p s 同步时钟控制软件， 给出了主程序流程图。 第五章t d s c d m a 同步时钟测试 第五章t d s c d m a 同步时钟测试 5 1 典型测试环境 根据信息产业部2 g h zt d s c d m a 数字蜂窝移动通信网直放站技术要求和测 试方法给出了以下典型的测试环境【3 3 】。 5 1 1 测试仪表技术指标 1 t d - s c d m a 信号发生器 频率范围：1 9 g h z 一2 2 g h z 频率准确度：1 1 0 8 输出范围：- 1 2 0 d b m 至1 0 d b m 或关闭 输出电平精度：4 - l d b 2 c w 发生器 c w 发生器应满足下列最低性能要求： 输出频率范围：在射频的应用范围内可调谐 频率准确度：1 1 0 8 频率分辨率：l k h z 输出范围：- 5 0 d b m 至一1 0 d b m 或关闭 输出准确度：在上述输出范围或频率上为1 0 d b 幅度分辨率：0 1 d b 3 频谱分析仪 频谱分析仪应提供下列功能： 通用频率域的测量 积分信道的功率测量( 5 m h z 的功率谱密度) 频谱分析仪应满足下列最低性能要求： 频率范围：在射频范围内可调谐 频率步长：l k h z 4 5 电子科技大学硕士学位论文 频率准确度：2 1 0 - 7 动态范围：7 0 d b 显示对数标度保真度：在上述显示的动态范围内为l d b 从1 0 m h z 至1 2 7 5 g h z 信号的幅度测量范围： 1 ) 分辨率带宽3 0 k h z 测量的功率：- 9 0 至+ 2 0 d b m 2 ) 积分5 m h z 信道功率：一7 0 至+ 4 0 d b m 3 ) 本底噪声：一1 4 0 d b m h z