（机械设计及理论专业论文）超大规模集成电路串扰问题的研究.pdf

北京i | | j 电人学硕：i ：论文 超大规模集成电路串扰问题的研究 摘要 随着工艺尺寸的不断下降以及工作频率要求的显著提高，专用集成 电路( a s i c ) 和系统芯片( s o c ) 设计者遇到的最大的挑战已成为确保信号 的完整性。随着i c 的高速化、高集成化、高密度化和高性能化，芯片内 互连线之间的串扰已经成为影响芯片性能的重要因素之一。 在本文中，首先对集成电路信号完整性问题中主要存在的串扰问题 进行了原理分析，这包括产生串扰的原因，串扰的影响、分类以及对串 扰的模型进行建模和估算；然后对v l s i 物理设计中避免串扰的相关流程 和算法进行研究和分析，探讨了对可能导致串扰的流程的改进方法：接 着对目前各种布线器算法进行了仔细的分析和研究，并提出一种基于排 序的通道布线避免串扰算法；下面以一个宽带无线局域网( w l a n ) 通信 s o c 芯片的后端设计为例，对时序驱动物理设计的主要流程和优化方法等 作了较为详尽的分析和研究，其中着重对芯片的串扰噪声进行了优化和 修复，讨论了串扰分析过程中的主要问题及应对策略，最后还应用相关 的e d a 工具对串扰问题进行仿真、分析和优化，并对各种工具中的算法 进行了比较和说明，提出了一种更为合理的e d a 算法相结合的方法，收 到了良好的效果。 关键词：超大规模集成电路串扰布局布线静态时序分析毛刺噪声 北京邮电大学硕士论文 r e s e a r c h o nc r o s s t a l kp r o b l e m si nv l s i a b s t r a c t w h e np r o c e s sf e a t u r ed i m e n s i o nd e c r e a s e sa n do p e r a t i n g 行e q u e n c yo f c h i pd r a m a t i c a l l yi n c r e a s e s o n eo ft h ec h a l l e n g e sf o ra p p l i c a t i o ns p e c i f i c i n t e g r a t e dc i r c u i t ( a s i c ) a n ds y s t e mo nc h i p ( s o c ) d e s i g nt e a m st o d a yi s e n s u r i n gs i g n a li n t e g r i t y ( s i ) w i t h t h e i c s h i g h e rs p e e d ，h i g h e r i n t e g r a t i o n ，h i 曲e rd e n s i t ya n dh i g h e rp e r f o r m a n c e ，c r o s s t a l kh a sb e c o m eo n e o f t h em o s ti m p o r t a n tf a c t o r sw h i c hc a ni n f l u e n c et h ei c 。sp e r f o r m a n c e f i r s t l y ，t h ed i s s e r t a t i o nd i s c u s s e st h ec r o s s t a l kp r o b l e mw h i c hc o n s t i t u t e s t h em a i ns ip r o b l e m si ni cd e s i g na n dt h e nm a k e sat h e o r e t i c a la n a l y s i so n t h ec r o s s t a l kp r o b l e m sw h i c hi n c l u d ec a u s e s ，i n f l u e n c e s ，m o d e l i n gc a l c u l a t i o n s o ft h ec r o s s t a l kp r o b l e m s ；s e c o n d l y ，t h em a i np r o g r e s so ft h ev l s ip h y s i c a l d e s i g ni si n t r o d u c e d ，w i t ha na m p h a s i so nt h ea r i t h m e t i cr e s e a r c ha n dt h e r e l a t e dp r o g r e s sw h i c hc a r lp r e v e n tt h ec r o s s t a l k ，a sw e l la st h em o d i f i e d m o t h o d s ，a n dt h e na ni m p r o v e da r i t h m e t i cw h i c hc a r lp r e v e n tt h ec r o s s t a l k p r o b l e mi sp r o m o t e d ；t h i r d l y ，t h r o u g ht h ep h y s i c a ld e s i g no fs o cc h i pu s e di n b r o a db a n dw l a n ，t h et i m i n g d r i v e np h y s i c a ld e s i g nm e t h o di sr e s e a r c h e d ， a n d t i m i n g d r i v e no p t i m i z a t i o nt e c h n o l o g y a n dm a i n l yd e s i g nf l o wi s d i s c u s s e di nd e t a i l ，m e a n w h i l e ，w em a k ea n a l y s i sa n do p t i m i z a t i o no nt h e c r o s s t a l kn o i s eo ft h i sc h i pa n ds t u d yt h em a i np r o b l e ma n ds 仕m e g yi nt h e p r o c e s so fc r o s s t a l ka n a l y s i s f u r t h e r m o r e ，t h ep a p e rp r o v i d e st h es i m u l a t i o n a n do p t i m i z a t i o nr e s u l t so fc r o s s t a l ka n a l y s i su s i n gr e l a t e de d a t o o l s ，a sw e l l a st h e i rc o m p a r e e s p e c i a l l y ，w ep r o v i d eam o r er e a s o n a b l em e t h o dc o m b i n i n g t h ed i f f e r e n tt o o l sw h i c ho b t a i n sg o o dr e s u l t s k e yw o r d s ：v l s ic r o s s t a l k p l a c ea n dr o u t e s t ag l i t c hn o i s e 北京邮电火学硕士论文 声明 独创性( 或创新性) 声明 本人声明所呈交的论文是本人在导师指导下进行的研究工作及取得的研究成果。 尽我所知，除了文中特别加以标注和致谢中所罗列的内容以外，论文中不包含其他人 已经发表或撰写过的研究成果，也不包含为获得北京邮电大学或其他教育机构的学位 或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中 作了明确的说明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切相关责任。 本人签名 垄遣延 f 1 9 9 ：塑压! 至：圣 关于论文使用授权的说明 学位论文作者完全了解北京邮电大学有关保留和使用学位论文的规定，即：研究 尘在校攻读学位期间论文工作的知识产权单位属北京邮电大学。学校有权保留并 向国家有关部门或机构送交论文的复印件和磁盘，允许学位论文被查阅和借阅： 学校可以公布学位论文的全部或部分内容，可以允许采用影印、缩印或其它复制 手段保存、汇编学位论文。( 保密的学位论文在解密后遵守此规定) 保密论文注释：本学位论文属于保密在一年解密后适用本授权书。非保密论文注 释：本学位论文不属于保密范围，适用本授权书。 本人签名 导师签名 日期：边曼。至：! 日期：丝五：；：曼2 一附簪 北京| | | | ；m 大学硕小论文 第一章绪论 11 目前集成电路行业的发展状况 1 1 1 国内外技术现状及发展趋势 目前，以集成电路为核心的电子信息产业超过了以汽车、石油、钢铁为代表的传 统工业成为第一大产业，成为改造和拉动传统产业迈向数字时代的强大引擎和雄厚基 石。1 9 9 9 年全球集成电路的销售额为1 2 5 0 亿美元，而以集成电路为核心的电子信息产 业的世界贸易总额约占世界g n p 的3 ，现代经济发展的数据表明，每l 2 元的集成电路 产值，带动了1 0 元左右电子工业产值的形成，进而带动了1 0 0 元g d p 的增长。目前，发达 国家国民经济总产值增长部分的6 5 与集成电路相关；美国国防预算中的电子含量已 占据了半壁江山( 2 0 0 1 年为4 3 6 ) 。世界集成电路产业的发展十分迅速，2 0 0 0 年世界 半导体产值达2 0 0 0 亿美元，虽然2 0 0 1 年销售额下降了3 0 ，但随着市场需求的增加， 今年已出现了复苏，据国外权威机构预测，未来1 0 年内，世界半导体的年平均增长率 仍将达1 5 以上，至1 1 2 0 1 0 年全世界半导体的年销售额可达到6 0 0 0 8 0 0 0 亿美元，它将 支持4 5 力- 亿美元的电子装备市场。 集成电路的技术进步日新月异。目前世界集成电路大生产的主流技术为8 英寸、 o 2 5 微米，f 向1 2 英寸、o 1 8 微米过渡，根据美国半导体协会( s i a ) 预测，：n 2 0 l o 年将能达n 1 8 英寸、0 0 7 o 0 5 微米。集成电路的技术进步还将继续遵循摩尔定律， 即每1 8 个月集成度提高一倍。 面对集成电路产业如此迅猛的发展势头和诱人前景，发达国家以及许多发展中国 家和地区纷纷制定2 1 世纪集成电路中长期发展规划，抢占制高点，以掌握未来信息技 术核心的主动权。美国半导体技术协会成立了微电子学高级研究公司，重点研究8 一 1 0 年后微电子领域可能出现的技术。日本实施超尖端电子技术开发计划，主要开发 2 0 0 5 - - 2 0 1 0 年半导体技术，并成立超大型硅( 硅为制造集成电路的主要材料) 研究所， 丌发1 8 英寸硅片关键技术。 集成电路最重要的生产过程包括：开发e d a ( 电子设计自动化) 工具，利用e d a 进行 集成f 邑路设计，根据设计结果在硅圆片上加工芯片( 主要流程为薄膜制造、曝光和刻 蚀) ，对加工完毕的芯片进行测试，为芯片进行封装，最后经应用开发将其装备到整机 系统上与最终消费者见面。 2 0 世纪8 0 年代中期我国集成电路的加工水平为5 微米，其后，经历了3 、1 、o 8 、 北京i i $ 1 u 人学硕i 地文 o 5 、0 3 5 微米的发展，目前达到了0 1 8 微米的水平，而当前国际水平为0 0 9 微米( 9 0 纳米) ，我国与之相差约为2 - 3 代。 ( 1 ) 设计工具与设计方法。随着集成电路复杂程度的不断提高，单个芯片容纳器 件的数量急剧增加，其设计工具也由最初的手工绘制转为计算机辅助设计( c a d ) ， 相应的设计工具根据市场需求迅速发展，出现了专门的e d a 工具供应商。目前，e d a 主要市场份额为美国的c a d e n c e 、s y n o p s y s 和m e n t o r 等少数企业所垄断。中国华大集 成电路设计中心是国内唯一一家e d a 开发和产品供应商。 由于整机系统不断向轻、薄、小的方向发展，集成电路结构也由简单功能转向具 备更多和更为复杂的功能，如彩电由5 片机到3 片机直到现在的单片机，手机用集成电 路也经历了由多片到单片的变化。目前，s o c 作为系统级集成电路，能在单一硅芯片 上实现信号采集、转换、存储、处理和i o 等功能，将数字电路、存储器、m f u 、m c u 、 d s p 等集成在块芯片上实现一个完整系统的功能。它的制造主要涉及深亚微米技术， 特殊电路的工艺兼容技术，设计方法的研究，嵌入式i p 核设计技术，测试策略和可测 性技术，软硬件协同设计技术和安全保密技术。s o c 以i p 复用为基础，把已有优化的 子系统甚至系统级模块纳入到新的系统设计之中，实现了集成电路设计能力的第4 次 飞跃。 ( 2 ) 制造工艺与相关设备。集成电路加工制造是一项与专用设备密切相关的技术， 俗称”一代设备，一代工艺，一代产品”。在集成电路制造技术中，最关键的是薄膜生成 技术和光刻技术。光刻技术的主要设备是曝光机和刻蚀机，目前在1 3 0 n m 的节点是以 1 9 3 n m d u v ( d e e pu 1 t r a v i o l e tl i t h o g r a p h y ) 或是以光学延展的2 4 8 n m d u v 为主要技术， 而在l o o n m 的节点上则有多种选择：1 5 7 n md i j v 、光学延展的1 9 3 n md l v 和n g l 。在7 0 n m 的节点则使用光学延展的1 5 7 n md i j v 技术或者选择n g l 技术。到了3 5 n m 的节点范围以 下，将是n g l 所主宰的时代，需要在e u v 和e p l 之间做出选择。此外，作为新一代的光刻技 术，x 射线和离子投影光刻技术也在研究之中。 ( 3 ) 测试。由于系统芯片( s o c ) 的测试成本几乎占芯片成本的一半，因此未来集成 电路测试面临的最大挑战是如何降低测试成本。结构测试和内置自测试可大大缩短测 试丌发时间和降低测试费用。另种降低测试成本的测试方式是采用基于故障的测 试。在广泛采用将不同的i p 核集成在一起的情况下，还需解决时钟异步测试问题。另 一个要解决的问题是提高模拟电路的测试速度。 ( 4 ) 封装。电子产品向便携式4 , 型化、网络化和多媒体化方向发展的市场需求对 电路组装技术提出了苛刻需求，集成电路封装技术_ ：j _ f 在朝以下方向发展： 裸芯片技术。主要有c o b ( c h i p o l l b o a r d ) 技术和f l i pc h i p ( 倒装片) 技术两种形 北京邮i = f 人学硕。i ：论文 式。 微组装技术。是在高密度多层互连基板上，采用微焊接和封装工艺组装各种微 型化片式元器件和半导体集成电路芯片，形成高密度、高速度、高可靠的三维立体机 构的高级微电子组件的技术，其代表产品为多芯片组件( m c m ) 。 圆片级封装。其主要特征是：器件的外引出端和包封体是在已经过前工序的硅 圆片上完成，然后将这类圆片直接切割分离成单个独立器件。 无焊内建层( b u m p l e s sb u i l d u pl a y e r ，b b l i l ) 技术。该技术能使c p i j 内集成 的晶体管数量达n 0 亿个，并且在高达2 0 g h z 的主频下运行，从而使c p u 达到每秒l 亿次 的运算速度。此外，b b u l 封装技术还能在同一封装中支持多个处理器，因此服务器的处 理器可以在个封装中有2 个内核，从而比独立封装的双处理器获得更高的运算速度。 此外，b b u l 封装技术还能降低c p l 5 的电源消耗，进而可减少高频产生的热量。 ( 5 ) 材料。集成电路的最初材料是锗，而后为硅，一些特种集成电路( 如光电器件) 也采用三五族( 如砷化镓) 或二六族元素( 如硫化镉、磷化铟) 构成的化合物半导体。由 于硅在电学、物理和经济方面具有不可替代的优越性，故目前硅仍占据集成电路材料 的主流地位。鉴于在同样芯片面积的情况下，硅圆片直径越大，其经济性能就越优越， 因此硅单晶材料的直径经历了1 、2 、3 、5 、6 、8 英寸的历史进程，目前，国内# b j j n 工厂 多采用8 英寸和1 2 英寸硅片生产，1 6 和1 8 英寸( 4 5 0 m m ) 的硅单晶及其设备_ 兀三在开发之中 预计2 0l6 年左右1 8 英寸硅片将投入生产。 此外，为了适应高频、高速、高带宽的微波集成电路的需求，s o l ( s i l i c o n o n i n s u l a t o r ) 材料，化合物半导体材料和锗硅等材料的研发也有不同程度 的进展。 ( 6 ) 应用。应用是集成电路产业链中不可或缺的重要环节，是集成电路最终进入消 费者手中的必经之途。除众所周知的计算机、通信、网络、消费类产品的应用外，集 成电路正在不断开拓新的应用领域，诸如微机电系统，微光机电系统，生物芯片( 女n d n a 芯片) 1 ，超导等。这些创新的应用领域正在形成新的产业增长点。 ( 7 ) 基础研究。基础研究的主要内容是开发新原理器件，包括：共振隧穿器件 ( r t d ) 、单电子晶体管( s e t ) 、量子电子器件、分子电子器件、自旋电子器件等。技术 的发展使微电子在2 1 世纪进入了纳米领域，而纳米电子学将为集成电路带来一场新的 革命。 112 我国集成电路产业现状 2 0 0 5 年是国家“十五”计划的最后一年，回顾近几年中国集成电路产业的发展 北京邮也人学硕l 论文 有以下几个特点： 一是集成电路设计、芯片制造与封装测试三业竞相发展。总结前几年的经验并结 合国内企业特点，业界形成了“以i c 设计业为先导，：i ：c n 造业为主体”的发展战略思 想。i c 设计业在近几年取得了长足的发展。2 0 0 4 年设计业销售收入1 ：1 t _ 移一 长主：! 防 一唆抄受害缍 北京邮l 乜大学删l ：论文 下面介绍串扰产生的影响： 2 21 串扰引起的延迟变化建立时序误差 如图2 5 所示，没有串扰的时候，受害线v 在受害线上显示一个波形，但是当攻 击线a l 翻转时，信号问的串扰会增加受害线上的延迟，如v 1 所示。这个延迟会导致 信号太晚到达一个锁存器或触发器，这会导致建立时序的误差。 图2 - 5 串扰引起延迟的拉长 22 2 串扰引起的延迟变化保持时序误差 类似的，当侵略线a l 信号翻转和受害线信号同向时，串扰会减小受害线上的延 迟，如v 1 所示。这个延迟的降低会导致信号太早到达一个锁存器或触发器，这会导 致保持时序的误差。如图2 6 所示。 图2 - 6 串扰引起延迟的缩减 2 23 串扰引起跃迁时间的变化 串扰不仅影响延迟，还影响跃迁时间。图2 7 的v l 显示了不考虑串扰影响的波 形。目前，一些现有的串扰分析器使用线性跃迁时间模型来考虑串扰，但是线性跃迁 时f 刚模型的过于保守实质上导致了不稳定性；由于跃迁时间会影响接受门的延迟，所 以使用一种精确的跃迁时间模型是非常必要的。如图2 7 所示。 北京邮f u 人学颂l 论文 图2 7 跃迁时间引起非线性跃迁时间的变化 2 24 串扰对电路功能的影响一毛刺噪声 串扰噪声也会导致电路功能的失效。在图2 - 8 中，串扰引起的在重置信号上的毛 刺可能造成原本的触发器输出端q 上的稳态逻辑值不稳定，使得1 被误置为0 。这种 功能性的错误一般很难被发现。 图2 - 8 串扰引起功能性的错误 2 3 互连线串扰模型分析与估算 由于现在出现了多个串扰噪声模型，本文不可能尽其所有的一一进行介绍分析， 所以择其重要的有代表意义的模型进行分析比较。在进行串扰噪声模型的推导过程 中，不同的研究可能采用了不同的攻击线激励进行模型推导，例如有的是以阶跃信号 为激励，有的以冲激信号为激励，有的是以线性倾斜信号为激励：另一方面在模型公 式的表达方面也不一致。因在实际的电路中激励信号通常被看作是线性倾斜信号，所 以本文统一以线性倾斜信号为攻击线激励来介绍每个串扰噪声模型，同时统一公式中 出现的表达符号。 以图2 - 2 中的耦合电路为例，攻击线的激励为v s l ( t ) ，在电路中它可能是任意 情形的激励信号如阶跃信号或者是线性或幂指数变化的信号。受害线维持在一小静，r 的电平上。攻击线和受害线输出端的信号分别表示为v l ( t ) 和v 2 ( t ) ，v 2 是市死开 1 4 _一一 北京| | | | 5 电火学删j ：论文 关注的输出串扰噪声。无论v s l ( t ) 是何种类型的信号，经过拉普拉斯变换后都可以 在s 域表示成下式： v ；l ( s ) ：l i mv o d ( h 。十h l s + h 2 s 2 + h 3 s 3 + ) ( 2 ” 例如v s l ( t ) 是一个到达时恻为t o 线性上升时间为t r 的线性上升信号，式( 2 1 ) 中的系数h 可表达为： h 。= - h ，= 一i ( t r + 2 t o ) k = 丢t n2 + 圭t n t 叶圭t 。2 c z 之， 当v s l ( t ) 是零时刻跳变的阶跃信号时，式( 2 - 1 ) 中的系数h 可表达为： h o = lh l = h a = h 3 = = 0( 2 3 ) 本文统一以零时刻到达线性上升时间为t r 的线性上升信号为攻击线激励，此 时，式( 2 - i ) 中的系数h 可表达为： h 。= ，h ，= - j 1 t n h z = 吉t n 2 c z a ， 2 6 受害线的输出端v 2 ( t ) 的s 域函数v 2 ( s ) 可以表表达为： v 2 ( s ) = v s t ( s ) + h ( s ) = f l + f i s + f 3 s 24 - h ( s ) = m l s + m 2 $ 2 + m 3 s 3 + f l ：m lf l = m 2 一土t r m l ( 2 - 5 ) f i = m 3 二t r m 2 + 二t r2 m l 因为攻击线和受害线之间没有直流通路，所以h ( s ) 中的m o 为0 a 2 3 1 d e v g a n 串扰噪声模型 d e v g a n 较早提出了基于互连线r c 网络参数( 可以是分布参数也可以是集中参数) 的串扰噪声模型，在原始的公式表达中没有出现瞬态而直接是包含r c 参数的矩阵， 本文中将原公式表达成用瞬态表达的公式： v p - v d 。黑 q 。6 幽公式可以看出该表达式直接和线性倾斜激励的线形上升时间成反比，和传输函 数的一阶瞬态成f 比。在线形倾刳信号向阶跃信号逼近时，该表达式的值会趋于无穷 大，说明该公式在很大范围内会产生较大的误差。 北京| | | | 5 i u 大学颂i ：论义 2 32 v i t t a i 串扰噪芦模型 v j t t a l 等人以冲激信号为攻击线激励推导了串扰噪声峰值和串扰噪声宽度的表 达式，表达式没有直接用瞬态表达，原公式的等效表达： v d ：一v d d 坐 。 m 2 + 0 5 t r m l ( 2 7 ) w d ：一r m - 0 5 t r m l m 1 v i t t a 等人第一次考虑了串扰噪声宽度的问题。该模型保持了较好的稳定性， 串扰噪声峰值的精确度较d e v g a n 串扰噪声模型也有所提高。v p 表达的是噪声峰值， t p 表示的是噪声峰值和噪声起跳点之间的时间，w p 表示的则是整个噪声的宽度。 2 3 3y u 串扰噪声模型 y u 等人基于阶跃激励提出了多个串扰噪声模型，本文选择性的予以介绍，并给 出线性倾斜信号激励下的等效表达式。 2 3 31 单极点模型 v p v d 。f 丘1 2d = - - v d d 志 ( 2 - 8 ) 比较式( 2 - 8 ) 和式( 2 7 ) 中的v p 可以看出它们是完全一样的，v i t t a l 和y u 通过不 同的推导方法得到了同样的串扰噪声峰值表达式。 通过双极点或多极点来解析模型通常会增加运算代价，而稳定性并不都能得到保 证，该模型同样有这样的问题存在。由上文可知： v ! ( s ) = v s i ( s ) + h ( s ) = n + f 2 s + 6 s 2 + = 丐l 一 ( 2 93 其中a 2 ，a l ，a 0 的值为： 一与竽一务一砉 池 由此可以求得双极点的串扰噪声峰值表达式： v 心讹1 k ：志a 2h ：黧i 2 i j j 2 j 一6 北京邮 u 人学恻i ：论文 其中s l ，s 2 a 2 s 2 + q ；s + a o = 0 的两个解。由模型的求解过程可以看出该方法的 运算量明显大于单极点模型，同时其稳定性也有所下降：它要求a 2 大于0 ，即 厂2 2 一厂l ，_ 3 ，o 2 3 ，3 3 改进的单极点模型 v u 等人在单极点模型的基础上对其精度作了改进，其新的峰值表达式为： v p _ v d 。蔷 ( 2 1 2 ) 二1 1 1 1 1 j 由表达式可以看出改进后的模型由原来的二阶瞬态表达变为三阶瞬态表达，其 精确度有所提高，同时稳定性有所下降：它要求2 8 2 一f , f 3 0 。但改进的单极点模型 较双极点模型的稳定性仍然较高。y u 等人考虑到改进后单极点模型可能出现的不稳 定情况，又对三极点模型进行了研究。由于三极点模型运算量太大，实际应用价值不 高，因此本文不做介绍。 2 ，34 陈斌的串扰噪声模型 国内也有针对串扰噪声模型的研究： t r m l v p ：v o a = m , 、i p 面) ( 2 - 1 3 ) lr 该模型很好的兼顾了稳定性和精确度。该公式只用到了传输函数的两阶瞬态，因 此可以将模型向高阶瞬态推演来提高其精确度，改进后的模型将在下文介绍。 2 35 lhc h e n 的串扰噪声模型 上面所介绍的窜扰噪声模型主要是求解噪声峰值表达式，没有一个模型同时关注 噪声峰值、峰值发生时间和噪声宽度。l h c h e n 及m m a r e k s a d o w s k a 是第一个可以 同时求解出这三个量的串扰噪声模型。 2 35 1 双线性模弛 在浚模型中作者假定所产生的串扰噪声其上升下降均为线性变化如图2 - 9 中a 所示，基于该假设得出了双线性串扰噪声模型。 北京j 1 l f l b 人学颂j j 论文 个t ( v 0 1 “2 曲个y m n 雄曲个y 盯0 1 h 弘 i 熔忪公 v p = 图2 - 9 对串扰噪声波形的不同近似 石i i 百2 m + lt wh 。辟川c 鲁，2 t f ：丝 + 聊十1 t 2 = m t l k 一了f i 一 ：；竺兰一t wt p = t 。+ t 1w p _ t i + t 2 ( 2 _ 1 4 ) 3 m 2 + r n + 1 出公式可以看出该模型运算比较简单，在公式中i n 是一个未知量，需要模型应用 者给定。该模型对噪声建模时认为噪声上升下降均为线性变化，因该假设与实际波形 忙再靠- - + i t w 旷- - ? 7 - , - t w =再1 _ 1 _ 7 2 m 3 o r 2 4 m z + 等+ 1 f l f l t f l 垒 t w j 。3 8 f 土兰) 2 芋f 。 、。 ，。嬖+ 塑+ 2。- - 6 罢_ - 1 v 昔击忙芋一鲁一鸯t t ：舻罩 协 由公式可以看出该模型保持了线性模型运算比较简单的优点，同时由于模型更向 实际的噪声形状靠近所以某些量的精确度有所提高，精度的一致性较线性模型得到改 善。在公式中出现的参数表征了噪声的具体形状，它很大程度的影响模型精度。 北京邮【u 大学硕小论文 图2 - 10 串扰对互连线的影响 如图2 1 0 ：v p 表达的是噪声峰值，t p 表示的是噪声峰值和噪声起跳点之间的时 间，w p 表示的则是整个噪声的宽度。 北京邮i u 人学硕士论文 第三章v l s i 物理设计中避免串扰相关流程和算法的研究 3 i v l si 物理设计主要流程 目前超大规模集成电路设计流程包括系统设计、r t l 设计以及物理设计( 也叫版 图后端设计) 。物理设计主要包括从r t l 代码到最终提交g d s i i 文件进行流片的流 程，图3 一l 说明了从r t l 到g d s i i 的需要进行主要设计步骤。 s p e f 文件 l 襞囊爵晶和 图3 - i 从r t l 到o d s i i 的流程图 3 2 避免串扰问题相关的流程分析 随着几何尺寸不断缩小，为了解决串扰问题并减少达到时序收敛所需的分析与修 复迭代次数，在设计流程中及早地发现和预防信号串扰效应就变得越来越重要。容性 串扰可以在设计的各个阶段被解决，从布局布线前的芯片尺寸的设定到全局布线再到 详细御线。总的来晚，串扰问题在设计过程的早期是难发现易处理 5 ，而在设计过 程的后期由于可供修改的物理空间变小而变得易发现难处理。所以要解决串扰对芯片 北京邮l 包大学硕士论文 的影响，首先应当想办法防止串扰，有几种方法有助于在设计的早期预防串扰。 首先在电路综合阶段，应在静态时序分析时给路径上的s e t u p t i m e 和h o l d - t i m e 的裕量尽量留的大一些，这样一来这些路径上由于串扰的影响而导致的时序错误出现 的可能性就小一些。 在布局布线阶段，应该注意以下问题： 合理的平面规划( f l o o r p l a n ) 和布局可以降低所产生的信号串扰发生，并可以 在串扰发生时容易修复。因为当信号线之间的距离很接近时，易发生串扰。这意味着 句线密度高的区域通常较易发生串扰问题，为了降低整个设计的拥挤程度，就需要在 前期对线网以及电路模块进行更仔细的平面规划。比如：如果按照比较规则的方式来 鱼电源地网络，就会浪费很多布线资源而造成拥塞，因此有必要按照设计的实际情 况，对于布线密度较大的区域定制自己的电源地网络。 要对时钟树网络进行优化。由于时钟树网络及其它高扇出网络包含许多级逻辑电 路。时钟树网络中的每一个接受器都可能引起一个几乎可以忽略不计的很小串扰增 量，但是这些出时钟源至目的地的延迟之和可能足以引起一个很大的定时扰乱。为此， 可以采用以下方法进行预防：a 将时钟树网络布线间隔增加一倍或两倍：b 将时钟树 网络布线限制在拥挤程度不高的顶层金属层内以消除时钟网线的串扰延迟；c 屏蔽时 钟树网络布线，即加入屏蔽金属层，以使金属线之间的耦合电容变成对地的耦合电容， 但此方法的缺点是时钟等待时间会因接地电容增大而增加。 对于时钟树及其他高扇出网络以外的网线，以上方法会浪费掉昂贵的布线资源， 有一种代价不大的方法，就是不使用低驱动单元，尤其是在串扰噪声干扰具有极强破 坏性的异步网络上。具体地说，在复位网络的结构中使用较高驱动能力的单元，可提 高潜在侵害网线的门限，从而降低受害网线的受害程度和数量。 由于预防技术无法消除所有由串扰引起的损害，因而需要进行串扰延迟修复。解 决串扰问题的方法有：将受害信号线从主要侵害线处移开，提高受害信号线驱动器的 驱动强度，在受害信号线中插入缓冲器，或者降低侵害网线驱动器的驱动强度( 此方 法可能会对非信号完整时序产生不利影响) 。图3 2 表示出串扰延迟修复的顶级流程。 北京f f f f j 也人学碳j j 论空 图3 - 2 串扰延迟修复的顶级沉程 首先在非信号完整性流程上进行迭代，直到达到或至少接近于没有负裕量，然后 再启用信号完整性以确定是否存在需要修复的任何负裕量的情况下，执行静态时序分 析。一个生成串扰修复制的程序可产生两类输出文件：一个针对线网互斥的方案源程 序和一个针对网表变化的写入源程序。其中，方案源程序输出能自动生成线网互斥， 或者在时序收敛的后期阶段指导线网的手工修改。写入源程序输出包括来自最大延迟 分析的单元扩容和用于最小延迟分析的延迟单元插入。修复策略的选择要依照实际情 况来定，如果物理布局资源短缺并且网表修改可行，则着重于网表优化法；当网表接 近优化极限的时候，则着重线网互斥法。 此流程迓一分析所有定时串扰，并根据问题路径特征和用户自定义变量的值生成 修复。单元扩容或线网排斥可以修复最大延迟串扰( 建立错误) ，单元插入或线网排 北京邮：乜人学硕l ：论文 斥可以用来修复最小延迟串扰( 保持错误) 。对于建立错误的修复，可以根据串扰增 量的大小柬选择新驱动器强度的单元，以实现单元扩容；对于保持错误的修复，可以 通过延迟单元插入来修复最小延迟扰乱。由于延迟单元尺寸小，延迟长，使得此方法 方便而有效，但有可能会改变原有设计。为了自动执行线网排斥修复，需要将线网隔 离文件( 由一个进行串扰延迟分析和线网隔离的程序生成，目p e c o 文件) 装入布线器 中，启用时序驱动的迭代分析，并执行搜索和修复，此过程可能需要几个小时，一旦 这个过程完成，就可以提取新的寄生数据，并将其反馈至i j s t a 信号完整性分析工具中 进行验证 6 。通常情况下，线网排斥法的一次迭代虽然可以减小失效路径上串扰增 量值，但不足以修复所有的有串扰引起的扰乱，所以也可通过手工实现网线排斥( 如 b r e a k i n g 信号线) 来消除少量的串扰，这样做可能会使迭代次数减少。 需要注意的是在进行迭代过程中，应使用时序窗口( 对于信号线上传输的信号， 在某p i n p o r t 上出现的最早和最迟时间) ，因为如果不使用时序窗口时，串扰分析会 认为对于被干扰信号，所有的干扰信号都可能同时往相反的方向跳变，这时它们对被 干扰信号的干扰是最大的。用这种方法得到的结果是最谨慎的，它可以保证分析后的 电路不会再出现串扰。但它得到的结果与实际情况会相差很大，使结果过于悲观，出 现许多实际上不会出现的情况。为了消除这种悲观的估计，应该使用时序窗口。 3 3 布线器算法简介 布线过程是物理设计中布局之后的重要步骤，布局确定了模块在芯片上的位置和 模块上各引脚的位置，并通过网表提供了各引脚间的互连信息。布线过程就是实现各 模块间的连接。通常有两种策略来实现布局后的布线，即直接的区域布线和分两步实 现的总体布线和详细布线。区域布线是直接在一个区域内( 线网引脚在布线区域内) 进行布线，典型的区域布线有迷宫布线 7 和线探索布线 8 ，9 两种；总体布线把线网 分配给布线区域，规定线网要经过的路线；详细布线确定线网各个线段在布线区域中 的具体位置，从而完成线网在布线区域的最后定位。一般而言，布线的目标是使所有 布线的连线总长最短。对于当今高性能的芯片设计，需要最小化线网阳j 的串扰、时延 ( 或者通过最小化某些关键线网的连线长度从而最小化它们的时延) 等性能，以实现整 个芯片的性能优化目标。通道布线和开关盒布线是详细布线中的两类典型的布线结 构，如图3 3 所示。通道布线问题中，线网引脚分稀在通道的上下两侧；开关盒也称 为四边通道，在四边通道布线中，线网引脚分布在布线区域的四周。 北京邮i u 人学颂i ：论文 图3 - 3 布线区域分为通道与开关盒 布线时，根据布线工艺的要求分为单层布线和多层布线，但不同线网不能在同一 层相交。分布在不同层上的同一线网通过通孔( v i a ) 相连接。 3 3 1 总体布线 总体布线问题是一个典型的图论问题。布线区域及其布线的容量、区域之间的相 互关系等均可以抽象为一张图。一方面，线网布线的图模型必须捕获到完整的版图信 息，并能够寻找到每条线网的确切布线位置。另一方面，总体布线的图模型所要反映 的是布线区域的布线容量及区域之间的相互关系。 j 厂口 【_ j ( a )( b ) 图3 - 4 总体规划图 总体规划图定义如下：g = ( v ，e ) 是一个总体规划图，其中v 表示版图中的一 个通道与另一个通道的相交点的集合。若任意v i ，v j v ，且存在e i j e 对应于图g 上的一个通道段，则称顶点v i 与v j 在总体规划图中相邻。 图3 4 ( b ) 给出了版图3 - 4 ( a ) 所对应的总体规划图。若e e ，假设c ( e ) 、l ( e ) 分别表示与边e 想对应的通道容量和长度，我们可通过将线网的引脚( p i n ) 映射到总体 规划图上作为图的新接点。这样总体规划图可被扩展成为一个带有布线所需信息的。 北京邮i u 人学硕：1 ：论文 体布线图。 p 厂订阳。1 i 一 i _ j a ) ( b ) 图3 - 5 总体布线图 出图3 5 可看出，总体布线图与总体规划图一一对应，其拓扑结构完全一致。而 总体规划图的表示与版图的嵌块平面的表示也存在着一一对应关系。 3 3 1 1 总体布线问题的定义 两端点线网的总体布线主要是在布线图中寻找最短布线路径并使得期望的目标 函数最优，同时在线网路径的分配中必须满足布线图中对应的边( 通道) 容量的限制。 而多端点线网的总体布线可定义成一个寻找连接树问题。斯坦纳树是一棵连接特定要 求点集合和一些其它成为斯坦纳点的连接树，其中斯坦纳点的数量是任意的。由于它 具有比其它方法求得的连接树总长度更小的优点，往往被用来做为在总体布线中构造 连接树的方法。于是，总体布线问题实际上就是在一个总体布线图中，在期望目标函 数最优化的条件下，针对每条线网寻找一棵斯坦纳树的问题。通常目标函数是所选择 的连接树的总长度最小。一般的总体布线问题可定义如下：给定一个网表n = f n i ， n 2 ，n n ，和一个总体布线图g = ( v ，e ) ，对对任意n i n ，l i n ，找 到一棵斯坦纳树t i ，使得 n 最小化l ( t i ) 受限于u ( e j ) c ( e j ) ，任意e j e i = 1 其中，l ( t i ) 为t i 的长度；u ( e j ) 是通过通道边e j 的线网数，它由下式决定： n u ( e j ) = x i j ，如果e j 在t i 中则x i j ：l ：否则x i j = o 。 i = 】 3 3 1 2 总体布线算法 总体布线问题是集成电路布图设计中的一个重要环节，求其最优解是n p 问题。 近十几年来，人们提出了许多行之有效的算法。如串行布线与拆线重布法( s e q u e n t i a l 北京l l | ；i u 人学n 女 r o u t i n ga n dr e r o u t i n gm e t h o d ) 、线性规划法( 1 i n e a rp r o g r a m m i n gm e m o d ) 、层次布线算法 f h i e r a r c h i c a lr o u t i n gm e t h o d ) ，以及基于货物流理论的算法( f l o ws h i p p i n ga l g o r i t h h 。j ) 。 串行布线与拆线重稚法是对版图中的各个线网逐一进行布线，一次布个线网。 算法为每条线网找到当前允许的最短斯坦纳连接树，但要求经过的总体布线单元边界 与层面满足容量大于用量的条件。这种方法存在严重的顺序依赖性，先布的线网自由 度大，而后靠的线网却有可能被前面的布线堵死。因此，它必须有一个拆线重布的处 理。 针对串行算法的顺序依赖性问题，v a n n e l i 设计出一种纯并行算法线性规划 法。这种算法找到各个线网所有可能的连接树及其代价( 布线长度或拥挤度的代价) ， 再根掘总体却线单元边与单元容量限制列出线性方程组，最终找到最优解。这种力一。 的最大难处在于其极高的布线复杂度。 层次布线算法是另外一种总体布线算法。其基本思想是把任务分而治之，即把大 任务逐步细分成多个小任务，而后一一解决。这与总体布线和详细布线分丌有异曲司 工之妙。具体方法是每次将称为“块”的当前布线区分成多个块，对线网做布线块一 极的总体布线，并确定穿越块边界的各线网的跨边及其过点，在分别对子块递归地调 用层次布线过程，直到块被细分成一个个总体布线单元网格。 最后，线网的所有确定边便构成一棵总体布线树。但是它同样有一些不足之处， 比如，在做高层块级总布线时，由于对底层布线的局部拥挤状况不了解，会导致些 上层决策不适合实际布线的问题。 基于货物流( m c n f ) 理论的算法就是先把总体布线问题经过转化定义成一叩嘲绍 流的问题，然后对该问题实施启发式算法的搜索。总体问题可以简要描述为：对于圈 g = ( v ，e ，c ) ，v 代表顶点，e 代表边集，c 代表边权，c ：e r + ，即c ( e i ) 为边e j 的权重( 例如反映实际问题中的路径长度，容量，密度，拥挤度等) 。令d 代表组 需要连通的目标点集，d 是v 的子集。则m c n f 问题即为求g 的子树t ，使得1 连 通所有d 并最小化目标函数r a i n ( c ( e i ) ) 。这样问题实际上是一组带约束的 s t e i n e r 森林问题，s t e i n e r 树问题就已被证明为n p 困难的了，因此采用各种启发 式算法是目前唯一可行的方法。 可见，总体布线的本质问题是寻找最优的布线路径。对两端线网，可以采用线探 测方法，迷宫技术，和可搜索技术。对于多端点线网，总体布线可以定义成一个寻求 连接树的问题。有一种办法是先将多端点线网分成几个两端点线网，然后分别采用最 短路径方法加以求解，这种方法的结果不太好。另一种方法是用最小生成树来求孵线 网的连接。最自然的方法是用斯坦纳( s t e i n e r ) 树来求解布