（通信与信息系统专业论文）高性能视频开发验证平台系统的设计.pdf

摘要 视频编解码技术在日新月异的飞速发展，为了迎台高速发展的多媒体和集成电路技术， 现在的v l s i 开发需要大大缩短其开发周期以提高竞争地位。一般来说，随着菜个高级视频 解码标准的提出，总会在第一时间有相应的硬件解码器结构。f p g a 原型验证开发系统由于 其相对ta s i c 有着前期设计成本低，回避设计风险，便于功能验证等特点，在视频编解码 系统开发中有着极大的麻用空间。随着高性能视频编解码器的开发需求越来越高，对基于 f p g a 的高性能视频开发与原型验证系统的需求也越来越大。 本文提出了基于f p g a 的高性能视频开发验证平台的设计，这设计是在原有的 m p e g 4 编解码：苍片开发系统的基础上进行开发和设计的，可以满足高性能视频编解码器开 发的需求。其设计目标为h 2 6 4h i g h4 ：4 ：4 4a v sj i z h u n 6 2 等高端的视频编解码器的开 发，支持1 9 2 0 ( 1 0 8 0 ( 4 ：4 ：4 ) 的分辨率。平台具有如下的特征使其具有针对高性能视频编 解码器的开发能力： 大规模高速可编程逻辑资源用于开发高复杂度的视频编解码器 大容量高速外存储器资源用于存储高分辨率的图像数据 高速数据传输通道用于传输高带宽的码流数据 多种视频输入输出接口以鹿付不同的开发需要 多种测试手段和工具以测试开发使用 提供接口应用模块以提高开发验证的效率，缩短开发周期 充分考虑兼容性，以应对不同目标要求的视频开发需求 由于上述的特性，平台有着相当j “泛的应用领域。 本文还介绍了基于高性能视频开发验证平台进行的a v sd 1 解码器开发设计和a v s 运 动矢量预测模块a g u 的开发设计。并介纫了对模块进行了纯软件环境和实现后验证的方法， 以确保模块内部逻辑和在平台环境中上作的正确性。本文还给出了m p e g 一4 编解码芯片开 发系统、高性能视频开发验证平台和s m i c0 1 8hm 单元库三者在统一的约束条件下综合后 的比较结果。 概括起来，本文的工作贡献包括以卜方面： 1 总结了高性能视频编解码器开发的需求； 2 ，总结了原有开发系统的优势咀及其缺陷和不足，并充分整合到新设计中； 3 给出了高性自视频开发与验证平台的整体设计，设汁充分体现了高性能的特点，注 重开发验证过程的便利性和兼容性； 4 给出了在平台上模块开发进行软件验证和综合后验证的方法； 5 在平台上进行了视频编解码器模块的开发和设计，并给出了新旧平台与标准单元库 之间综合的比较结果。 关键词：视频编解码器、开发验证平台、高性能 渐江人学颁上学位论_ ! ：c = a b s t r a c t v i d e oc o d i n gt e c h n i q u ei sd e v e l o p i n gl a s t l yi nt h e s ey e a r sav e r ys h o r tp e r i o do ft h e d e v e l o p m e n to fv l s li sr e q u i r e df o rc o m p e t i t i o nr e a s o n s t h ef p g ab a s e dd e v e l o p m e n ta n d v e r i f i c a t i o ns y s t e m sa r ev e r yu s e f u lf o rm a n ya p p l i c a t i o n sc o n s i d e ro fi t s l o w - p r i c ea n df a s t v e r i f i c a t i o n w i t ht h ed e v e l o p m e n to fv i d e oc o d i n gs t a n d a r d ，t h ec o m p l e x i t ya n dd e n s i t yo ft h e v i d e oc o d e c sa r em u c hh i g h e rt h a nb e f o r e t h e r ei sc l e a rd e m a n df o rh i g h - p e r f o r m a n c ef p g a b a s e dv i d e od e v e l o p m e n ta n dv e r i f i c a t i o ns y s t e m t h i sa r t i c l ei m r o d u c e saf p g ab a s e dh i i 曲p e r f o r m a n c ev i d e od e v d o p m e n ta n dv e r i f i c a t i o n p l a t f o r m t h i sp l a t f o r mi sd e s i g n e db a s e do nt h eo r i g i n a lm p e g 一4v i d e oc o d e ca s i cd e v e l o p m e n t s y s t e m t h eh i g hp e r f o r m a n c ev i d e od e v e l o p m e n ta n dv e r i f i c a t i o np l a t f o r ma i m e da th 2 6 4h j g h 4 ：4 ：4 4o ra v sj i z h l m i 6 2e t c v i d e os t a n d a r da th i g hl e v e l i ts u p p o r tt h er e s o l u t i o no f1 9 2 0 ( 1 0 8 0 ( 4 ：4 ：4 1 t h ek e yf e a t u r e sf o rt h ep l a t f o r ma r el i s t e da sf o l l o w , o b v i o u s l yt h e ya r ed e s i g n e df o r h i g hp e r f o r m a n c ev i d e oc o d e cd e v e l o p i n g ： l a r g ea n dh i g hs p e e dp r o g r a m m a b l el o g i c l a r g ea n dh i g hs p e e dm e m o r y h i 。曲s p e e dd a t at r a n s a c t i o np o r t s u p p o r td i f f e r e n tt y p ev i d e oi n o u tp o r t s p r o v i d ep l e n t yo f t e s tp o r t sa n dt o o l s p r o v i d ei n t e r f a c ea p p l i c a t i u nm o d e l s m o r ec o r l l p a t i b i l i t y t h i sa r t i c l ea l s oi n t r o 血c e st h ed e v e l o p m e n tp r o c e s so f a v sd ld e c o d e ra n dt h ea v sm o t i o l l v e c t o rp r e d i c t i o nm o d e l ( a g u ) o nt h eh i g hp e r f o r m a n c ev i d e od e v e l o p m e n ta n dv e r i f i c a t i o n p l a t f o r m t h es o f t w a r ea n da f t e r - i m p l e m e n t a t i o nv e r i f i c a t i o np r o c e s s e so ft h ea g ua r ea l s o i n t r o d u c e d f i n a l l y ，c o m p a r i s o n so fs y n t h e s i sw i t ht h es a m ec o n s t r a i na r eg i v e na m o n gt h e m p e g 一4c o d e cd e v e l o p m e n ts y s t e m ，h i g hp e r f o r m a n c ev i d e od e v e l o p m e n ta n dv e r i f i c a t i o n p l a t f o r ma n ds m i c0 18umc e l ll i b r a r y k e y w o r d s ：v i d e oc o d e c ，h i g hp e r f o r m a n c e d e v e l o p m e n ta n dv e r i f i c a t i o np l a t f o r m 浙 i 大学硕士学位论文 图表目录 表2 一】m p e g 4 编解码芯片开发系统性能指标1 4 表2 2 x c 2 v 3 0 0 0 - f g 6 7 6 4 参数1 7 表2 - 3x c 2 v 5 0 0 - f g 2 5 6 参数2 2 表3 - l 高性能视频开发验证平台设计日标2 5 表3 - 2 x i l i n x v i r l e x - 4 l x 系列f p g a 指标3 0 表3 - 31 9 2 0 x 1 0 8 0 ( 4 ：2 ：2 ) 3 0 f p s 图像数据传输率训算3 1 表3 - 4 平台电源电压指标，3 3 表3 - 5 平台供电电压上升时间，3 4 表3 - 6 平台功耗估计3 4 表3 7 平台母板层叠结构定义及各层厚度4 2 表3 - 8 平台母板各层特性阻抗与线宽4 2 表3 - 9 平台应用软件列表，4 5 表3 - l o 视频输出接口应用模块输出参数，4 8 表3 1 1s d r a m 接口应用模块总线接口4 9 表3 1 2s d r a m 接口应用模块命令码表4 9 表3 1 3d d r 控制信号和命令5 2 表3 - 1 4d d r 模式寄存器配置5 3 表3 一1 5f p g a 接口连线5 5 表4 - la v sd i 视频解码器性能指标5 8 表4 - 2a v sd 1 解码器使用平台资源6 0 表4 3 a g u 控制器接口6 4 表4 - 4a g u 运算中相邻块与后向参考帧保存信息6 5 表4 5a g uv l d 接口6 5 表4 - 6a g ur r 接口6 5 表4 7a g u 模块平台综合结果7 0 表4 - 8m p e g 4 开发系统、高性能平台与0 1 8 m 单元库综合比较7 0 图卜1 视频编解码器a s i c 的设计流程9 图卜2 混合结构m p e g 一4 编码器结构，1 2 图2 1i v i p e g 一4 编解码芯片开发系统整体结构1 5 图2 2m p e g 4 编解码芯片开发系统子母板结构1 5 图2 - 3m p e g 4 编解码芯片开发系统母板结构1 6 图2 - 4m p e g 4 编解码芯片开发系统子板结构1 6 图2 5m p e g 4 视频解码器系统结构18 图2 - 6m p e g 4 专用结构视频解码芯片封装2 1 图2 7m p e g 4 专用解码芯片验证系统结构2 2 图2 8m p e g ，4a s i c 验证模块，2 3 图3 1 高性能视频开发验证平台整体结构2 6 图3 2 高性能视频开发验证平台母板整体结构2 8 图3 3 高性能视频开发验证平台母板p c b 布局2 9 图3 - 4x i l i n xv i r t e x 4f p g a 系列3 0 浙江大学硕l 学位论文 图3 - 5 d d r 4 0 0s d r a m 内部结构3 2 图3 - 6 平台d d r 连接，3 2 图3 7 平台电源设汁方案一3 5 图3 - 8 平台电源顺序解决方案3 5 图3 - 9d d r 4 0 0 供电电源产生电路3 6 图3 1 0x i l i n xf p g a 专用u s bf 载线缆，3 7 图3 - 1 lj t a g s e r i a l 接口3 7 图3 1 2 差分信号输入输出端l _ 3 8 图3 - 1 3 高性能视频开发验证平台子板结构图3 9 图3 - 1 4 高性能视频开发验证平台子板p c b 布局4 0 图3 - 1 5 平台子板u s b 2 0 接口结构4 1 图3 1 6 平台子板视频输入接口结构4 1 图3 - 1 7 平台母板层叠结构和电介质层芯厚度4 2 图3 1 8 并联终端双向点对点结构，4 3 图3 1 9t h e v e n i n 等效终端网络4 3 酗3 2 0 串联终端双向点对点结构4 3 图3 - 2 1 带有d c i 功能的双向点对点结构4 4 图3 2 2 平台d d r 4 0 0 接口终端方案4 4 图3 2 3 u s b 接口应用模块结构4 5 图3 2 4r s 2 3 2 接l 应用模块结构4 6 图3 2 5 视频输出接口应用模块结构，4 7 图3 2 6s d r a m 接口应用模块结构4 8 图3 2 7s d r a m 接口应用模块握手信号设计5 0 图3 2 8s d r a m 芯片读操作时序，5 0 图3 2 9s r a m 接口应用模块状态转换图，5 1 图3 3 0s r a m 接口应用模块结构5 1 图3 3 ld d r 接口应用模块结构5 2 图3 3 2d d r 芯片初始化顺序5 3 图3 3 3d d r 控制器结构，5 4 图3 - 3 4d d r 芯片读搡作时序，5 4 图4 1a v s 解码器结构5 7 图4 2a v s 编码器结构5 7 图4 3a v sd i 解码器系统结构5 8 图4 - 4a v sd 1 解码器与平台各接口6 0 图4 ，5 运动矢量预测值m v e p r e d 的计算流程6 1 图4 - 6a v s 解码器运动补偿整体结构6 2 图4 7a g u 模块内部结构6 3 图4 - 8 a g u 核心运算单元6 4 圈4 - 9a g u 软件验证结构，6 6 图4 1 0a g u 软件验证仿真波形6 7 图4 - 1 1a g u 的d d r 接口仿真验证结构 图4 1 2d d r 接口仿真波形 图4 - 1 3a g u 实现后验证结构， 图4 1 4 a g u 仿真数据对比 ，6 7 6 8 6 9 6 9 6 浙江人学硕十学位沦文 第1 章绪论 1 1 视频编码标准的发展 多媒体技术发展至今，已成为世界性技术研究和产品开发的热点，有着广阔的应用前景。 随着信息产业的发展，各种各样的视频压缩产品涌向市场，为了便于国际间的交流和贸易， 必须对它们进行规范。上个世纪8 0 年代以来，i s o i e c 和i t u r 分别制定rm p e g x 、1 t 2 6 x 两人系列视频编码国际标准，这些视频编码标准追求的共同目标是在尽可能低的码率下获得 尽可能好的图像质量。两大系列的标准之间既有区别又有着紧密的联系，从m p e g 一2 的制 定开始，i s o 和i e c 就与i t u t 展开了合作，在一些m p e 6 标准中，h 2 6 x 就是m p e g - x 视频 部分的重要组成”。比如m p e g 一2 的视频部分就是h 2 6 2 ，而m p e g 一4 的第1 0 部分是h 2 6 4 。 以下阐述各个标准的产生与发展历程“。 1 9 8 8 年，i t u t 开始制订“p 6 4 k b i t s 视听业务的视频编解码器”的国际标准1 1 2 6 1 建议。h 2 6 1 采用了与制式无关的图像格式，无论是哪一种制式的视频信号进入编解码器后 都被转换成公共中间格式( c i f ) ，该图像对亮度信号而言，每幅图像扫描2 8 8 行，每行有3 5 2 个像素点，色度信号每帧为1 4 4 行1 7 6 个像素，每秒3 0 帧，扫描方式为逐行扫描。随后 的各种视频标准都采用或扩展了c l f 格式。h 2 6 l 采用运动补偿预测和离散余弦变换相结台 的混合编码方案( d p c m + d c t ) ，获得了很好的图像压缩效果， m p e g 一1 于1 9 9 3 年成为国际标准，它是对1 5 m b p s 阻下数据传输率的数字存储媒体运动 蹦像及其伴音的压缩编码标准，适用于c dr o b 、v c i ) 等。它可对s i f 分辨率( n t s c 制式为 3 5 2 2 4 0 ；p a l 。制式为3 5 2 2 8 8 ) 的图像进行压缩，传输速率为1 5 m b p s ，每秒播放3 0 帧。 m p e g 一1 也被用于数字通信网络上的视频传输，如基于a d s l ( 非对称数字用户线路) 的视频点 播、远程教育等。 i t u t 于1 9 9 0 年成立了“a t m 视频编码专家组”负责制定适用于bi s d n 信道a t m 编码 传输标准。该专家组于1 9 9 3 年1 1 月与i s o 的m p e g 专家组联台提出了h 2 6 2 建议草案，这 一草案最终发展成为h 2 6 2 标准，也就是m p e g - 2 标准的视频部分。m p e g 一2 在1 9 9 5 年成为 国际标准，其目的是达到高级工业标准的图像质量以及更高的传输率。m p e g 一2 所能提供的 传输率在3 - - l o m b p s 之间，在n t s c 制式下的分辨率可达7 2 0 x 4 8 6 ，可提供广播级的图像质 量，适用于数字电视广播( d v b ) 、h d t v 和d v d 的运动图像及其伴音的压缩编码。目前，m p e g 一2 已得到广泛的应用，如美国、欧洲、日本在d v d 和数字电视广播方面都采用了m p e g 一2 压缩 技术。 b l p e 6 4 于1 9 9 9 年初正式成为国际标准。m p e g 一4 并非是针对某一种视频信号的压缩标准， 而足面向众多的应用。m p e g 一4 的设计目标是适合下网络传输，极低码率应用，极佳的音质 和画质，以及提高多媒体系统的交互性和灵活性。m p e g 一4 的压缩率平均可达5 0 ：l ，最高可 超过1 0 0 ：1 。在如此高的压缩比之下，仍然可以保持极佳的画质”。 h 2 8 3 也是i t u 制定的低比特率视频信号压缩标准，可以应用于p s t n 和移动通信网。 h 2 6 3 标准目前已经超过h 2 6 1 ，在视频会议的编解码领域中占主导和支配地位。在任何 种比特率的情况下，h 2 6 3 的性能都优于h 2 6 1 。而在相同的视觉效果f ，t t2 6 3 又有比较 高的压缩比。h2 6 3 标准是在1 9 9 6 年获得批准的，而在1 9 9 8 年和2 0 0 0 年，i t u t 又对它 进行了两次重要的修补，于是产生了h2 6 3 + 和h2 6 3 + + 。与原始的h 2 6 3 相比，它俐的功 7 浙江大学硕十学位论文 能更加强大”。 m p e g 一4 和h 2 6 3 这两种视频压缩标准大约都产生于1 9 9 5 年，而此后，动态图像专家 组( m p e g ) 和视频编码专家组( v c e g ) 则仍然力图建立个性能明显超过m p e g4 和h 2 6 3 的 新标准。所谓更高的降能包括更高的压缩比，保持高清晰的画质以及低比特率视频流的应用。 对于这样一个新的标准一高级视频编码( a v c ) 的研究可以一直追溯到1 9 9 5 年。在1 9 9 5 年 完成了 i 2 6 3 标准的最初版本后，i l u t 的v c e g 就开始在两个领域开始，进一步的工作。 最终，在2 0 0 2 年，两个内容完全相同的标准产生了，一个是m p e g 一4 第1 0 部分，一个是 i t u th 2 6 4 标准( h 2 6 l 在i t u t 的文件编号就是1 12 6 4 ) 1 ”。这新标准的官方称 谓是“高级视频编码( a v c ) ”，m p e g 一4p a r t1 0 和h 2 6 4 则更加j “为人知。在h2 6 4 之前视 频标准并没有完全解决适应不同速率应用的问题和同时开会的需求。h 2 6 4 视频编码标准则 在这些方面有了明显的进步，它可以在几乎= _ 1 ；降低画面质量的情况f ，将传输速率降低到 m p e g 一2 ( h 2 6 2 ) 的半。制定1 i2 6 4 视频编码标准的目的还在于改进编码效率和容错率， 以及能够更好的适应网络“。 a v s 是中国自主制定的拥有自主知识产权的音视频编码技术标准，是由国家信息产业部 科学技术司于2 0 0 2 年6 月批准成立的数字音视频编解码技术标准工作组所制定的。目 前，a v s 标准中涉及视频压缩编码的有两个独立的部分：a v s 第二部分( a v s l 一p 2 ) ，主要针对高 清晰度数字电视广播和高密度存储媒体应用；a v s 第七部分主要针对低码率、低复杂度、较 低图像分辨率的移动媒体应用。a v s 标准的主要特点是应用目标明确，技术有针对性。 因此在高分辨率应用中，其压缩效率明显比现在在数字电视、光存储媒体中广泛应用的 m p e g 一2 提高一个层次。在压缩效率相当的前提下，又较m p e b 一4a v c h 2 6 4 的m a i np r o f i l e 的实现复杂度大为降低”1 。 当前主流的视频标准都在向两个方向发展：一个主要针对高清晰度数字影像的方向，其 特点是较高的图像分辨率，较高的画面质量和较高的数据传输速率：而另一个方向则是针对 移动媒体应用的数字影像方向，其特点是较低的图像分辨率，较低的数据传输速率和较高的 压缩效率。为了应对更高的压缩率，各种视频标准的算法变得越来越复杂，对于运算的要求 也越来越高，使得运行于普通处理器的基丁纯软件的编解码器无法提供实时的高清晰度电视 图像( 1 2 8 0 7 2 0 ，6 0 f p s ) 的编解码。目前只有基于硬件( 如a s i c ) 的视频编解码器才能 实现实时的高清晰度图像编解码。另一方面，高端特定功能的带有多媒体扩展指令集的微处 理器虽然能够提供非常高性能的运算能力，但是无法做到低成本与低功耗，无法满足多媒体 市场的广泛需求。因此，基于硬件的专用视频编解码器有着广阔的前景”。 1 2 视频编解码芯片开发 如前所述，正是由于基于硬件的视频编解码器在高清晰度的数字影像方面具有软件无法 做到的优势，而在移动媒体应用方面又有着广泛的应用，所以视频编解码芯片的设计研究一 直是一个热门的话题。设计视频编码芯片有三个推动因素：首先是视频编码算法得到了重大 的发展，在取得高压缩比的同时又能保持良好的图像质量。第j 二是集成电路产业的高速发展， 集成度的提高使得视频编码的芯片化得以实现而且先进的设计方法使设计周期越来越短。第 三是视频压缩标准的制定提供了统一的通信平台，导致了大量的鹿用和市场的出现( 视频编 码芯片的设计方法) 。我国拥有巨大的视频技术应用市场已引起国际上视频编码芯片厂商的 芙注，如果我们掌握视频j 占片的芙键技术，掌握视频编解码芯片的核心技术，对我国高科技 产业乃至经济的发展有着重要意义。 8 浙姐： 学硕+ 学位论文 能更加强大“。 m p e ( ；一4 和h2 6 3 这汕种视频挫缩标准大约都产生于1 9 9 5 年，而此后，动态图像专家 组( m p ) 和视频编码专家组( v c e g ) 川仍然力圈建立个性能明罹超过m p e 64 和h2 6 3 的 新标准。所谓更高的盹能包括更高的压绵比，保持离清晰的画质蛆及低比特率视频流的应用。 对于这样一个新的标准一高级视频编码( a v c ) 的研究可址一直追溯到1 9 9 5 年。聃：1 9 9 5 年 完成了h _ 2 6 3 标准的最初版本后，i i ut 的v c e g 就开始在两个领域) r 始 r 进步的工忤。 最终，在2 0 0 2 年，两个内容完全相同的标准产生了，个是m p e g 一4 第j 0 部分，一个是 i t u th2 6 4 标准( h 2 g l 在i t ut 的文件编号就是2 6 4 ) ”“”1 。这新标准的官力称 堵链“高级视频编码( a r c ) ”，m p e ( 卜4p a r t1 0 和1 12 6 4 则更j j u 广为人知。任82 6 4 之的视 频标准升没有完全解决适虑不同姓率应用的问题和同时开舍的需求。i i2 6 4 视频编码标准则 在这些方面有了明显的进步，它可以在几乎矸；降低画面质量的睛况f ，将传输速率降低到 m p e g 一2 ( h 2 6 2 ) 的一半。制定1 12 6 4 视频编码标准的目的迁在于曲进编码效率和容锗率， 以及能够更好的适应网络”“。 a v s 是中国自主制定的拥有自主知识产权的音视频编码技术标准，是由国家信息产业部 科学技术司于2 0 0 2 年6 月批准成立的数字音视频编解码技术标准工作组所制定的。目 前，a v s 标准中涉及视频压缩编码的有两个独立的部分：a v s 第二部分( a v s lp 2 ) ，主要针对高 清晰度数字电视广播和高密度存储媒体应崩；a v s 第七部分主要针对低码率、低复杂度、较 低图像分辨率的移动媒体应用“。a v s 标准的主要特点是应用目标明确，技术有针对性。 因此在高分辨率应用中，其压缩效率明显比现在在数字电视、光存储媒体中广泛应用的 m p e g 一2 提高一个层敬。在压缩效率相当的前提下，叉较m p e g4a v c f l 2 6 4 的m a i np r o f i l e 的实现复杂度大为降低”3 。 当前丰流的视频标准都a 向i 两个方向发展：一个主要针对高清晰度数字影像的方向，其 特点是较高的图像分辨率，较高的画面质量剃较高的数据转输速率：而另一千与向则是针对 移动媒体应用的数字影像方向，其特点是较低的图像分辨率，较低的数据传输速率和较高的 压缩效率。为了应对更高的压缩率，各种视频标准的算法变得越来越复杂，对于运算的耍求 也越来越高，使得运行于普通处理器的基r 纯软件的编解码器无法提供实时的高清晰度电视 图像( 1 2 8 0 x7 2 0 6 0 f p s ) 的编解码。目自i 只有基丁硬件( 如a s i c ) 的视频编解码器才能 寅现实时的高清晰度图像编解码。月方而，高端特定功能的带有多媒体扩展指令集的微处 理器虽然能够提供非常高性能的运算能力，但是无法做到低成本与低功耗，无法满足多媒体 r h 场的j “泛需求。因此，基于硬件的专用视频编解码器有着广阔的前景”“。 1 2 视频编解码芯片开发 如莳所述正是由于基丁硬件的视额编解码器在高清晰度的数字影像方面具有软什无法 做到的优势，而枉移动媒体应用力面又有着广泛的应用，所以视频编解码芯片的设计研究一 直是一个热门的话题。设计视频编码芯片有三个推动因素：首先是视频编码算法得到了重大 的发展，在取得高压缩比的同时又能保持良好的圈像质量。第一是集成电路产业的高速发展， 集成度的提_ 莳使得视频编码的芯片化得卧实现而且先进的设计，j 法使设计周期越来越短。第 三是视频压缩标准的制定提供了统一的通信平台，导致了大量的应用和市场的出现( 视频编 码芯片f | 勺设计方法) 。我圆拥有巨大的视频技术应用市场已引起国际上视频编码芯片厂茼的 关注，如果我们掌握视频芯片的芙键技术，掌握视频编解码芯片的核心技术，对我围高科技 产业乃至经济的发展有着重要意义。 产业乃至经济的发展有着重要意义。 8 苎堕查兰婴! ：兰些堡壅 1 2 1 视频编解码芯片开发方法 视频编解码芯片的殴计研究涉及到超人规模集成电路( v e r yl a r g es c a l e n t e g r a t i o n v i ，s i ) 设计和现场可编程门阵列( f i e l dp r o g r a m m a b eg a t ea r r a y ，f p g a ) 设计两个方面的技 术随着v l s l ，艺技术的发展，器件特征尺寸越来越小，：片规模越来越大，数卣万fj 级 的电路可以集成在一个芯片上。同时随着f p g a 工艺的成熟，数百万门的大容龟f p g a 的出现 为视频处理等大规模芯片的设计提供了良好的开发和仿真验证平台。 专用集成电路( a p p l i c a t i o ns p e c i f i ci n t e g r a t e dc if c i i i t ，a s i c ) 是指应特定用户要 求和特定电子系统的需要而设计制造的集成电路。a s i c 的特点是面向特定用户的需要，品 种多、批量少，要求设计和生长周期短，它作为集成电路技术与特定用户的整机或系统技术 紧密结合的产物，与通用集成电路相比具有体积小、重量轻、功能强、保密性强、成本低等 优点。目前用c p l d ( 复杂可编程逻器件) 和f p g a ( 现场可编群逻辑阵列) 来进行a s i c 设计是 最为流行的方式之 ，它们的共性是都具有用户现场可编程特性、都支持边界扫描技术，两 者在集成度、速度以及编程方式上具有各自的特点。一般来说，p l d 分解组合逻辑的功能很 强，一个宏单元就可以分解十几个甚至2 0 一3 0 多个组合逻辑输入。而f p g a 的一个l u t 只能 处理4 输入的组合逻辑，因此，p l d 适合用于设计泽码等复杂组合逻辑。但f p g a 的制造工 艺决定rf p g a 芯片中包含的l u t 和触发器的数量非常多，p i d 一般只能做到5 1 2 个逻辑单 元，而且如果用芯片价格除以逻辑单元数量，f f g a 的平均逻辑单元成本大大低3 - p l d 。所以 如果设计中使用到大量触发器，例如设计一个复杂的时序逻辑，那么使用f p g a 就是一个很 好选择。 高层次设计阶段是与具体生产技术无关的，即与工艺无关( t e c h n o l o g yi n d e p e n d e n t ) 。 一段h d l 代码可以通过逻辑综合工具综合为一个f p g a 电路，也可综合成某一生产工艺所支 持的专用集成电路，即a s i g 屯路。t l d l 原代码对于f p g a 和a s i c 是完全一样的，仅需更换 不同的库，重新进行综合即可。此外，由于工艺技术的进步，需要采用更先进的工艺时，也 可利用原来所二伟写的h d l 代码。 1 2 2a s i c 设计流程 视频编解码器a s i c 的设计流程如图i - i 所示。”，与绝大部分的a s i c 设计流程基本一 致，可分为以卜几个步骤。1 通常称为前段设计 卜嘲擘i j i布层 蓠rtl 空 ， 参萎 f 融戮lr 司 j 百 t审 翻舟 l 蕊瓣隔嬲 图卜1 视频编解码器a s i c 的设计流程 9 浙江大学硕上学位论文 行为级描述在完成系统性能分析与功能划分的基础上，对于各个电路功能模块，用 i d l 语言( v e r i l o gi i d l v h d l ) 完成行为级( b e h a v i o fl e v e l ) 描述。 行为级优化与r t i | 级转化进行行为绒算法优化与功能仿真，同时完成向寄存器传 输级( r t l ：r e g is t e rt r a n s p o r tl e v e l ) 描述的转化。进行这一步转化丁作的原因在丁现 有的e d a 工具只能接受r t l 级描述的h d l 文什进行自动逻辑综合。s y n o p s y s 提供的b e h a v i o r c o m p i l e r 就是专门完成这一工作的t 具。 逻辑综合与逻辑优化( l o g i cs y n t h e s is l o g i co p t i m iz a t i o n ) 一一选定工艺库，确 定约束条件，将r t l 级的t i d l 代码映射到具体的丁_ 艺加以实现。它的前提是得到包含相应工 艺参数的逻辑综合库的支持。在设计一个系统时，总有剐虑的设计指标，典型的如时钟频率、 芯片面积、端口驱动能力等，自动综合工具将这些设计指标作为综合过程的约束条件，在给 定的包含工艺参数的综台库中选取最佳单元，实现综合过程。 门级仿真实际上，在e l l a 设计的每一个阶段都需要模拟仿真，以便尽早发现并改正 错误，保证设计过程的正确性。与前面的行为级仿真和r t l 级仿真不同的是，完成逻辑综合 后的门级仿真包含了门单元的延时信息，因而门级仿真需要相应工艺的仿真库的支持。 测试生成完成逻辑综合后，可产生相应的网表文件( n e t 】i s t ) ，但在将设计提交下 一步进行布局布线时，同时应当提供相应的测试文件。测试分为功能测试( f u n c t i o nt e s t ) 与制造测试( m a n u f a c t u r et e s t ) 两部分。功能测试就是为了检验线路的逻辑，时序等是否 正确。前面讲到e d a 设计过程的每一步模拟仿真都是围绕电路的功能进行的，因而都属于功 能测试的范畴。制造测试则是针对半导体t 艺而设计的，目的是实现高的故障覆盖率，通常 称之为测试向量。对于较复杂的时序电路而言，高故障覆盖率的测试向量必须借助于测试综 合才能完成，可以自动生成测试矢量a t p g ( a u t o m a t i ct e s tp a t t e r ng e n e r a t i o n ) 。 布局布线这一步借助于版图综合的自动布局布线工具，在_ 孝l ；i 应的工艺版图库支持f 完成，通常称之为后端设计。 参数提取在前面完成逻辑综合所产生的门级网表文付中，已经包含了门级单元本身 的工艺参数，完成版图综合后，由于布局布线都已确定，可以从版圈迸一步提取出连线电阻， 连线电容等分布参数。 后仿真将上一步中提取的分布参数再反标到原来的门级网表中，进行包含门延，连 线时延的门级仿真。这一步主要是进行时序模拟，考察在增加连线时延后，时序是否仍然满 足设计要求。如果不能满足，通常需要回到第三步重新确定约束条件，进行优化迭代。有时 候也可能要回到第二步。从算法实现上加以调整。 制版流片在利用e d f i 工具完成设计后，交付半导体厂商进行投片生产。 1 2 3f p g a 与a s i c 设计 f p g a 是一种包含很多相同的逻辑单元的集成电路，在结构上与a s i c 相似，有许多触发 器和分布的布线资源。逻辑单元通过连线阵列和可编程开关实现互联。用户在设计时规定逻 辑单元实现的逻辑函数，并且选择性的接通互联阵列的连线，从而实现自己的设计。不同的 f p g a 产品系列的逻辑单元结构有非常大的不同。f p g a 设计软件能自动的对用户输入的电路 图，或硬件描述语言程序进行翻译，然后进行布局布线，利用设计库中大量的复杂宏函数帮 助用户优化设计。 近年来，各个厂家普遍采用0 2 5 、0 1 3 甚至0 0 9um 的c m o s 工艺，继续向高密度、 大容量发展。f p g a 的规模发展到1 0 0 万门1 0 0 0 万甚至更高的水平。i 0 接v 1 采用模拟 电路达到l l o g b p s 甚至更高的接口数据传输速率，片内时钟可以达到4 0 0 m i t z 以上。由于 低端产品在工艺和结构上创新，性能的提高和价格的降低都是令人惊叹的。x i l i n x 和 1 0 浙7 【大学硕一j ：学位论文 a 1 t e r a 日前是世界上两个最大的p i d 供应商。x i l in x 的v i r t e x - i v 是其标志性的高端产晶 系列，它使用r9 0 n m 的制造j _ = 艺，使得在创造了高性能与高密度的同时，功耗却减半，全 片高达5 0 0m h z 的运行频率，l o 接u 方面也由于使用r 新技术，可以支持5 0 0 m h z 以上的数据传输速率。 f p g a 厂商一般为用户提供非常丰富的软什支持，如x i n x 公司的i s ef o u n d a tj o n 就 是其f p g a 产品的e d a 软件包，提供设计输入、综合、实现和验证以及板级集成。除电路图 外还支持状态机产生、l p 核和d s p 设计，包括定时分析器，约束编辑器等等非常强大的功 能来辅助用户没计。 随着r 导体工艺技术的发展，由0 1 8ui i i 到0 0 9u ma s i c 的系统速度也从1 2 0 m h z 提升 到3 0 0 m h z ，但a s i c 的设计成本和技术风险愈来愈高，并且从设计方案到a s i c 产品商业应 用的周期也更长。为适应市场的快节奏，减少前艄的设计成本、同避设计风险，f p g a 是一 个摄好的选择。它将原来a s i c 设计修改周期从至少两个月，减少到几分钟到几小时之间， 尤其适合产品的前期开发和中小批量产品的应用；并且f p g a 设计成功后，可非常方便地向 a s i c 转化。在a s i c 设计中，f p g a 可起到原型设计及验证的作用，在做原型设计及验证作用 的f p g a 的模型与设计的a s i c 芯片的功能模型应当是相同的”“。 f p g a 在系统验证时带来的益处有”： 对逻辑功能进行全面验证 对部分电路进行时序验证，发现潜在的问题 可以进行逻辑综合过程验证 加快设计流程，减少重新制版儿率，降低成本 加快系统厂商的系统产品开发 方便系统厂商对逻辑功能全砸确认 1 2 4 视频编解码器体系结构 视频编解码芯片有两种最基本的体系结构：可编程结构和专用结构。在综合了者的特 点基础之上，还有一种混合结构，以下对它们进行介绍。 1 ) 可编程结构。 可编程结构是一个