（材料物理与化学专业论文）csp封装中有限元模拟应力分析研究.pdf

摘要 随着信息科学技术的迅猛发展，集成电路封装己越来越显示出它的重要 性。芯片尺寸封装 ( c s p )是近年来发展最为迅速的微电子封装新技术。本文 用有限元分析软件一a n s y s 对c s p和s c s p 器件中的热应力进行模拟分析， 研究结果为进一步优化工艺参数、 改善器件性能提供了理论依据， 对 wb - c s p 和 s c s p封装设计具有重要意义。具体研究结果如下: 金线脱落或断裂是 wb - c s p器件失效的一个主要现象。 通过对 wb - c s p 器件中金线 ( g o l d wi r e )所受应力的有限元模拟，发现金线所受应力 与塑封材料的膨胀系数、焊点大小、金线粗细、金线拱起高度等因数有 关。结果表明:由于热失配引起的金线应力最大处位于金线根部位置， ( s e q v ) m a x = 6 2 5 . 2 0 2 mp a 。也就是说，在通常情况下，这个部位在所承 受的应力作用下产生的形变最大， 最有可能发生断裂， 引起器件的失效。 模拟结果与实际失效情况相一致。 此外， 发现:当环氧树脂塑封料热膨 胀系数为 1 . 0 e - 5 / 时，金线最大等效应力出现最小值，s e q v m 人 x ) = 1 1 3 . 7 2 3 m p a ，约为原来的 1 / 6 ;随着金线半径减小、焊点增大，金线 所受应力也将减小。这对于 wb - c s p封装设计具有一定的指导意义。 至今尚少见关于金线受力有限元模拟的报道。 叠层芯片尺寸封装 ( s c s p )技术是近年来国际上发展的高密度电子封 装的新技术，国内还刚刚起步。本文以i n t e l公司的 1 .4 m m 2 - d i e s c s p 器件作为研究对象， 模拟计算在不同参数条件下的器件封装应力， 重点 研究了应力与器件翘曲应变和分层现象之间的关系。 研究发现: 降低塑 封料( m o l d i n g c o m p o u n d ) 的膨胀系数， 有助于改善器件翘曲应变。 对 芯片、 粘结剂、 塑封料以及它们之间的剪切应力的模拟计算发现， 最容 易导致器件分层 失效 的部位依次是 :封装料和 底层芯片之 间 ( m o l d / b o t t o m d i e ) 、 封装料和上层芯片之间 ( m o l d / t o p d i e ) 、 上层粘 结齐 1 和底层芯片之间 ( t o p a d h e s i v e / b o t t o m d i e ) 。这与实验事实一致， 说明热应力是产生分层现象的主要原因之一。 该结论对封装工业生产有 重要指导意义。 研究了粘结剂的溢出高度对分层现象的影响。 模拟结果显示:当溢出高 度为5 0 %.溢出铺展角为4 5 c时，产生的剪切应力最小;当溢出高度 超过7 5 % 或低于2 5 %时， 剪切应力明显增大， 产生器件分层失效的几率 增大。 模拟结果与实验提供的数据相吻合。 迄今，国内外尚未见到关于 粘结剂溢出高度与分层关系的研究报道。 模拟 了 不 同 芯 片 厚 度 、 不 同粘 结 剂 厚 度 以及 不 同粘 结 剂 c a b l e b o n d 2 0 2 5 d . q m i 5 3 6 ) 条件下对s c s p 器件封装应力的影响。 结果表明:减小芯片和粘结剂厚度， 会引起封装应力的增加和器件翘曲 应变的加剧，因此，对封装的薄型化要认真研究。同时，发现用 a b l e b o n d 2 0 2 5 d取代q m工 5 3 6 作为粘结剂，有助于改善分层现象的 发生。该研究结果对高密度封装设计具有重要意义。 、 九、4 关键词:芯片尺寸封装，有限元分析，三维封装，电子封装可靠性，失效分 析，应力 abs tract wi t h t h e r a p i d d e v e l o p m e n t o f i n f o r m a t i o n t e c h n o lo g y , i c p a c k a g e t e c h n o l o g y i s p l a y i n g a n in c r e a s i n g l y i m p o r t a n t r o l e . c h i p s c a l e p a c k a g e ( c s p ) i s a n e w m i c r o e l e c t r o n i c p a c k a g i n g t e c h n o lo g y r a p i d l y d e v e l o p e d in r e c e n t y e a r s . t h e t h e r m a l s t r e s s o f c s p a n d s c s p i s a n a l y z e d b y u s i n g t h e f i n i t e e l e m e n t a n a l y s i s s o ft w a r e - a n s y s i n t h i s t h e s i s . t h e r e s u l t s f r o m t h i s w o r k w o u l d b e v e r y u s e f u l t o o p t i m i z e t h e t e c h n o l o g i c a l p a r a m e t e r a n d i m p r o v e t h e p a c k a g e p r o p e r t i e s . t h e y w o u l d a l s o b e v e r y i m p o r t a n t f o r t h e p a c k a g i n g d e s i g n .t h e m a i n c o n c l u s i o n s a r e a s f o l l o w s 1 . t h e f r a c t u r e o f g o l d w i r e i n w b - c s p i s t h e m a i n p h e n o m e n o n o f p a c k a g e f a i lu r e h a v i n g b e e n a n a l y z e d , w e f o u n d t h a t t h e s t r e s s o n g o l d w i r e i s s u b j e c t t o t h e c t e ( c o e f f i c i e n t o f t e m p e r a t u r e e x p a n s i o n ) o f m o l d c o m p o u n d , b a l l b o n d r a d i u s , w ir e r a d i u s a n d w i r e h i g h . t h e m a x i m u m s tr e s s ( s e q v , m 人 x ) = 6 2 5 . 2 0 2 ) , d u e t o t h e r m a l m i s m a t c h , i s l o c a t e d o n t h e r o o t o f w i r e . t h e r e s u l t s f r o m b o t h e x p e r i m e n t a n d s i m u l a t i o n s h o w t h a t t h e f a i l u r e o f p a c k a g e u s u a l l y o c c u r r e d o n t h i s l o c a t i o n i t w a s f o u n d t h a t t h e m i n i m u m s t r e s s o f t h e w i r e ( s e q v otij的 t a 7 . 8卜s七o 0 . 2砂 . 日 石 s o t 加m d ie t h ic k n e s s 伽n ) 图4 . 1 底层芯片厚度对粘结剂最大等效应力的影响 f i g a l b o t t o m d i e t h i c k n e s s i n fl u e n c e o n t h e s t r e s s o f a d h e s i v e s 上海大学硕士学位论义 一- 一 bo t t o m a d h e s i v e - s u b s t r a t e i n t e r f a c e 一 . 一 bo t t o m d i e - b o t t o m a d h e s i v e i n t e r f a c e - - t o p d i e - t o p a d h e s iv e in t e r f a c e 二 二 二二 士二 ) 一 矛 一行 一 ， 胭 二 二一 一_ 一 一一 1 . 一一一 一 、 - ， - 一 一 ， 一 一 。 - -一。 佗任12)(x成圣)义仍 tb 了 了石 了 s s 刀称s 日 o t t o m d ie丁 h i c k n e s s ( m q ) 日 通旧 名 图4 . 2底层芯片厚度对界面剪切应力的影响 f i g . 4 . 2 b o t t o m d i e t h i c k n e s s i n fl u e n c e o n i n t e r f a c i a l s h e a r s t r e s s -0 o n s.n n a io 刁 力2 弓 2 刁 02 “ 司 da i s 刁 刀2 臼 -0 口2 s 口 a 口2 6 2 a 口2 5垂 a n2 5 弓 -0 n2 5日 官9吕币d几互 r ，石 。 t ob o tt o m 序. 口班1 粉 心 吕石 d ie t h i c k n e s s ( mil ) 图43底层芯片厚度对器件翘曲的影响 f i g . 4 . 3 b o t t o m d i e t h i c k n e s s i n fl u e n c e o n wa r p a g e 5 7 _ _卜 海 大 学 硕 士 学 位 论 文 上面讨论了底层芯片厚度变化对应力的影响，下面将讨论上层芯片厚 度变化的影响。 保持底层芯片厚度 ( 8 m i l s )不变，改变上层芯片的厚度，选取上层芯 片厚度分别为 7 . 5 m i l s , 8 . o m i l s , 8 . 5 m i l s ，进行有限元模拟，得到图 4 . 4 - 图4 . 6 所示结果。 图4 . 4 表示上层芯片 ( t o p d i e ) 厚度变化对上层芯片 ( t o p d i e )和底 层芯片 b o t t o m d i e )所受最大等效应力的影响。可以看出;随着上层芯 片厚度增加， 无论是上层芯片还是底层芯片， 其所受最大等效应力都减小， 而且对上层芯片的影响稍大。 图4 . 5为上层芯片厚度变化对界面剪切应力的影响。图中显示塑封料 与 底层芯片 ( m o l d i n g -b o t t o m d i e ) , 塑封料与上层芯片 ( m o l d i n g -t o p d i e ) 、 上层粘结剂与底层芯片 ( t o p a d h e s i v e -b o t t o m d i e )之间界面上的 剪切应力受上层芯片 ( t o p d i e ) 厚度变化的影响较小。 图4 . 6为上层芯片厚度变化对器件翘曲应变的影响。说明随着上层芯 片 ( t o p d i e )厚度的增加，器件翘曲 应变减小。 叨即 乍任乙x哎居)ao山的 了 了万 r 母诊 9 , 2耳 . f廿 b t o pd ie t h i c k n e s s 伽i l ) 图4 . 4 上层芯片厚度对芯片最大等效应力的影响 f i g .4 . 4 t o p d i e t h i c k n e s s i n fl u e n c e o n t h e s t r e s s o f d i e s _ _ 上 海 大 学 硕士 学 位 论 文 一- 一 m o l d i n g - b o tt o m d ie in t e r f a c e 一. 一 t o p a d h e s i v e - b o t t o m d i e i n t e r f a c e -a - mo l d i n g - t o p d i e i n t e r f a c e . 一. 一. 么一一一今一一 . 一一一 一 一. 它e2(又成芝)x口 了 ， t . 巧t名 昌 2易 ， 味日6 t o p 公 i e t h i c k n e s s ( m i l ) 图4 . 5 上层芯片厚度对界面剪切应力的影响 f i g .4 . 5 t o p d i e t h i c k n e s s i n fl u e n c e o n i n t e r f a c i a l s h e a r s t r e s s e s 二 黑 川州明哪 司司阅司 官尽a口门dj仍琴 二 4 25 5n u a 了 心丫 五t 皿. 刀班 j t o p d ie t h ic k n e s s ( mi l) 图4 . 6上层芯片 厚度对器件翘曲应变的影响 f i g . 4 . 6 t o p d i e t h i c k n e s s i n fl u e n c e o n wa r p a g e 由以上讨论可见，芯片厚度的变化，会引起芯片本身所受最大等效应 力及相邻界面剪切应力的变化。无论减小上层还是底层芯片厚度，都会使 芯片所受最大等效应力增加、翘曲应变加剧，因此，对过分追求封装的高 密度、通过减薄芯片来减小封装尺寸要认真研究，否则会导致芯片碎裂。 上海大学硕士学位论文_ _ 4 . 3粘结剂厚度变化的模拟研究 电子封装过程中很重要的工序为芯片的贴装， 即通过粘结剂来固定芯片， 在 研究对象 1 .4 m m双芯片 s c s p 器件生产工序中， 需两次粘贴芯片 ( d a l , d a 2 ? , 每一层芯片的粘装都需使用粘结剂。 那么， 粘结剂的厚度变化除了会影响器件的 尺寸以外，是否还会影响封装的性能呢? 为此，我们试着分别改变底层粘结剂、上层粘结剂的厚度，来模拟计 算产生的热应力和芯片翘曲应变情况。 在保持上层粘结剂厚度 ( 1 . 4 m i l s )不变的情况下，选取底层粘结剂的 厚度分别为 o . s m i l , 1 .o m i l , l . s m i l s , 2 . o m i l s 进行有限元模拟分析，计算 粘结剂所受等效应力、粘结剂相邻界面剪切应力以及器件产生的翘曲应 变，得到图4 . 7 一图 4 . 9 所示结果。 图4 . 7 表示底层粘结剂( b o t t o m a d h e s i v e ) 厚度对粘结剂所受最大等效 应力的影响。从图中可以看出:底层粘结剂厚度的变化对上层粘结剂所受 的最大等效应力影响不大，而对底层粘结剂本身影响较大。当底层粘结剂 厚度为1 . o m i l 时，其本身所受的最大等效应力大到最小值。 图4 . 8表示底层粘结剂厚度对相邻界面剪切应力的影响。模拟结果表 明:随着底层粘结剂厚度的增加，底层粘