（微电子学与固体电子学专业论文）基于mdll的高速时钟缓冲电路分析与设计.pdf

摘要 随着高速同步电路的频率不断提高，时钟延迟的不一致给电路设计带来 很多问题。借助类似锁相环路结构的时钟缓冲电路来减少时钟延迟的不一致 成为必要的选择。目前采用锁延迟环电路来实现时钟同步的方法广泛应用于 同步动态内存( s d r a m ) 系统，输入输出接v ( i oi n t e r f a c e ) ，以及中央处理器 ( c p u ) 芯片内部。 本文的研究内容就是关于混合型的时钟缓冲电路的设计。结合不同的设 计方法的优点，提出了从电路系统结构到电路实现等方面的设计方案。 本文介绍了一种运用于高速同步电路中，采用混合型锁延迟环的时钟相 位同步缓冲电路。这种方式不仅解决了传统的数字同步缓冲电路的低分辨率 问题，而且具有良好的低纹波特性和数字方式的快速锁定功能。电路结合了 同步镜像延迟电路( s m d ) 快速锁定，以及模拟调制的锁延迟环高精度低纹波 特性的优点。 为了消除时钟相位不一致带来的影响，本文采用模拟方式和数字方式， 开环方式和闭环方式相结合的结构。在模拟调制部分采用高分辨率的相位比 较器，高性能的电荷泵以及线性度较好的压控延迟单元，以实现良好的闭环 锁定精度。在数字部分采用基于延迟线和触发器的同步镜像延迟电路，可以 在两个时钟周期内锁定。 本文设计基于0 6 u m 的c m o s 工艺，设计具备良好的可移植性，能工 作在不同的工作频率。设计参数重点考虑锁定范围，锁定精度，锁定时间以 及纹波大小。该电路可以应用于对时钟相位同步有严格要求的高速数字电路 中。 关键字：混合型锁延迟环，同步镜像延迟，相位同步，锁定，分辨率 a b s t r a c t a st h es p e e do ft h es y n c h r o n o u sc i r c u i ti se v e ri n c r e a s i n g ，t h ec l o c ks k e w b r i n g sl o t so fp r o b l e m st o w a r dc i r c u i td e s i g n a p p l yt h ec l o c kb u f f e r i n gc i r c u i t s u c ha sp h a s el o c k e dl o o p sa n ds oo nt or e d u c et h ec l o c ks k e wi sw e l ld e m a n d e d ， t h ed e l a y l o c k e dl o o p si s w i d e l ya p p l i e da ss y n c h r o n o u sb u f f e t i n gc i r c u i ti n s d r a m ，i oi n t e r f a c ea n dc p u ， t h i sp a p e rc o n c e r n sa b o u tm i x e d - m o d eb u f f e r i n gc i r c u i td e s i g n c o m b i n e t h em e r i to fd i f f e r e n t d e s i g na p p r o a c h ，t h ep a p e ra d v i s e dan e ws c h e m ef r o m s y s t e ma r c h i t e c t u r et oc i r c u i td e s i g n t h i s p a p e rp r e s e n t s ac l o c k d e s k e w i n g m e t h o dw i t ham i x e d m o d e d e l a y l o c k e dl o o p s ( m d l l ) f o rh i g h s p e e ds y n c h r o n o u s a p p l i c a t i o n s t h e p r e s e n t e dm e t h o dn o to n l ys o l v e st h er e s o l u t i o np r o b l e mo fc o n v e n t i o n a ld i g i t a l d e s k e w i n gc i r c u i t s ，b u ta l s oi m p r o v e st h ej i r e rp e r f o r m a n c ea n dl o c k i n gs p e e do f d i g i t a ld e s k e w i n gc i r c u i t s t h ec i r c u i tc o m b i n e st h em e r i to fs m d ( s y n c h r o n o u s m i r r o rd e l a y ) a n da n a l o gd l lw i t hh i g hl o c k i n gs p e e da n dr e s o l u t i o na n dl o w j i r e rp e r f o r m a n c e i no r d e rt or e d u c et h ei n f l u e n c eo fc l o c ks k e w , t h i sp a p e r a p p l i e d t h e c o m b i n a t i o nm e t h o do f a n a l o ga n dd i g i t a l ，o p e nl o o pa n dc l o s e l o o pa p p r o a c h i n t h e a n a l o gt u n i n gb l o c k ，w ea p p l i e dh i g h r e s o l u t i o np h a s ec o m p a r a t o r , h i g h p e r f o r m a n c ec h a r g ep u m pa n dl i n e a rv o l t a g ec o n t r o ld e l a yt r a i t ，t oa c h i e v eg o o d l o c k i n gr e s o l u t i o n i nt h ed i g i t a lb l o c kw ea p p l i e dt h es y n c h r o n o u sm i r r o rd e l a y b a s e do n d e l a yl i n ea n df l i p f l o p ，c a na c h i e v ef a s tl o c k i n gd u r i n gt w o - c l o c kc y c l e t h ed e s i g nu s e0 6 u r nc m o s p r o c e s s ，h a v eg o o dt r a n s p o r t a b i l i t y , w o r k i n g i nd i f f e r e n tf r e q u e n c ys m o o t h l y t h ed e s i g np a r a m e t e r sf o c u so n l o c k i n gr a n g e ， l o c k i n gr e s o l u t i o n ，l o c k i n gt i m ea n dj i t t e r t h ec i r c u i tc a na p p l yi nt h eh i g h s p e e d d i g i t a ls y s t e m ，w h i c hh a v ec r i t i c a lr e q u i r e m e n ti np h a s e s y n c h r o n i z a t i o n k e y w o r d s ：m i x e d m o d ed e l a y 。l o c k e d l o o p ，s y n c h r o n o u s m i r r o r d e l a y ， d e s k e w i n g ，l o c k i n g ，r e s o l u t i o n 学位论文独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得 的研究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含 其他人已经发表或撰写过的研究成果，也不包含为获得东南大学或其它教育机构 的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均 已在论文中作了明确的说明并表示了谢意。 签名：壅壶盏日期：缨：i ! 1 7 关于学位论文使用授权的说明 东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位 论文的复印件和电子文档，可以采用影印、缩印或其他复制手段保存论文。本人 电子文档的内容和纸质论文的内容相一致。除在保密期内的保密论文外，允许论 文被查阅和借阅，可以公布( 包括刊登) 论文的全部或部分内容。论文的公布( 包 括刊登) 授权东南大学研究生院办理。 签名：导师签名： 口甘日山，；尸 日期：粤望t7 ：! 东南大学硕士研究生学位论文 第一章绪论 1 1 课题背景及意义 所有的时序电路都有一个共同的特性一个完好确定的切换次序使得 电路可以正常工作。如果不是这样的话，错误的数据会被锁存到存储器。目 前大部分的电路属于同步系统，意味着数据锁存到存储单元的操作必须被一 定数量的全局分布时钟信号所同步协调。时钟信号的产生和相对存储单元的 分布必须遵循严格的规定，否则电路会产生误操作。 在同步电路中，时钟信号连接所有的寄存器，触发器，锁存器和动态电 路中的充电放电晶体管的栅极。一个巨大的扇出导致时钟线上一个很大的电 容负载。这个负载随着连线电容进一步增大，而时钟通常分布在整个芯片， 其长度可以达到厘米级。单个时钟线的总电容可以轻易达到几百p f ，甚至达 到n f 级别。举例来说，a l p h a 微处理器的总时钟电容达到3 2 5 n f ，占总片内 有效开关电容的4 0 。 尽管使用金属布线，长的时钟线也会导致相当的串联电阻。一条时钟线 因此成为一个分布的r c 线。由于r c 线的时间延迟是其长度的函数，被同 一个时钟信号驱动的触发器有不同的转换次序，这取决于它们离时钟源的距 离。这种现象被称为c l o c k s k e w ，会严重影响时序电路的性能。设计时钟信 号的目标之一就是使各个系统状态的更新同步化。时钟同步被s k e w 的存在所 打乱，会导致竞争与误操作。 我们研究在不同的时钟风格下c l o c k s k e w 对电路功能与性能的影响。我 们采用一个简单的同步流水线电路作为参考。在这个系统之中，每个同步模 块由一个组合逻辑模块c l 和一个锁存器模块r 组成，这些模块的时间参数 描述如下。 寄存器的最小与最大传输延迟t r m i 。与t ，。 组合逻辑的最小与最大传输延迟t l 与t l 互连线延迟t ， 局部时钟时间t l ，通常定义为局部时钟与作为时钟源的参考时钟之 东南大学硕士研究生学位论文 间的s k e w 由而n m i i l t t m a x k n “ 图1 - 1 流水线结构的c l o c ks k e w 注意到对于寄存器与组合逻辑都定义了两个延迟参数。相对传统的对传 输延迟的定义，最大传输延迟定义的是从输入发生变化到最终输出信号，传 递最慢的那条路径的延迟( 在最坏的情况下) 。这个延迟决定了电路工作允许 的最快时钟速度。最小传输延迟是当输入发生跳变以后到至少有一个输出发 生跳变的时间。这个时间通常比传统的传输延迟要小的多，在网络中最快的 信号传输决定是否发生竞争现象。为了简化，我们假定锁存器建立时间为零。 考虑数据在两个寄存器r 1 与r 2 之间传递，由于布线的原因，r 1 与r 2 的局部时钟时间不一样。它们的差值称为c l o c ks k e w 万。 占= 吒2 一t l l ( 1 - 1 ) c l o c ks k e w 可以为正或负，这取决于布线的方向和时钟源的位置。 c l o c ks k e w 会影响边沿触发电路的工作。在时钟的上升下降沿，数据被 锁存进入r 1 开始沿互连线网络和c l 2 逻辑模块部分传输。r 2 的输入最早发 生变化的时间为t l l + t ，+ t n n 。+ t l 。m 。如果r 2 的局部时钟相对r 1 的时钟被延迟， 可能发生这样的情况，就是r 2 的输入的变化发生在以前的数据被r 2 锁存之 前。这样就发生竞争现象，电路会产生错误的结果，如图1 2 所示。为了电 路能够正常的工作，必须满足以下的工作条件，s k e w 的值必须低于一个最大 值。 t c 2 i ti + t 1 1 叶i + t h i n 东南大学硕士研究生学位论文 图l 一2 数据传输示意图 随着半导体工艺的巨大进步，现代的数字系统可以成功的工作在数百兆 的频率。由于越来越多的集成电路模块被集成在同一印刷电路板上， c l o c k s k e w 问题十分显著而成为高性能系统的瓶颈。c l o c k s k e w 问题存在于几 种不同的情况。如芯片中输入时钟驱动电路，导致内部时钟与外部时钟的时 间延迟不确定。因此在多芯片系统中内部时钟不同步，当芯片之间交换数据 的时候会产生问题。当芯片工作在g h z 频率时，这现象变得更为严重。与之 相似的是，在芯片内部，由于布局布线导致时钟信号的延迟时间不可预测， 会在电路模块中导致c l o c k s k e w 现象。总而言之，c l o c k s k e w 问题是由于系 统时钟在芯片间或芯片中不同的传输延迟所产生的，通常与工艺，电压，温 度与负载有关，使其成为一个复杂的问题。 1 2 如何减少c l o c k s k e w 最为明显，因此也是最实际的解决s k e w 问题的方法，是保证两个通信的 寄存器之间的c l o c k s k e w 固定。我们可以通过对时钟分布网络的仔细分析和 设计来完成。注意到本地时钟与时钟源之间的绝对延迟是无关紧要的，重要 的是两个通讯单元之间相对s k e w 的大小。设计者可以通过改变以下时钟分布 网络的一系列参数来减少s k e w ： 时钟网络互连的材料 时钟分布网络的形状 采用时钟驱动与缓冲模式 东南大学硕士研究生学位论文 时钟线的负载 时钟的上升与下降时间 最普通的控制s k e w 的方法是通过仔细的对时钟信号布线来平衡本地时 钟，同时结合阶层式时钟缓冲模式。如图1 3 所示的一个例子。这种方式不 会产生零s k e w ，根据以上论述这也是不必要的。只要要求s k e w 被限制在某 个范围即可，在实际的应用中这是可以忍受的。中间缓冲电路的功能是将局 部时钟与上游的负载隔离，同时将被r c 网络变坏的信号整形放大。缓冲电 路减少了s k e w 的绝对值，同时产生斜率陡峭的时钟信号。尽管一个大的绝对 时钟延迟不会妨碍电路性能，但是的确给不同芯片与电路板接口互连带来困 难。保持时钟信号斜率足够陡峭，对于使用c 2 m o s 或t s p c 设计风格的锁存 器十分重要。中间缓冲层数目取决于互连线的材料和几何尺寸和时钟网络的 扇出。 y 越凿一 嘈酎 书西e 五午 c l o c k 图1 - 3 芯片内时钟分布示意图 12 1 时钟缓冲电路的方式 s e c o n d a r y c l o c kd r i v e r s 消除c l o c k s k e w 不仅可以进一步增加系统时钟频率，而且可以避免系统 的误操作。p h a s e 1 0 c k e dl o o p s ( p l l ) 与d e l a y l o c k e d1 0 0 p s ( d l l ) 被j 泛采用来 解决c l o c k s k e w 问题。这些电路被称为时钟缓冲电路( c l o c k - d e s k e w b u f f e r s ) 。 4 东南大学硕士研究生学位论文 d l l 电路包含相位比较器( p h a s ec o m p a r a m o 或相位检测器( p h a s ed e t e c t o r ) ， 压控延迟线( v o l t a g ec o n t r o ld e l a y l i n e ) 和控制单元，控制单元负责把相位比较 器的输出信号转化为压控延迟线的控制信号。电路检测到输入时钟与输出时 钟之间的时间误差，自动调整延迟线在输入输出之间插入一个最优的延迟时 间，使时钟同步。 时钟缓冲电路可以分为两种方式：模拟方式与数字方式。模拟方式采用 p l l 或d l l 消除时钟相位不一致，同时有较小的纹波，但是缺点是锁定时间 长，性能对工艺与温度变化很敏感。此外数字方式提供了较好的设计灵活性 与健壮性，但是纹波特性较差。 数字方式可以进一步分为开环方式与闭环方式。开环方式通常采用时钟 同步延迟电路( c s d ) 如同步镜象延迟( s m d ) ，可以达到很快的锁定时间，但 是需要额外的延迟线来度量内部时钟的延迟。闭环方式采用寄存器控制的 d l l 电路，无需额外的延迟线，但是通常需要相当长的锁定时间。以上两种 数字方式的锁定精度取决于延迟线的最小单位延迟，和模拟方式相比，模拟 方式的锁定精度通常远远高于数字方式。同时由于数字方式延迟线电路的开 关操作导致的不连续的相位波动，数字方式的纹波要大于模拟方式。 1 2 2 模拟p l l 与d l l 的区别 随着超大规模集成电路系统速度的迅速提升，减少时钟的s k e w 和纹波变 得愈加重要。p l l 和d l l 可以用于微处理器，存储接口，和通信集成电路， 用于产生芯片内时钟。然而当时钟的速度与电路的集成度增加时，减少时钟 的s k e w 与纹波变得尤其困难，不管它们是内在的或是来自衬底和电源噪声。 p l l 通过调整输出时钟的频率来实现相位同步，频率调整是通过压控震 荡器( v c 0 ) 来实现。d l l 只比较时钟的上升沿的相位误差来调整延迟线的时 间延迟，不是通过改变输出时钟频率，因此相对简单一些。p l l 的相位误差 是不断积累的，在有噪声的环境中会持续一段较长的时阳j ，而d l l 没有积累 效应，因此由d l l 产生的时钟纹波较小。因此d l l 适合应用于参考时钟有 较小的纹波，不能应用在需要频率跟踪的场合。 东南大学硕士研究生学位论文 第二章模拟d l l 电路 2 1 传统模拟d l l 电路的基本原理 一个简化了的传统模拟d l l 和其工作原理如图2 一l 所示。当压控延迟线 的初始延迟时间( t v c d l ) 小于( 或大于) 参考时钟( r e g c l k ) 的时钟周期( t c l k ) 时，d l l 通过一个负反馈环路调整t v c d l 的大小直到信号的相位差别消失， 如图2 1 所示。相位差别通过对参考时钟与输出时钟( d l l - c l k ) 的上升沿取 样得到。通过取样的值产生一个u p 或d o w n 脉冲。这些脉冲对环路滤波器 中的电容充电或放电，增加或减少控制电压，逐步减少相位的误差。 r e f - v c d l 图2 - 1 模拟d l l 的原理图 d l l c l k 然而，如果d l l c l k 的上升沿的取样如果偏离锁定范围的时候，d l l 会死锁或产生锁定谐振现象。为了避免这个问题，t v c d l 的最小值t v c d l m j n 必须取在位于o 5t c l k 与t c l k 之间，最大值t v c d l m a x 必须取在t c l k 与 1 5 t c l k 之间。即要满足以下不等式： 0 5t c l k t v c d l m i n t c l k t c l k 脚羔。羔。町里口 东南大学硕士研究生学位论文 误差相对很小。从实际的版图布局考虑，长的延迟线通常被折叠成2 到4 个 部分。 假定延迟线电路采用p 阱c m o s 工艺，有1 2 0 个不可调节的延迟单元， 分为3 节，每节4 0 个延迟单元，从中可以看出仔细的考虑版图布局的重要性。 首先，由于每个折叠的延迟部分的节点处( 如第4 0 和第8 0 个延迟单元) 的 互连线较长一些，需要的驱动能力相对要大一些，所以节点处的延迟时间也 会较长( 通常小于0 5 l s b ) 。其次，由于薄层二氧化硅和栅极掩膜版没有完 全对准导致不同方向的晶体管有不同的寄生电容，这将导致不同走向的延迟 线可以达到1 0 以上的非线性度，积累下来总的非线性度可能会难以接受的 大( 大于几个l s b ) 。两种版图技巧可以用来缓解以上问题：采用漏极面积不 依赖掩膜版不对准的的版图；或者将延迟单元每隔一个翻转其方向，这样的 话局部的非线性度可能会更差，但是可以阻止非线性度的积累效应。通过以 上方式可以将系统误差降低到o 5 l s b 以下。 除掉以上原因以外，m o s 管随机的不匹配现象也会影响线性度，主要 表现在电流增益和闽值电压的不匹配，和晶体管有效宽度和长度的随机变化。 5 3 2 延迟线的稳定性问题 在t d c 电路中，电源电压与温度的变化导致延迟时间的波动。单位延 迟时间随温度变化的系数为+ o 4 f c ，原因是温度上升导致载流子迁移率。 当电路的偏置电压较低时，温度升高导致阈值电压v t 降低，相对增加电路的 有效偏置v g s v t ，部分补偿了迁移率降低的影响，因此电路的速度和延迟时 间也得到补偿。 在传统的c m o s 电路中，提高电源电压直接提高电路的功耗与v g s 电 压，导致电路延迟以2 0 n 一3 0 ，v 的速率降低。在较低的偏置电压下时，延 迟单元的充放电电流很小，电源电压的增加导致的电路提速不能够补偿由于 电路电压摆幅增加导致的延迟，所以延迟随着电压上升而上升。 东南大学硕士研究生学位论文 6 0 5 0 盈4 0 一 3 0 2 0 1 0 t i m en s 图5 6 电源电压和温度对时延的影响 由于延迟线有脉冲收缩效应，所以关于延迟线的分析会更加复杂。我们 定义延迟单元的上升时间为t r ，下降时间为t f 则当电源电压v d d 变化时， t ，会发生变化，而t f 基本不变。此时两者的差值t r - t f 的变化主要取决于t 。的变 化，t r - t f 针对电源电压v d d 的敏感系数定义如下： 鲨二生j 一：r 旦l 一旦、j 一 二一一= i 二一一= - 一i 一a v d d tr t f 、a v d d a v d d tr t f 敏感系数从2 0 v 开始变化，当t r - t f 接近于零的时候，敏感系数接近无 穷大。因此t r - t f 当其值越来越小的时候，对电源电压的波动就越来越敏感。 解决以上问题的具体方法是采用低噪声的电压源，或者采用反馈回路定时校 准延迟线的延迟。采用以上方法以后t t f 针对电源电压v d d 和温度的敏感系 数被降低到0 5 v 和8 0 p p r r d o c ，有足够的精度满足工作的要求。 5 4 复位信号产生电路 当s t a r t 信号上升沿来临的时候，s t o p 信号仍然保持在低电平， r e s e t 信号被置为高电平，此时时钟信号随着t d c 中的延迟线传递。当s t o p 信号上升沿来临的时候，r e s e t 信号立即置为低电平，将随着t d c 中的延 迟线传递的时钟信号全部清除。 4 7 东南大学硕士研究生学位论文 u 邑2 呈 ； 0 图5 - 7 复位电路 t z - h ： 。 雪oji：i!：。!：、。二。；：j：二 董：j 匹1 二 工工 二 图5 - 8 复位电路的波形图 t 上图从上到下信号分别为r e s e t ，s t o p ，s t a r t t d c 中的延迟线必须在s t o p 信号上升沿来临的时候被清除，目的是为 了在不同的i - 作频率之下，能够处理多于一个延迟单元的s k e w 。 5 5m d l l 延迟线控制电路中维持阻塞型d 触发器工作原理 1 c p = 0 时，g 3 与g 4 均被封锁，q 3 = q 4 ：l ，基本触发器处于保持状态。 2 c p = l 时，分为下面两种情况讨论： ( a ) 设c p 到来之前，d = 0 ，则q 5 = l ，q 6 ：0 ，完成开启g 3 与封锁g 4 的导引准 备。当c p 由0 跳变到l 的瞬间，g 3 的输入全为1 ，则q 3 = 0 ，此时基本触发 器置0 ，即qn 十l = d = o 。同时g 3 输出0 信号通过置零维持线反馈到g 5 的输入 端，将g 5 封锁，使在c p = i 期间，无论d 端信号如何变化都能保持q 5 = l ，q 6 = o ， 以维持q 3 = o 不变，因而对触发器的输出起置。维持的作用，保证触发器在 c p = l 期间稳定可靠的置0 。当c p 再从l 变为。时，由于g 3 ，g 4 又被封锁， 东南大学硕士研究生学位论文 输出仍为0 状态不变。 q bq 图5 - 9 维持阻塞型d 触发器 图5 1 0 维持阻塞型d 触发器波形图 + 上图从上到下信号分别为q b ，q ，d ，c p ( b ) 若c p 到来之前，d = i ，则q 5 = 0 ，q 6 = l ，完成封锁g 3 与开启g 4 的导引准 备。当c p 由o 跳变到1 的瞬间，g 4 的输入全为1 ，则q 4 = 0 ，q 3 = l ，此时基 本触发器置1 ，即q 。1 = d = 1 。同时g 4 的输出0 电平一方面通过置l 维持线 反馈到g 6 的输入端，将g 6 封锁，使在c p = i 期间，q 4 = 0 维持触发器置l ， 另一方面通过置0 阻塞线封锁g 3 ，以阻塞置0 信号的通过。因此c p = l 期间， d 端信号的变化只能引起q 5 变化，不能通过g 3 和g 6 影响触发器的输出状 _jjj 1jjj 1j11j1 2 o 2 0 2 0 2 0 =乎0a冒点口=冒e暑=譬暑 东南大学硕士研究生学位论文 态。保证触发器在c p = i 期间稳定可靠的置1 。当c p 再从1 变为0 时，由于 g 3 ，g 4 又被封锁，输出仍为1 状态不变。 综上所述，图5 1 0 所示电路能够完成d 触发器的逻辑功能。在c p 上升 沿到来的时候，若d = 0 ，则触发器置0 ；若d = i ，则触发器置l 。即 q o 。，= d c p 个( c p 上升沿有效) 5 6m d l l 中相位比较器 由于d l l 内核的调制精度取决于相位检测器的特性，我们提出了一个 高精度的动态相位检测器。图5 1 1 所示为动态相位检测器的电路图，是从传 统的反馈型相位检测器改进而来。相位检测器由于采用了对称结构，在高频 状态运行时有较小的相位偏移。同时由于相位检测器的逻辑深度较小，仅为 两个门，而且采用动态逻辑电路，所以可以较快的工作。 = ii 图5 1 1 对称的基于m o s 管的相位检测电路 u p 与d o w n 信号的脉冲宽度与输入信号相位误差成正比，当电路处于 锁定状态时，u p 与d o w n 信号仍然会有较短的脉冲。这些短脉冲可以减小 电路锁定状态的死区，缩短脉冲的宽度可以提高电路的精度。与有些脉冲宽 度较宽的相位比较器电路相比，由于电荷泵产生电荷较少，可以在滤波环路 中采用较小的电容。 东南大学硕士研究生学位论文 r e ! l 广 i 广 d c 兰r r 广 u q 卓一 o o 岬几 o c 竺厂 厂 鬯il 。：型il 图5 - 1 2 相位检测器的输出波形 堂jj 厂f 一 爹：j 匪工j ! 二豆二互三互 量：j 二二二二二二二三二二 霎。2j 工工工 二二 05 0 n1 0 0 n1 5 0 n2 0 0 n2 5 0 n3 0 0 n3 5 0 n4 0 0 n t i m e ( 1 i n ) ( t i m e ) 图5 - 1 3 相位检测器模拟波形 r 图从r 到下分别为信号i7 p ，d o w n ，r e f c l k ，d c l k 57 m d l l 中的电荷泵电路 电荷泵的结构如图5 1 4 所示，采用对称的电流镜结构。当u p 信号为高 电平时，与其连接的m o s 管导通，电流镜对电容充电；当d o w n 信号为高 电平时，电容放电，产生的输出电压控制v c u 产生不同的传输延迟。 一蛳 东南大学硕士研究生学位论文 醢2 号0 v d d 图5 1 4m d l l 中的电荷泵电路 i ： 。 j 02 0 0 nd o o n6 0 0 n b o o nl u12 u1 4 u t i m ed i n ) c r i m e ) 图5 1 5 没有补偿的电荷泵的输出波形 4 上图从上到下的信号分别为c t r l ，u p ，d o w n u 醢2 互 ； o l ， 醢2 兰 墨0 u 丑 02 0 0 nd 0 0 n6 0 0 n8 0 0 nl2 uld u t i m e ( 1 i n ) ( 7 i m e ) 图5 1 6 添加了补偿电路的电荷泵的输出波形 + 上图从上到下的信号分别为c t r l ，u p ，d o w n 从以上两个图可咀看出，当电荷泵电路没有添加消除时钟馈通的补偿电 路的时候，在d o w n 信号的下降沿到来的时候，由于栅漏电容c g d 的存在， 誓 1111111111 2； 一：冒e暑u苗粤号 东南大学硕士研究生学位论文 而电容两端的电压不能突变，所以输出端c t r l 的电压会有一个向下的跳变， 这样会使电路输出电压不必要的变动，严重的话会影响整个电路的锁定和纹 波特性，所以必须加以消除。 5 8m d l l 中的压控延迟单元 d e l a y 图5 1 7 压控延迟单元( v c i j ) 霸 ”6 u 3 咖“4 0 2 叫州0 6 o 嚣l i n e 馏 i n 尚骞4 m 4 1 6 州1 8 2 川2 加 j 【h m 埘 图5 - 1 8 压控延迟单元的波形( v c t r l = 2 v ，v d d = 4 v ，t i m e d e l a y = 1 0 n s ) 十上图从上到下信号分别为o u t ，1 n ，c t r l 在m d l l 的设计中有关键的一项就是压控延迟单元( v c u ) ，由于v c u 包含在传输线的中间，选择其位置十分重要。v c u 如图5 1 7 所示，既然要 j ，1 1 j 一 日2 0 = 岛曼o q 2 o 一簧一a 东南大学硕士研究生学位论文 保证t d c 在任何频率下都有比较好的延迟调制能力，v c u 的位置必须保证 其功能总是包含在时钟相位差的调整中。因此将v c u 放在t d c 延迟线中靠 前，而d t c 延迟线中靠后的位置。由于d t c 中波形整形的考虑，将v c u 放在最后一个延迟单元的前面的位置。与之对称将v c u 放在t d c 延迟线靠 近输入的第二位，与d t c 组成对称结构。 c o n t r o lv o l t a g e ( v ) 图5 1 9m d l l 中v c u 的电压延迟特性 v c u 电路采用一个输入电压控锖q n m o s 管的导通电阻以及电流，n m o s 管工作在可调电阻区，通过一个电流镜对倒向器充电或放电，电流变化则倒 向器的传输延迟也发生变化。v c u 电路采用多个n m o s 管串联和并联的方 式，是为了实现较好的电压一时间延迟线性度。v c u 的控制电压在0 v v d d 之问变动，当控制电压接近0 v 时，并行连接的n m o s 管全部截止，只留下 一个与电流镜连接的n m o s 管提供工作电流。当控制电压大于v t ( n m o s 闽 值电压1 的时候，并行连接的n m o s 管第一级提供给电流镜电流；当控制电 压大于2 v t ，第二级开始提供部分电流：最后一级工作需要控制电压大于4 v t 。 通过对输入管的尺寸的调整变化，可以得到较好的电压时间延迟线性度。 59m d l l 电路模拟与测量结果 m d l l 采用0 8 u m 的c m o s 工艺，采用l e v e l = 2 8 的s p i c e 模型。 东南大学硕士研究生学位论文 t e c h o l o g y 0 8 u r nc m o s m e a s u r e dr m s j i t t e r 2 1 p s m e a s u r e p e a k - - t o - p e a kj i t t e r5 8 p s d i g i t a ll o c k i n g t i m e2c l o c kc y c l e a n a l o gl o c k i n g t i m e1 2c l o c kc y c l e o p e r a t i n gf r e q u e n c y 5 0 m h z s u p p l yv o l t a g e 4 v p o w e r c o n s u m p t i o n 4 l m w 表5 - 1 电路的模拟结果 5 1 0 锁定特性与纹波分析 m d l l 由数字时钟同步电路与模拟调制电路两部分组成。前者在初始化 的两个时钟周期中，将时钟相位差锁定在一个延迟单元的单位延迟时间以内， 实现粗调功能。经过两个时钟周期以后，模拟调制电路经过一段较长的时问， 大约十个时钟周期完成锁定，实现精调功能，此时系统的锁定精度与纹波特 性实际上取决于模拟调制电路。m d l l 综合了数字方式与模拟方式的优点， 使电路有较高的精度，较小的纹波与较快的锁定时间。 图5 2 0 电路的锁定与纹波 东南大学硕士研究生学位论文 r 1 1 t 7 一一。1 i 。1 。l 。1 1 。1 1 1 一i i i ”。i 。1 。 02 0 0 n4 0 0 1 16 0 0 nb 0 0 a1 u1 2 ul4 u t i m e0 m ) c r i m e ) 图5 2 1m d l l 的锁定波形 上图从上到下信号分别为c l k o u t ，c l k i n 电路的纹波主要来自系统内部与外部的噪声。由于电路外部输入的噪声 与m d l l 的工作带宽成正比，而m d l l 的锁定时间与工作带宽成反比，所 以工作带宽必须在两者之间有一个折中，以满足不同的应用需求。电路内部 噪声与工作带宽无关，主要来自电源电压的波动，相位比较器的相位偏移与 电荷泵的充放电电流波动。 5 1 1 锁定特性与纹波分析的数学模型 m d l l 在最初的两个时钟周期，象传统的c s d 电路一样，初步的消除 s k e w 的影响。在两个时钟周期过后，电路的特性，象纹波与锁定时问由模拟 调制部分来决定。图5 - 2 2 ( b 1 所示为m d l l 的模拟d e s k e w 与纹波特性分析 的数学模型。延迟线模型被定义为一个压控延迟线，其可调范围等于一个 v c u 电路的可调范围。延迟线由于混合型c s d 电路粗调的影响，其外部时 钟与内部时钟之间有一个起始相位误差t d d 。图5 2 2 ( a ) 所示为模拟调制环 路的线性模型，用于分析其d e s k e w i n g 操作。在图5 - 2 2 ( a ) 中，起始相位误 差0 等于2 n t p a t c l k 。这是没有被c s d 电路所消除的误差余量。时间延 迟代表传输线的传输延迟。相位检测器增益k d 等于电荷泵电流i o 增益的大 小。z ，( s ) 代表环路滤波器的数学表达。相位增益k p 等于d o d 屹。 d 2 0 d 2 0 一口邑；a詈10 一口号a冒呈0 东南大学硕士研究生学位论文 h f ( b ) 图5 2 2 混合型d l l 行为模型。( a ) 消除s k e w 分析的线性模型。( b ) 纹波 分析的线性模型 环路滤波器为一个电容c l ，总的环路被模型定义为一个一阶的系统，因 为它只对相位差产生作用，而不是频率差。基于这个线性模型，输入输出的 相位误差由以下公式给出： 0 。( j ) = ，。( j ) 一o 删( s ) = 击s 小( 1 - e 1 。+ 。o 】z 高 a 1 + 。s + 酗” 由于和收集时间( a c q u i s i t i o nt i m e ) 十 1 比，f 已经足够的小。所以等于 k p i b c l ，e “大约为1 。在时间域相位误差的表达式如下 0 。( f ) = o o g 一峨 ( 5 2 ) 其中珊。代表环路带宽。从以上公式可以很清楚的看出，模拟调制环路最 5 7 东南大学硕士研究生学位论文 终将s k e w 降到0 。如果将收集时间t 。定义为当s k e w 小于某一个关键值t e 。 所用的时间的话，收集时间的表达式如下所示 t 卿，2 l n ( t 耐t 出) 国n ( 5 3 ) 在这里初始的时钟s k e w 总是小于t 。d ，而关键值t d 。是一个大小固定的值， 由于目前采用的m d l l 的结构的作用，环路带宽。可以更大一些。因此通 过优化电路的环路带宽的大小，可以使收集时间变的更快一些。例如，当电 容的c l 大小为】p f t d c 的值设定为j o p s 的时候，对应一个2 0 0 m h z 的时钟信 号，其锁定时间小于1 0 个时钟周期。 图5 2 2 ( b ) 所示为d l l 的纹波分析所用的线性模型，其中的纹波源包含 外部相位噪声输入0 。，和来源于内部环路的内部相位噪声o ，由于相位检测 是时间离散化的一个过程，假定其周期为t ( = t c l k ) 。则其传输特性可以用z 变换来表示。由于纹波源都是互不相关的，由内部相位噪声产生的纹波表示 如下： 为 一一= c 再i ；_ i z - i 附， c 。 定义占= ( i d t c ) k p ，以上公式变为 。，( z ) = 兰 ( 5 4 ) f