（光学工程专业论文）lcos芯片设计的研究.pdf

摘要 硅基液晶显示器( l c o s ：l i q u i dc r y s t a lo ns i1i c o n ) ，是一种新型微显示器件，它融合了当今 信息产业的两大支柱技术以单品硅为衬底的c m o s 器件集成技术，和以透明平板硬质基底为封装 盒的l c d 显示技术，具备小尺寸、高分辨率、高光利用效率和低功耗等诸多优点，在投影显示以及 近目显示系统中都占有重要的地位，具有广泛的应用前景。 本课题主要的工作目标是设计一款应用于时序彩色显示的l c o s 液晶显示芯片。本课题的芯片设 计，采用全定制模拟集成电路开发方法，结合实际的液晶显示的电压需求和斜波充电法，逐步实现 了l c o s 芯片的设计与验证。本论文的l c o s 芯片采用s m i c0 3 5 u m2 p 4 mn w e l1c m o s 工艺，在电子 设计工具c a d e n c e 环境下，进行了电路的设计与校验。本论文设计的l c o s 显示芯片，工作在5 v 工 作电压下，显示分辨率为3 2 0 2 4 0 ，具有八位数字视频信号输入接口，能够接收帧频为1 8 0 h z 以上 的数字视频信号。本设计使用c a d e n c e 和c a l i b r e 工具，绘制了整个芯片的版图，并进行了 d r c ( d e s i g nr u l ec h e c k ) ，e r c ( e l e c t r i cr u l ec h e c k ) ，l v s ( l a y o u tv e r s u ss c h e m a t i c ) 、l p s ( l a y o u t p o s ts i m u l a t i o n ) 等校验工作。经过系统整体仿真，设计的l c o s 芯片可以按预期要求实现既定的功 能，能够很好地按着斜波充电模式进行工作，实现了液晶显示驱动的功能，而且在版图设计上能够 在给定的空间里合理的完成电路的布局布线。 本论文主要取得了以下成果： ( 1 ) 采用了新型的像素电路结构，实现了像素电压与充电电压之间的线性变化，并提高了实际 作用于液晶上的电压，可以实现更高的对比度和图像表现力。 ( 2 ) 对像素电路的版图提出了实用性设计，提高了像素电容的电压线性度和容值；设计了严密 的遮光罩，避免了光生电流对集成电路的影响。 ( 3 ) 采用了较一般基本单元电路更为精简的基本单元电路结构，包括寄存器电路、锁存器电路、 比较器电路、传输控制电路，减少了芯片面积，改良了列驱动电路结构，降低了功耗。 ( 4 ) 本设计的l c o s 基础显示单位和各个模块具有很好的可重复性和衔接性，便于以后显示分 辨率的调整以及显示性能的优化。 以上成果对于l c o s 芯片的工程化具有重要的意义，有利于在低功耗、小面积的要求下实现性能 良好的l c o s 芯片。本次设计的l c o s 芯片正在中芯国际进行流片，做适当的调整与改进之后应该具 有很好的市场应用价值。 关键字：硅基液晶，时序彩色法，集成电路设计，像素矩阵 东南人学硕j ：学位论义 a b s t r a c t l c o s ( l i q u i dc r y s t a lo ns il i c o n ) d i s p l a yi san e wk i n do fm i c r od i s p l a y i ti s ac o m b i n a t i o no ft h e t w om a j o rt e c h n i q u e so ft h ei n f o r m a t i o ns c i e n c e - - - t h ec m o si n t e g r a t i o nc i r c u i tt e c h n i q u eb a s e do n m o n o c r y s t a l l i n es i l i c o n ，a n dt h el c dt e c h n i q u ew i t ht r a n s p a r e n tp l a tb a c k p l a n ee n c a p s u l a t i o n b e c a u s eo f i t sv a r i o u sa d v a n t a g e ss u c ha ss m a l lv o l u m e ，h i g hr e s o l u t i o n ，g o o dl i g h tt r a n s f e re f f i c i e n c ya n dl o wp o w e r d i s s i p a t i o n ，l c o si sn o ww i n n i n gi t sw a yi nm a n yd i f f e r e n ta r e a s ，e s p e c i a l l yi np r o j e c t i o nd i s p l a ya n d n e a r - e y ed i s p l a y t h i sp a p e rh a sb e e nj u s tf o c u s e do nt h ed e s i g no fl c o sc h i p a n dt h i sp a p e rw i l lp r e s e n tt h e r e s e a c h i n gw o r kw eh a v ed o n ei nl c o sc h i pd e s i g n ，i n c l u d i n gt h ew o r k i n gp r i n c i p l e ，d r i v i n gm o d ea n d d e t a i lc i r c u i to ft h el c o sc h i p i nt h ed e s i g n ，t h ea n a l o gi n t e g r a t e dc i r c u i tf u l lc u s t o md e v e l o p m e n tm e t h o d i sf o l l o w e d ，a n dt h ec h a r a c t e r i s t i c so fl i q u i dc r y s t a ld i s p l a yh a sa l s ob e e nc o n s i d e r e d l c o sc h i po fd e s i g n a d o p t s ”s m i c0 3 5 u r n2 p 4 mnw e l lc m o s ”t e c h n o l o g y , a n d i ti s d e s i g n e du n d e r c a d e n c e e n v i r o n m e n t t h eo b j e c t i v eo fo u rp r o j e c ti sl c o sc h i pw i t hr e s o l u t i o no f3 2 0 ) 时始终工作在饱和状态； ( 3 ) 在整个充电过程中只能由m 3 控制其充电电流的大小，故保持其他参数不变的情况下，适当 增人晶体管m 2 焉u m 4 的沟道宽长比( w l ) ； ( 4 ) 像素电压的大小也由存储电容c 。，。的电压大小来决定，必须避免由于像素电压的升高而导 致m 4 处于截止状态，冈此r e a d 端信号电压应该大于最大像素电压加上品体管m 4 的阈值电压； ( 5 ) 像素电压小于存储电容c 乙。的电压值圪删，约( 。一) 。 w r i t e 图4 6 宋玉龙的电路结构 使用中芯国际的0 3 5 u m 的工艺参数对其电压跟随特性进行仿真，结果表明：当输入像素的电压 为5 v 时，m 3 栅极电压为5 v ，像素极板电容上的电容为2 0 5 v 。电压的下降主要是由于m 3 、m 4 的阈值电 压造成的。另外，m 3 的栅极和漏极之间的电压跟随的差值不固定，对校正造成一定影响。另外，在 将m l 换成传输门后电压传输特性同s l e e 相同为3 2 v 。因此，此电路在本论文使用的中芯国际的 0 3 5 u r n 的工艺也存在不足。 4 3 5 本论文采用的像素电路 由第二章的液晶显示器的工作原理知道，让液晶的指向矢发生变化，像素极板和公共i t o 极板 之间的电压v ，。必须要达到液晶的阈值电压v 曲。而本论文采用的是常白型液晶显示，因此，v 。必须 要达到一个远高于闽值电压v n 的电压才能使除紧贴极扳外的所有的液晶层的指向矢变成垂直于极 板，使外部光线不能透过液晶，形成黑显示。因此，在一定范围内，两极板间所能加的电压v t 。范围 越大，硅基液晶的对比度越大。同时，较大的v 。可以使用更厚的液晶厚盒，减少了液晶盒的加工难 度和相对误差。液晶的厚度越大，对光线的偏光效果就越细微，可得到的图像细腻感就越好。 由于液晶的极板电压需要每帧翻转一次，如果可得到的像素极板电压范围为0 - - 3 4 v ，当上极 板的电压分别为5 v 和0 v 时，由于两种情况下的液晶两端的压差绝对值要求相同，因此实际上有用 的像素极板电压范围为i 6 3 4 v ，使得实际可用的电压范围进一步减小。而由于本设计采用的是 中芯国际的0 3 5 u m5 v 的标准c m o s 工艺，即电路的电源电压为5 v 。为了得到更大的对比度，需要 在现有的条件下得到更大的像素电压。而上面的各种方案像素极板得到的电压，和电源电压相比都 有一个到两个的v 。n 压降，适于能够提供较高电源电压的设计方案，对本论文使用标准5 v 的工艺来 说，采取上述方案是不太可取的。 2 8 第四l c o s 卷片设计技术 另外鉴于亮度是影响显示器效果的重要园素，而对亮度产生影响的主要因素除了光源的光强 度外，液品的响应时间也是一个对显示亮度产生报人影响的因秉液品的响应时问指得是液品极板 问的电压变化到液晶的指向矢变化完成的时问是一个跟液晶材料本身的性质相关的量。为了使每 个像素获得相同的响应时间，在像素存储电容充电期间，存储电容和极板之间的开关是关闭的拄 一帧的像素l b 容全部充电完成后，同时打开存储电容和楹扳之间的开关，然后液晶开始响应等液 晶指向父偏转完成后才打开光源，开始显示画面。在一般的液晶显示器上，像素存储电容充电时间、 液晶响应时间和涟晶显示画面时间一起构成了一帧时间，它们是顺序完成的，前两个时间特* 0 是像 素存储电容充电时间占用了太部分的时间，这就造成了液晶显示画面的时间短，显示亮度难以提高。 为了使单片微显示嚣既获得较高的亮度又不采用复杂的光学系统也不在微显示器上制作全 息彩色滤色片，增加微显示器的制作难度此前给出了顽拍双存储式驱动的微显示器的设计“。通 过对驱动方式的变化而获得较高的时间占空比，从而获得较高的亮度。敏拍职存储式的每个像素极 扳通过开关与两个相同的存储电存相连，存储电容通过开关与输八像素电平线相连- 车论空中双拍 双存储式像素电路如图47 所示，图中硅是像襞电平写入像素存储电容a 的选择控制t 矗是像素电 平写入像素存储电容b 的选择控制。以是像素存储电容a 写入像素极扳的选择控制- 也是像素存 储电容b 写入像素极扳的选择控制。本论空在一帧中对像素存储电容a 充电并关闭其与极板之间 的开关，同时将像棠存储电容b 与像素楹扳相连，并断开其与输入像着 电平的连接：而在下一帧中 对像素存储电容b 充电，井关闭其与极扳之问的开关，同时将像素存储电容a 与像素极扳相连，井 断开其与输 像素电平的连接该电路将存储电窑充电和显示面面分为两拍，剥用两个存储电容使 存储电弃充电和显示画面交错进行，在充电的同时可以显示画面因此我们称之为双拍双存储伪并 行方式。 图47 双拍双存储像素电路原理睡 吐、矗的导通时问为一行红、氟的导通时间为一帧这四个控制时钟的时序图如图4 8 所示， 由国可咀看出，在一个子场中。商、矗中只有一种的信号有效，如果矗有效，存储电容a 与输入像 素电平线导通( 印图像信号写入所有存储电容a 的过程) j 此时矗上信号无效所有存储电容b 与输 像素电平线断开破控制存储电容a 和像索间的开关，始终无教，存储电容a 与像素断开，戎同 时控制存储电容b 和像豪问的开关，始终有效存储电容b 与对应的像囊导通。在一个子场中，则 以有效，存储电容b 与输入像紊电平线导通( 印图像信号写入所有存储电容b 的过程) 此时 上信 号无教，所有存储电容a 与输入像素电平线斯开，氟控制存储电容b 和像素问的开芙，始终无效 存储电容b 与像素断开，以同时控制存储电容b 和像素问的开关，始终有效，存储电容a 与对应 东南太学倒j ：学位论文 的像素导通南时序圈可以看出萌和a 是交迭的如、氟是交选的正址田为这样信母写入存 储电容井不用显示时间1 日且对：像索的写入址同步的这样就可以实现我们所期望的目标 1 图4 8 控制信号时序目 另外，考虑到像素极扳电容上的前一帧时剩余的电量对当前帧存储电容对揠板电容充电精度的 影响，袭h j 在每帻的戎、以打开前先要对像素极板电萆；进行放电，n m o s 管m 5 就是用来完成这 个功施的 本论文使用中芯国际的o3 5 u r n 的工艺参数对其电压跟鼬特性进行仿真结果表明；当输入像 素的电压为5 v 时m 3 拇授电压为5 v 。像素极柱电容上的电霹为46 v 。而且撮扳 的电压与外部输 入电压成正比关系，不需额外校正我们比较以上几种像素掘扳上的可以樽到的母人电压、极扳电 压与输入电压的关系、功耗情况。 像素栈板最 电压撮扳电压与输入电压功耗情况 的关系 s h i e l d s 像素电路3 l v正比但受上次极扳较丈每次用于亮放存 电压影响储电容需要能最 m c h n i s h t 像素电路 20 5 v 在一定范围内成线性 较小，不使月j 存储电容 关系 sl e e 像素电路32 v 在一定范围内成线性较小，不使用存储电窖 关系 束玉龙像素电路20 5 v在一定范围内成线性较小，不使用存储电容 关系 车论文像素电路4 6 v完全正比较大，每次用于充放存 储电窨需要能最 比较星示奉设计方案碡了功耗与其他方案相比较丈井在其艳方面每忧予上述方案，可以取 得较大的捱扳电压，而且辅入电压与撮板电压成完全正比关系。无需校正而经过计算，一英寸的 第旧章l c o s 芯片啦* 挂术 l c o s 用于充放电存储电容的能量昂太的情况也小于5 m - ，这埘于一个一英可的芯片来说微不足道， 因此设计像素时这部分功耗不作为考虑的重点，所以奉论文采取上述像素电路作为l c o s 的像素电 路方案。 4 4 列驱动电路 4 4 1 列驱动电路的结构 列驱动电路的主要功能：用输 的各个像素电平数值d a t a o7 ，控制列输八电平从0 v 逐步上 升到当前行该列的像素电平值对应的电压v 。m 以便像素电路将像素存储电容充电到v ，。列驱动电 路的原理框幽如图49 所示，列驱动电路的具体实现方法是将像素电平的数字信号存入各个列锁存 器，然后通过比较器和数字斜波信号相比较，用其结果控制和数字斜波信号相对应的模拟斜波信号 和像素的列输入电压线之间的连接：当像素的数字信号小于等于数字斜波信号时，连接导通：当像 索的数字信号大于数字斜波信号时，连接断开。其导通与断开使用传输门实现：传输门的源和祸分 别接模拟斜波信号和，输入电压线，栅极接比较器的输出。外部使用d a c 斜波的数字信号作为其输 入，而模拟斜波信号为其输出，由此达到控制列像素输入电压线上的电平从o 一直上升到像素的数字 信号对应的电平v 。“的目的。 亟j 叵。i 二】8 协移竹寄拈器广百而可一】8 位移他岱行器i 8 何锁存器i8 化侦似器 7n 【较辨l 目 输 图4 9 列驱动电路原理框图 由于输 的数字信号宽度为8 ，每列将有s 个移位寄存器，而在3 2 0 2 4 0 分辨率的l c o s 移位寄 存器l c 上将有2 5 6 0 个移位寄存器随着像素时钟的提升而不停的翻转，在1 9 2 4 x 7 6 9 分辨率的l c o s 移 位寄存器i c 上将有8 1 9 2 个移位寄存器随着像素时钟的提升而不停的翻转，这将造成大量的功耗特 别是在分辨率进一步提高时，像素时钟及列数同时成倍增加，寄存器功率消耗将成三次方增长，因 此这种方法是难以继续使用的。 有鉴于此，我对该原理图进行了改进，将移位寄存器模式为总线驱动模式。由于像素电平的数 字信号是顺序依次输入的，因此又可以对总线驱动模式进行简化。简化后的电路框图如图41 0 所示： 每列使用一个移位寄存器，使用行同步信号h s y n 作为第一个移位寄存器的输a ，而移位寄存器的输 出用来作为一级锁存器的锁存控制并输出到下一列的移位寄存器，使像素的数字信号逐个锁存到一 级锁存器，然后使用行同步信号h s y n 将一级锁存器里面的值锁存到二级锁存器，并开始下一行的像 暴电平信号锁存。 东南大学ml 学位论文 图41 0 新的列驱动电路 这样，使用一位移位寄存器使像素的数字信号直接锁存到相应的一级锁存器，代替8 位移位寄存 器，使得每个时钟翻转的寄存器减少t 8 75 ，大大减少了功率消耗，同时由于一位锁存器与一位 寄存器相比使用的m o s 管数量也减少了接近一半更换的电路总体上大约减少t 3 75 “，既减少了 电路面积，又降低了电路功耗。 4 4 2 比较器电路 数字比较器用米比较存储在二级锁存器上的像素电平数据和一个全局的数字斜波信号，在数字 斜波信号的一个周期内，二级锁存器内的值一直保持不变。对于比较器电路，我先参考其他设计采 用的方案，然后结台其优点，取得本论文的比较器方案。 首先我们参考的是南开大学的硅基渡晶芯片所采用的六位数字比较器电路，是由6 个一位可进位 数字比较器串连而成“，比较器的一个输入端是二级锁存器输出的像素电平信号，另外一个输入端 是片外的数字斜波信号。其中每一位数字比较器电路实现如图41 1 所示，当r v a l u e i = l 且d a t a i = 0 ，进位输出为0 ：r v a l u e i = o 且d a t a i = 1 进位输出为1 ；n r v a l u e 订= d a t a i 时，前一位 比较器的进位输出作为本位比较器的输出。晟低位的进位输入信号直接接高电平，低位的进位输出 信号接高位的进位输入，虽高位的进位输出即是比较器的比较结果。数字斜渡发生器的工作方式是 递增方式进行工作的。比较的时候，对于高位比较来说，处于高位的数值比较，如果其值存在差异， 那么输出的结果实际上与前级比较输出的结果无关，当昂高位的数值比较结果相等时就要考虑前 一级的比较结果也就是说每级输出的结果对于整个比较嚣的比较结果在级别上是不一样的，这正 好符合数字比较的特点，编码数字以虽高位为比较优先权最高的数位。这样就达到了当r v a l u e d a t a 时，输出为0 ，达到了数值比较的效果。 苎! 竖竖! ! 型! 堡! 茎查 ( a ) l 位数字嵫器 幽4 i l 南开太学l c o s 芯片的比较器l h 路 该比较器每一位可进位数字比较嚣包含8 个m o s 管，拭需要6 4 个蚰s 管，占用面积较小比较 不利的是由于8 十一位可进位数字比较器采串连方式，低位的进位要一步步向高位转输，比较器 的延迟时问是单个比较器延迟时问的8 倍以上比较速度撤慢会造成比较站果输出延后，对后面 的充咆控制造成不利影响另外这个延迟时间在像素时钟提崭以后的影响更加显著对以后提高 l c o s 的分辨率不利。 我f j 再参考南洋理工的砘基液品芯片其采的数字比较器电路如图41 2 所示，这是一个等于 比较器电路结构比较简单层次较少只有三屡，延迟时问较短。它的原理如下：将二级锁存器 里镄存的像素电平信号各位与教字斜渡信号响应的位相异或( 相辞时输n 为0 ) ，然后将异或的输出 相或非这样只有在每饪都相等的情况下，或非门的输出才为l ，由于7 位的戚非门响应速度很慢r 采用两个或非门相与产生最后的输出但足这种方法有明显的不足：一方面采州异或门来实现一倪 比较器需要| 4 个m o s 管，电路而积较人；另一方面只能实现等于比较只在相等的情况下输出1 信号， 导致模拟斜渡和，4 输入电平之间的通断时问只有一个像素时钟的时同这样就要求在一个时钟周期 内将像素存储电辑从0 充到所需要的电半在一行的像素电平信号相同较多且都为一个比较高的电平 时，同时将一行的像素存储电容在一个时钟周期内充到一个较高的电平，对模拟斜波信号的驱动能 力要求非常高，井要求模拟斜渡信号在芯片内部的走线电阻非常小，这些部是非常难以实现的特 搿f 兰= 每爿j 兰主晤忑b 犁筹撼主司一二j 。p 乒斗 嚣下。= j j 萎三产 瞬41 2 南洋理工的比较器i u 路 一3 ，- 东南 学碰+ 学位论义 】；l i 魁随着分辨辜的提高时钟频率提高，充电时间变小而与此同时，电祥个数增加，模拟斜波信 呼走线变的生长电阻变天这将更进一步增加丁蛮现的难度。冈此遮种方法水利 二以后提高分 辨牢。当显示分辨率为1 0 2 4 7 6 8 ，刷新串为5 0 1 1 z 时。像素时钟周删为? n s 我们模拟了实际 【i i 容电 路的充电情况结果如图41 3 所示。在输入信号内阻为2 9 欧姆( d 转换芯片a 嘴3 8 1 的内阻) 时，通 过3 个传输将一个大约08 p f | 瞰录存储电容从0 充n 3 v ( 电源e e 压为5 v ) 所需的时间模拟结果为 5 n s 。 将一行的3 2 0 个像桑存储电容( 大约2 5 6 p f ) 从0 充到3 v ( 电源电压为5 v ) 所需的时问模 f 【结果为1 2 4 n s 。 而达到5 v 的时间将更k 这显然是难以符台要求的。当分辨率提高到1 0 2 4 7 6 8 时，时问更长，不可 采用 圈4 1 3 单个像素的充电 因此南洋理j = 的数字比较器电路显然不能符合分辨率和刷新率进一步提高的要求。我们在凌 比较器的基础上设计了新的数字比较器电路，相对于南洋理工的数字比较器我们进行了三方面的改 进： 首先为了碱小电路的面积我们将异或门简化为如图4 1 4 所示使用棚0 s 传辅门来实现异或。 这个异或门参考了南开大学的一位数宇比较器这个比较嚣采用了8 个眦0 s 管比较器的输 端r a m p 幕l d a t a 是差动的镄存器的输出本来就是差动的而数字斜波信号改为差动可以全部采用一个反相 器实现，基本e 不增加新的电路其工作过程如下：( 1 ) 如果两个数据相等tr a m p + = d a t a + ， 匿4 1 4 新的异或门电路 3 4 - 第叫章l c o s 芯片设计技术 r a m p = d a t a - ，且第一、二列必然有一对等于高电平，其互补信号自然为低电平，则第- ；t j 的两 个n m o s 导通，或者第二列的两个n m o s 导通，o u t 输出为高电平1 ；( 2 ) 如果r a m p + = 1 d a t a + = 0 ，r a m p + = 0 d a t a + = 1 ，则第三列的两个n m o s 导通，或者第二列的两个n m o s 导通， o u t 输出为低电平0 。冈此，该电路采用较少的m o s 管实现了异或效果。 其次，等于比较使得像素的充电时间为一个斜波时钟，随着分辨率的提高，该时间越小，导致 像素存储电容不能充电剑应有的值。为了延k 像素存储电容的充电时间，我们将等于比较器改为小 于等于比较器，使得对像素存储电容的充电时间最大延长到了一个斜波周期，图4 1 5 ( a ) 为其原理图。 该小于等于比较器原理如下：将相等比较器输出接r s 触发器的s 端，h 蒯。，( 该信号的产生如图4 1 5 ( b ) 所示) 接r s 触发器的r 端，并将r s 触发器的反相输出q n 作为数字比较器的输出q ，而正向输出q 作为数 字比较器的反相输出q n 。行起始信号h s y n 的上升沿导致h 。山，上产生一个小的正脉冲，即r s 触发器的 r 端有一个正脉冲，这使r s 触发器的输出q 置0 ，q n 端输出置1 ，该数字比较器的输出为1 ； 行起始信号下降沿，州。，不产生脉冲，该数字比较器的输出不变，仍为1 ；当等于比较器输出 变为l 时，r s 触发器的s 端为1 ，r s 触发器输出q 端置1 ，q 。端置0 ，该数字比较器的 输出为1 。由丁我们的数字斜波信号是从0 逐渐增) j l j 至l j 2 5 6 ，而二级锁存器里面的像素电平信号是 不变的，因此，比较器的输出在被日训。，置1 后，一直到数字斜波信号增加剑等于二级锁存器里 面的像素电平信号时，才被等于比较器的输出置0 。所以该数字比较器的输出从数字斜波信号是 从0 逐渐增加到和二级锁存器里面的像素电平信号相等期间输出为1 ，相等之后输出为0 。 图4 1 5 小于等于比较器电路 最后，为了以后的分辨率进一步提高考虑，避免时钟频率提高后电路的延迟影响对像素电容的 充电，我们对比较器的输出与时钟进行同步。具体方法是将比较器的输出加一个d 触发器，该触发 器的时钟为d a 转换的时钟，这样外部的数字斜波信号需要和d a 的数字输入信号同步。 3 5 东南 学磺十学位论文 新的7 位数字比较器完箍电j ! | 如图41 6 所示它包含7 个8 门的异或，一个3 位与非门，一个 4 位与北一个与门一个r s 地綮器一共7 8 个m ( 】s 管另外在分辨睾进一步提高到超过1 0 2 4 7 6 8 的情况f 需要加一个d 触发器经过仿真该电路的输出符台小于等于数字t e 较器的蜚求 并有在提升分辨率的情况f 1 ：作的能力。整个电路： 作原理如下：7 个异或门将致宇斜波屯平信号 和像素也平信号相异或如果有一位或不同，州至少会有一个异或门输出l ，而这个1 将导致 随后的或作门至少一个输出0 ：而或非门的输出的0 将导致后面的与非输出为0 因此只 有在数字斜渡电平信号和像素电平信号的每一位部相同的情况下与非门的输出才为0 ，即前三缀 电路起到了等于比较的作用随后的d 触发器使用数字斜波信号的时钟将该等于比较器的输出同步 ( 这样可以避免比较器的延迟) ，井将等于比较器的输出信号延迟一个时钟，这样恰好使d 触发器的 输出4 在数字斜波信号等于二级锁存器里面的像素f 许信号变为太于时变为1 随后的r s 触发 器在行起始时l l _ ，。正脉冲的作用f ，将i i s 触发器的输出口置0 ，儡端输出置1 ，该数字比 较器的输出为1 ；行起始信号下降沿h ，。不产生脉冲该数字比较器的输出不变仍为。l ； 当婶丁比较嚣输出变为1 时，r s 触麓嚣的s 端为l 髂触发器输出口端置r “端鲎0 ， 该敛字比较器的输出为i 。由于我们的教字斜波信号是从0 逐新增加到2 5 6 ，而二擐镀存器里而 的像索电平信号是不变的，因此，比较器的输出在被h 置1 后，由于d 触发器的延迟，一直 到数字斜被信号增加到大于二级锁存器里面的像素电平信号时才被等于比较器的输出置0 所 以该数字比较罄的输出从数字斜波信号是从0 逐新增加到和二级锁存器里面的像素电平信号相缚期 间输出为l ，丈于之后输出为0 圉4 1 6 新的数字比较器电路 因此本论文采取的数字比较器电路拥有面积小t 延迟小的优点。而且，由于添加同步寄存器的 缘故具有与模拟数字斜渡完全同步时优点，使得传输门的通断时序完全符合模拟斜波的变化充 电更准确。 4 4 3 镇存器电路与d 越发器电路 由于系统所需的鼬存器数量巨大t 囡此锁存器的设计目标是版图结构紧凑和低功耗。传统的拍 频倒相( c l o c k e di n v e r t e r ) 镄存嚣方案镪存器至少需要1 3 个晶体管，占较大的勃理面善1 而且无论 教据变化与否只要时钟每变化一次都全有功耗拐失不适于本设计 南开大学的l c o s 镇存器采用的电路如目41 7 所示，采用了l o 个肋s 管。它的工作原理是：锁存信 。lf” 一i 。 黧鹭蓉 第网章l c o s ：吝片设计技术 号l l 给高电平，n m o s 0 和n m o s 都导通，信号i n d a t a 通过反相器整形后传剑输出端，两个对接的反相 器使得传输过来的信号快速锁存；锁存信号高电平期间，输出端的信号将一直跟随输入端信号 i nd a t a 的变化而变化；锁存信号给低电平，n m o s o 平i j n m o s l 都截i 上，输出不再随着输入信号i n d a t a 的变化而变化，而保持锁存信号变成低电平那一时刻的输入信号电平。数据输入端的两个反相器的 作用是对信号进行整形，同时增强输入端的驱动能力，保证输出端能够在锁存信号高电平期间，可 靠的跟随输入信号的变化，不至于出现竞争状态，冈此输入端的两个反相器的尺寸要比较大，而由 于n m o s 管作为传输门，降低了输入端反相器的驱动能力，这就要求输入端的两个反相器的尺寸更大 一些。因此此电路减少的电路面积有限，只是在数据不变时不产生功耗。 i n d a 毛口 o u t + o u t 一 图4 1 7 南开大学采用的锁存器电路 而我们所选用的锁存器如图4 1 8 所示，也是采用有比电路设计，在面积和功耗上都更加的经济。 该锁存器使用了8 个m o s 管，而且仅在状态变化的时候才有功耗。与南开大学的锁存器相比，进一步 减少了m o s 个数。由于移位寄存器的输出作为锁存信号，不需要另外加反相器。另外，由于使用一个 n m o s 和一个p m o s 管作为传输门，虽然增加了一个m o s 管个数，但这样不会降低输入端反相器的驱动能 力，减小了输入端反相器的尺寸，并不会增加面积，而且对降低功耗也有作用。不过，输入端反相 器的尺寸还是必须比后面的两个反相器大。当然，该触发器也有驱动能力不足的缺点，但本论文中其 只要驱动一个下级门电路，不造成影响。 l o c k d a ta 图4 1 8 本设计采用的锁存器电路 由于d 触发器电路是采用两个锁存器电路串连构成，因此本论文采用的d 触发器电路所需的m o s 管个数也有很大的减少，功率消耗也同样减少。因此，本论文中采取的d 触发器电路和锁存器电路比 较传统电路，使用的m o s 管个数减少3 8 左右，面积和功耗也相应减少。 3 7 o 东南 学顿十学位论文 4 4 4 传输仃电路 由于液品显示需要g a m 校正网此我们的斜坡生成是州d 转换器米实现的这样可以在其前端 采井j 查表的方法米实现g a m a 校j l 三而陆着分辨辜的提高，对d 转换器的转换速度的要求也越高；母 干- 的像素个数也在增加对0 转换器的驱动能力要求也增加为了碱少对外部d 转换器的速度要求 和驱动能力要求，我们采用高、低两个半程斜渡h i l i a m p v 、1 o r 狮p v ( 高1 程斜波小r 帅p v 对应1 2 8 2 5 5 对应的斜渡电压。低半程斜波b r a m 州对应0 1 2 7 对应的斜被电压) 米取代单个的全程斜波。所 采墩的电路国如图4 1 9 所示，使用镄存器的最高位字节米进行斜波选择，当堆高位为。i 时，将高 ! # 程的斜波信号与列输入导通。使得像熏电平信号为1 2 8 - - 2 5 5 的像素的存储电容进行充电：当最高 位为0 时，将低半程的斜波信号与列输 导通，使得使得像素电平信号为o 一1 2 7 的像素的存储电 容进行充电。两个半程麸同工作，是的所有像素的存储电容完成充电。 厂鹊广 暾 舻 爆 圈4 1 9 本设计中的传输门电路原理圈 本论文采取的传辅门电路一方面减少了比较器的位数降低了版图面积，另一方面降低t d a 转 抉的频率。 4 5 行驱动电路 行驱动电路主蟹分为两大部分，第一部分为行选择电路第二部分为帧选择电路。行进择电路 图如图42 0 所示，其中( a ) 为总结构图。( b ) 为第一个模块原理图，实现实如下功能：由行同步 ：。：( ”：1 ： 幽42 0 行驱动电路原理图 - 3 8 第四章l “s g h 设计技$ 信号h s y n 和帧同步信号米产生一个宽度为一行的正脉冲及一个宽度为一个等于h s y n 宽度的清零信号 c l r 它们的周期都是一帧的时问，由一个与1 e fj 将每帧的第一个行同步信号提取出来：用该信号对 以行同步信号h s y 为时钟的d 蛾器进行鲨i 撵作，就得到了一个k 度为一千的脉冲第二个模 块是m 2 4 0 个d 触发器串连起来的移佩寄存器，每个n 触发器的时钟为于i 同步信号 l s y n 输出作为行开 关控制信号，经过r o “3 e l 信号对 组和b 组电容进行选抒，然后由b u f f e r 增强驱动能力后控制像素 电路中对像素存储电容的充电：当c l r 为1 时将除最后一行外的所有的d 触发器的输出消零。因此 每帧的第一个行同步信号h s y n n 米时，将除最后一行外的所有的d l 女发器的辅出清零( 此时虽后一 行正在对像素进行充电因此不能清零) 然后每个行同步信号h s y n 到来时移位寄存器进行一次 移位，选中f 一行。 帧选择电路比较简单每帧切换与像素援扳相连的存储电容组以达到两个存储电容组交选充 电和显示的目的对鹰予双拍般存储方式这个电路的控制需要和取拍控制信号g o w s e l 相结台，使 两个电容能交错进行充电和显示控制：在a 组电容进行充电的时候b 组电容控制液晶显示亮度：在b 组电容进行充电的时馈 组电容控制掖晶显示亮度。 4 6 液晶电压反转电路 本设计方案采用逐场反场的方式，所有像素有共同的公共电极。图42 l 给出了产生互补驱动信 号电压的方法，在数字输入信号前采j j 此电路即可获得输入电平信号的反转而椎品指向矢的变化 对两端电压的投向是不敏感的，因此在液晶两面加一v 电压和v 电压对液晶的指向矢影响是相同的 对于光的透过率影响也是相同的。 圈42 l 反场电压产生电路 该求补电路在反场控制信号i n v s e l 的控制下，在正场期间( i n v s e l = 0 ) p 帅s 管导通，输入的图 像数字信号不反相得到像素投扳电压为v ，且此时公兆电投上的电压接地，这样在正场时加在液晶 像素上的电压为像素极板电压与公共电极电压之差，即v 。在反场期间( i n v s e l = 1 ) 吣管导通， 将输入的图像敫字信号的每一位数值都转换为与之相反的数值输出，即。0 变为l ，1 变为 。0 由此输入的图像数字信号就变成了与之相补的信号： 现v 2 d 州一d “。叫 ( 4 3 ) 式中“为反场时图像的信号所对应的敢字信号，d 叫为图像信号的模( 即饱和屯压v 埘对应的数 字信号) d “叫- 为正常图像的信号所对应的散字信号，此时加在像素极扳上的电压为v 。一v 。而 反场时加在公共电极上的电压为v 。这样在反场时加在液晶像素上的电压为像素掘扳电压与公菸电 东南大学硕- ：学位论文 极电压之差，即v ，与非反场时的驱动电压v 一起形成了液晶显示器所需的交流驱动信号。因此在 反场和止场期间，像素对应的液晶两面电压极性相反而值相同，既不影响光透过率，又延长了液晶 的使用寿命。 4 7 本章小结 本章首先介绍了设计l c o s 芯片需要考虑的各个因素，然后从整体上介绍t l c o s 芯片的系统方 案，最后着重介绍了本芯片中用到的像素电路原理图、列驱动电路原理图、行驱动电路原理图和电 压反转电路原理图。并重点介绍了我们对基本单元电路如寄存器电路、锁存器电路、比较器电路和 传输控制电路所做的改进，对减少功耗和面积起到了重要作用。本章是本论文的核心内容部分，下 一章介绍的版图相关部分是基于本章的。 第五章版图的设计 第五章版图的设计 根据c m o s 模拟电路的全定制的开发方法的设计流程，在电路仿真一切满足要求后，我们需要绘 制整个芯片的版图。在本章一诲中，先介绍一下全定制模拟集成电路的设计流程，然后介绍了在l c o s 芯片的版图设计中要重点考虑的儿个方面，包括时钟的版图设计、像素电路的版图设计、电源线与 地线的版图设计、大电流线的版图设计及引脚的版图设计。 5 1 全定制模拟集成电路的设计流程 本芯片是混和电路设计，既有模拟电路，又有数字电路。由于其各个模块布局有很多的限制， 我们采用全定制的开发方法的设计流程。全定制的开发方法的设计流程主要有以下几步： ( 1 ) 按照系统的要求确定电路的具体参数：电路的设计要从系统的角度出发。系统的参数确定 时，应该合理的分配每个电路模块的功能与参数。当其中某一个电路模块的性能参数要求较高难以 达到时，可以考虑适当降低此电路的要求，而在和它相关的电路模块中去补偿。 ( 2 ) 选用适当的模型参数：进行电路模拟模型的参数是重要的。对数字电路而言，模型参数精 确性要求不高，但是对模拟电路而言，精确的模型对电路的性能影响很大。在c a d e n c e 的集成设计环 境中应用原理图绘制工具进行电路晶体管级设计，并进行电路的模拟验证，我们仿真所用的仿真器 是s p e c t r e 和h s i m 。电路的模型参数根据具体工艺的不同而不同，一般是由厂家提供的，并且针对不 同的仿真工具有不同的格式。 ( 3 ) 根据厂家提供的工艺文件资料进行版图设计，根据相应的设计规则绘制版图，再进行 d r c ( d e s i g nr u l ec h e c k ) ，e r c ( e l e c t r i cr u l ec h e c k ) 等检查，l v s ( l a y o u tv e r s u ss c h e m a t i c ) 对 比，完全匹配以后可以做后仿真一一对版图提取寄生参数( 电阻、电容、电感) ，对提取的n e t l i s t 进 行仿真。当与电路仿真的结果一致时，即表明版图设计正确。如不一致，则需要认真的调整版图， 以得到预期的结果。在c a d e n c e 的集成设计环境中应用v i r t u o s o 版图设计工具进行版图的绘制，根据 不同的需要和f o u n d r y 厂提供的校验文件来选用不同的校验工具，我们这里采用c a l i b r e 进行验证。 ( 4 ) 提交标准格式文件给厂家去流片：从版图中抽取出g d s i i 文件，交给厂家去流片。g d s i i 文件是一个g d s i i 是一种图形文件格式，用于设计工具、计算机和掩膜制造商之间进行半导体物理制 板的数据传输。得以普遍应用，成为半导体工业最常用的文件格式。g d s i i 格式对分布于每一个制作 层的电路单元进行全面描述。这种格式是基于二进制的独立平台，电路单元可包含诸如多晶硅，连 线和其他用于分级设计的单元件。 值得注意的是模拟电路设计中的工艺一致性问题。对数字集成电路的设计而言，当后仿真正确 时，流片后的正确率大约有9 5 ，而对模拟集成电路设计而言，成功率只有7 0 引。这就需要有足 够的版图设计经验，由于这个设计是本人首次绘制版图，其中可能会有不够完善的地方，有待在以 后的设计中加以改进。 另外，我们采取了标准单元库和层次化设计的技术，将底层的模块设计成高度相同的模块，并 将连接线绘制于模块内部，在上层直接进行拼接，减少了出错的可能，也便于检查错误。 5 2 版图设计重点 具体的版图绘制结果不是本章的重点，这里重点介绍本论文中需要重点考虑的版图设计部分， 如时钟布局，像素电路设计，e s d 保护设计等等。 4 1 东南人学硕上学位论文 5 2 1 时钟的版图设计 在同步数字集成电路中，时钟信号为系统中的数据传送提供时间基准，这对于同步系统的运行 至关重要，所以在同步数字系统中时钟信号的特性及其分配网络更被人们所关注。时钟信号通常是 整个芯片中有最大扇出、通过最长距离、以最高速度运行的信号协引。时钟树必须保证在最差条件f 关键的时序要求能得剑满足，否则对时钟信号任何不当的控制都可能导致紊乱情况，将错误的数据 信号锁存剑寄存器中。 大部分的同步数字系统由级联的时序寄存器组和每组寄存器之间的组合电路组成。每个数据信 号都锁存在一个双稳态寄存器中，该寄存器的使能时钟信号- - 至l j 达，数据信号就离开双稳态寄存器， 穿过组合电路网络进入下一个寄存器，并完全锁存在该寄存器直到下一个时钟信号到达。这样，一 个常用数字同步系统的延时单元由记忆存储元件、组合逻辑元件和时钟产生电路及其分配网络三个 子系统组成。这三个子系统的相互关系对电路能否获得最好的性能和可靠性起着关键作用。 这里我们先讲一下时钟偏移。时钟偏移的定义：在整个同步数字系统中，时钟偏移氏。俪，是指相 邻寄存器时钟延时之差，即 f s k e 、v i f = ，c 瞄一t c 妯( 5 - - 1 ) 式中，l m 和i 帆分别为前级的时钟延迟和后级的时钟延迟。 如果所有时钟同时到达相应寄存器， 则时钟偏移为零。时序偏移的大小和极性会对系统的性能和可靠性产生一定的影响。 丘。f 相对任 意两个时序相邻寄存器对而言，可正可负，而且由于时钟颤动的影响，会出现一定的不确定性，所 以在时序分析中均采用最差情况。负的时钟偏移使得系统可达到的最大工作频率减小；正的时钟偏 移可能导致紊乱情况，将错误的数据信号锁存到寄存器中。 图5 1 为一种广泛应用于超大规模集成电路设计中的时钟树结构。此时钟树的结构设计包括三 个面：时钟树的层数、每层的分支数和每个分支的驱动器种类。时钟树的设计将影响芯片的时钟偏 移和延时的大小。由于每层负载电容的不同，所以时钟树的层数越少则不定性越小，从而时钟偏移 越小。每层的分支数也是一个重