（微电子学与固体电子学专业论文）冗余金属填充对电特性的影响研究.pdf

冗余金属填充对电特性的影响研究 摘要 随着现代超大规模集成电路( v l s i ) 的不断发展，互连线对时序的影响也 越来越大。在s o c ( 片上系统) 设计中，对性麓和功耗的要求也在不断的增加。 随着半导体器件尺寸的不断缩小，一些工艺过程也发生了相应的改变，例如光 刻，c m p ( 化学机械研磨) 等。在c m p 过程中，金属密度的不均匀导致金属厚度 的起伏，产生碟形，磨损。在进行多金属层芯片的制造过程中，密度不均匀导 致的不平坦化对第一、第二金属层的影响并不显著，但由于不平坦化效应的叠 加，在越来越离的金属层，就可能出现短路、断路等不希望出现的结采，从箍 影响整个电路的运行。因此需要进行冗余金属填充来调节金属的密度，使其达 到一致，以此采改善金属表面的乎坦性，僵另一方面，冗余金属的填充会增加 互连电容，互连电阻，信号延迟以及功耗的增加等一系列问题。 研究冗余金属填充的目的就是为了降低这些寄生参数，使其对电路的性能 影响最小，在实现平坦化的同时使电路的性能不受较大影响，从而可以进行多 层金属的制造，这样可以大幅降低生产的成本，极大的提高芯片厂的成晶率和 经济效益。 本文关注的是冗余金属对互连线之间耦合电容的影响，重点研究起主要作 耀的是冗余金属的形状，面积，摆放位置，还是其与互连线的对应边长。本文 从对互连线影响和改善平坦化方面对冗余金属进行研究，提出一系列的填充策 略，降低冗余金属带来的耦合电容的增加，以达到平整度和电性能的最优化。 关键词：可制造性设计；化学机械研磨；冗余金属填充；耦合电容 e f f e c to fdum m y f i l lo ne l e c t r i cc h a r a c t e r a b s t r a c t w i t ht h ed e v e l o p i n go fm o d e r nv e r yl a r g es c a l ei n t e g r a t i o n ( v l s i ) ，i n t e r c o n n e c t i sp l a y i n gam o r ea n dm o r es i g n i f i c a n tr o l ei nt h et i m i n go fd i g i t a lv l s is y s t e m s i nt h ed e s i g no fs y s t e m - o n c h i p( s o c ) ，t h ed e m a n do fc a p a b i l i t ya n dp o w e r c o n s u m p t i o na r ei n c r e a s i n g w i t ht h es c a l i n go fs e m i c o n d u c t o rt e c h n o l o g y ，s o m e t e c h n i q u e sh a v ec h a n g e d ，s u c ha so p t i c a lp r o x i m i t yc o r r e c t i o n ( o p c ，c h e m i c a l m e c h a n i c a lp o l i s h i n g ( c m p ) d u r i n gc m pp r o c e s s ，t h em e t a lt h i c k n e s sv a r i a t i o n b e c a u s eo ft h ea s y m m e t r yo fm e t a ld e n s i t yb r i n g sa b o u td i s h i n ga n de r o s i o n i nt h e p r o c e s so fm u l t i - l a y e r sp r o d u c i n g ，d e n s i t ys u c hd i s h i n ga n de r o s i o nh a v eal i t t l e e f f e c to nf i r s to rs e c o n dl a y e r ，b u ti nt h eh i g h e rl a y e r ，b e c a u s eo fs u p e r i m p o s i t i o n o fs u c hd i s h i n ga n de r o s i o n ，s h o r tc i r c u i to ro p e nc i r c u i tt h a tw ed on o te x p e c tm a y h a p p e n ，t h e na f f e c tt h ew h o l ec i r c u i t s o ，t h ed u m m yf i l li sn e e d e dt oe q u a l i z et h e s p a t i a ld e n s i t yo ft h em e t a la n di m p r o v et h ef l a t n e s so fm e t a ls u r f a c e b u ti nt h e a n o t h e rh a n d ，d u m m ym e t a lf i l lh a sas t r o n gi n t e r c o n n e c tc o u p l i n gc a p a c i t a n c e ， r e s i s t a n c e ，s i g n a ld e l a ya n dp o w e rc o n s u m p t i o n t h ep u r p o s eo fs t u d y i n gt h ed u m m yf i l li st od e c r e a s et h ev a l u eo fs u c hp a r a m e t e r s a n da c h i e v em i n i m u mp e r f o r m a n c ed e g r a d a t i o n w eh o p et oa c h i e v em i n i m u m p e r f o r m a n c ed e g r a d a t i o nw h i l et h er e q u i r e dp l a n a r i t yi sk e p t ，s ot h a tm u l t i l a y e r s c a nb ep r o d u c e dw h i l et h ec o s tc a nb er e d u c e d ，a n d t h ey i e l da n de c o n o m i c b e n e f i t si m p r o v e d t h i sp a p e rd e a l sw i t ht h ei n f l u e n c eo ft h ed u m m yf i l l i ti sh o p e dt of i n do u tt h ek e y f a c t o r ：t h es h a p e ，a r e a ，l o c a t i o no rt h ep a r a l l e l i s mb o r d e rb e t w e e nd u m m yf i l la n d i n t e r c o n n e c t t h i sp a p e rd i s c u s s e st h ef l a t n e s si m p r o v e i n e n t ，p u t sf o r w a r das e r i e s o fs t r a t e g i e s ，r e d u c e st h ec o u p l i n gc a p a c i t a n c ei n c r e a s e db yt h ed u m m yf i l la n d o p t i m i z et h ef l a t n e s sa n de l e c t r i c i t yp e r f o r m a n c e k e y w o r d s ：d e s i g nf o rm a n u f a c t u r a b i l i t y ( d f m ) c h e m i c a lm e c h a n i c a lp o l i s h i n g ( c m p ) d u m m y f i l l c o u p l i n gc a p a c i t a n c e 插图清单 图卜1 集成电路技术发展趋势1 图卜2v l s i 设计流程4 图卜3 光刻导致图形畸变6 图卜4 实际版图一9 0 n m 工艺激活区的引线间短接7 图卜6 铜互连双嵌入式工艺示意图7 图卜7 集成电路电镀铜工艺示意图i 8 图卜8 多层互连结构中未平坦化与平坦化示意图9 图2 一l 旋转c m p 工具示意图1 0 图2 - 2c m p 的主要影响因素1 2 图2 3 传统的化学机械抛光原理示意图1 3 图2 - 4d is h i n g 和e r o s i o n 定义1 4 图2 - 5 铜c m p 的p a t t e r n 依赖性1 4 图2 - 6 不平坦性的叠层效应1 4 图3 1 当今商业用的电化学镀铜和化学机械研磨仿真软件的流程1 9 图3 - 2c m p 仿真软件截图1 9 图3 33 种填充状态示意图2 0 图3 - 4 铜工艺化学机械研磨的3 个阶段2 1 图3 - 5 金属密度，线宽和线间距关系图2 2 图3 9 大线宽铜金属变化率2 4 图3 一1 0 线宽交错示意图2 5 图3 一1 1 宽线宽1 u m 下，交错线宽铜金属厚度变化图2 5 图3 一1 2 线宽4 u m 下，线宽交错铜金属厚度变化图2 6 图3 - 1 4 线宽1o u m 下，线宽交错铜金属变化图2 6 图4 - 6 电压降示意图3 7 图4 - 7 利用冗余金属降低电压降流程图3 8 图4 - 9 耦合电容与b u f f e rs p a c e 关系图3 9 图4 1 0 冗余金属宽长比示意图4 0 图4 - 11 冗余金属宽长比对耦合电容的影响4 0 图4 一1 2 长条状冗余金属数量和耦合电容的关系图4 1 图4 - 1 3 互连线宽度和冗余金属填充引起的耦合电容关系图4 l 图4 - 1 4 冗余金属摆放关系图4 1 图4 - 1 6 四种冗余金属填充方式4 2 图4 17 冗余金属填充方式对耦合电容的影响4 3 图4 1 8 冗余金属测试图形4 3 图4 一1 9 冗余金属分别函数( d c f ) 示意图4 3 图4 2 0 行数和列数与耦合电容的关系图4 4 图4 - 2 1 ( a )长边对应互连线4 4 图4 2 1 ( b ) 短边对应互连线4 4 图4 2 3 冗余金属测试图例4 5 图4 2 4t 型冗余金属摆放示例4 6 图4 2 5 特殊填充冗余金属引起的耦合电容变化图4 6 表格清单 表一：经典c p u 芯片技术指标图例3 表二：d is h i n g 和e r o s i o n 对互连线电阻的影响王6 表三：d is h i n g 和e r o s i o n 对互连线电容的影响1 6 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。 据我所知，除了文中特别加以标志和致谢的地方外，论文中不包含其他人已经发表或撰 写过的研究成果，也不包含为获得 盒胆王些太堂 或其他教育机构的学位或证书而使 用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说 明并表示谢意。 学位论文作者签字：桶飞 签字日期：芴加年争月侈日 学位论文版权使用授权书 本学位论文作者完全了解 金罡王些盔堂有关保留、使用学位论文的规定，有权 保留并向国家有关部门或机构送交论文的复印件和磁盘，允许论文被查阅或借阅。本人 授权盒目墨些太堂可以将学位论文的全部或部分论文内容编入有关数据库进行检 索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后适用本授权书) 学位论文者签名：本勺 签字日期：加知年铲月哆日 学位论文作者毕业后去向：就业 工作单位：中科院微电子研究所 通讯地址：北京市朝阳区北土城西路3 号七室 导师签名： 签字日期： 电话：1 5 0 0 1 3 6 2 7 7 5 邮编：1 0 0 0 2 9 致谢 三年豹研究生生活转瞬即逝，回顾三年来的学习和生活，虽然充满艰辛和 曲折，但同样也有数不尽的欢乐和收获。首先要感谢何晓雄导师及所有的授课 老师，你们的精心指导和无私奉献不仅教会了我课程知识，同时也教给我很多 做人的道理，你们的言传身教将使我受益终生。 其次要感谢中国科学院微电子研究所的陈岚老师，正是陈老师给了我去北 京完成毕监论文的机会。陈老师不仅扶理论上对论文进行了指导，嗣时也提供 了实验设备和软件环境。陈老师渊博的学识、严谨务实的作风和高瞻远瞩的前 沿意识令人钦佩，值得我一生学习。 还要感谢微电子研究所的阮文彪、李志刚、文鼎童、连永懿、尹明会、李 长松以及其他的师兄师姐，没有你们对我的指导和无私帮助，我就无法取得今 天的进步。 感谢我的父母和亲友对我时时刻刻、无微不至的关爱，感谢他们给予了我 极大的支持和鼓励! 向所有关心过我、帮助过我的同学们、朋友们、师长们致以深深的谢意! 作者：杨飞 2 0 1 0 年4 月9 日 第一章。绪论 1 1 集成电路发展概况 英国皇家研究所的著名科学家达默在2 0 世纪中叶第一次提出了集成电路 的概念。以德克萨斯仪器公司的科学家基尔比( j a c k k i l b y ) 为首的研究小组 在经过几年的研究后于1 9 5 8 年制造了世界上第一块集成电路，并最终于1 9 5 9 年公布了该结果。该集成电路共有1 2 个器件，是在锗衬底土制作出的相移振荡 和触发器。器件之闻的隔离技术采用的是贪质隔离，邸制作器件的区域被黑腊 保护起来，之嚣通过有选择性的腐蚀，在各个器件周围腐蚀出沟槽，形成多个 互不相连的小岛，并在每个岛上制作一个晶体管，器件之间的互连线采用的是 引线焊接方法。 由于许多新工艺的发明和进步，集成电路得到了极大的发展。其中，重大 的工艺发明主要包括：美国人肖克莱和奥尔( r 0 h 1 ) 于1 9 5 0 年发明的离子注 入工艺、美国人福勒( c s f u l l e r ) 在1 9 5 6 年发明的扩散工艺、克里斯坦森 ( 疆c h r i s t e n s e n ) 和卢尔( h 。h 。l o o t ) 在1 9 6 0 年发明的矫延生长工艺、皮尔 勒( e 。s p i 王l e r ) 和卡颠特兰尼( e 。c a s t e l l a n i ) 在1 9 7 0 年发疆的光刻工艺。 这些关键工艺的发明和改进为晶体管从点接触向平面型结构过渡并使其集成化 提供基本的技术支持心，。 至此，电子工业进入了集成电路时代，经过近半个世纪的发展，集成电路 已经从最初的小规模集成发展到现在的巨大规模集成和系统芯片，单个电路芯 片集成的元器件数目从最初的十几个发展到现在的上亿个甚至几十亿个。但是， 集成电路的进一步发展仍有许多阻碍。首先，信息传播的速度取决于电子的运 动速度；其次，芯片工作时所产生的热量也不可忽税，当同一组 牛集成了大量 都集成电路时，如果散热不够理想，便会出现电流失控；再者，现代集成电路 所依据的原理，都是建立在经典物理学的基础之上。但当集成电路的体积微型 化，终究会发展到微观世界领域n 1 。 t r a d i o r t c 图卜1 集成电路技术发展趋势“1 1 2 半导体芯片制造技术的发展 半导体芯片制造技术经历了飞速的发展哺3 ，芯片的特征尺寸不断减小：从 l u m 经过0 5 u m ，0 1 8 u m ，9 0 n m 直到现在主流的6 5 r i m 和4 5 n m ，a m d ，i b m 和 i n t e l 等一流芯片厂的3 2 n m 也准备量产，未来的特征尺寸嚣标为2 2 n m ，这对制 造技术恧翥无疑提出了新的挑战。特征尺寸的不断缩小为生产芯片提供了更多 的便利条件： 1 ) 同等的面积可以摆放更多晶体管，减小了芯片尺寸，降低生产成本； 2 ) 提供了更多f l 勺金属层，同时也提供更多的布线资源； 3 ) 特征尺寸的减小，降低了功耗，加快了工作速度。 但是，对芯片制造工艺流程进行总体分析可以得出，众多的工艺过程参数 控制了产黯的质量，比如：衬底形状、掺杂浓度、寄生效应、沟道长度以及各 个不同层之间的绝缘层厚度等。因此，要想获得一个比较合理的设计结果，工 艺过程参数在工艺设计的过程中就必须考虑在内，同时在制造都过程中还必须 保持工艺参数的稳定性并和设计过程一致。由于特征尺寸的缩小，设计规模的 扩大，工艺参数的致性和稳定性变得更加难以保持。这些困难主要由于光刻 和化学机械研磨两个环节造成的，可制造性设计这个课题正是在此基础上被引 出。本论文正是基于可制造性设计这一课题，课题来源于中科院微电子研究所 承担的国家“十一五”重大专项( 1 2 2 0 0 8 z x 0 1 0 3 5 0 0 l 0 8 ) 。 1 3 。集成电路设计技术的发展 1 3 1v l s i 集成电路设计特点 集成电路( i c ) 的发展正逐渐发展为集成系统设计。集成电路集成规模的 扩大，运行速度的提高都是以工艺的进步为基础，制造工艺也从微米级飞速发 展到亚微米级( s u b - m i c r o n ，即 lu m ) 、深亚微米级( d e e ps u b - m i c r o n ，d s m ) ， 现在已实现了6 5 纳米( n m ) 的制造工艺以及产品的实现。由于_ 工艺技术的发展 领先于复杂集成电路的设计到实现，所以现在很多工程技术人员致力于研究先 进的设计方法、设计工具和设计平台，龙其注重与芯片生产商、e d a 厂商、设 计库提供商以及i p 厂商的合作配合口3 。 集成电路设计按照处理信号的不同分为模拟集成电路设计、数字集成电路 设计和数模混会集成电路设计。模拟毫路主要应用在传输接口部分以及一些射 频电路上，数字集成电路的主要代表为当代的a s i c s o c 芯片和计算机c p u 芯片， 数模混合集成电路则主要应用于无线传输电路和通讯电路。 集成电路的主流产晶设计以c p u 芯片的设计为例，这些产晶的典型技术特 性有案可寻( 表一) 。 2 表一：经典c p u 芯片技术指标图例馆1 m m d d y y c p u f r e q g a t e sp r o c e s s 1 1 1 5 7 14 0 0 41 0 8 k h z2 3 0 01 0 u r n 0 2 l5 8 28 0 2 8 68 1 2 m h z1 3 4 0 0 01 5 u m 0 6 16 8 88 0 3 8 6 s xl6 2 0 m h z2 7 5 0 0 01 5 u m 0 9 1 6 9 l 8 0 4 8 6 s x3 3 m h z1 8 5 0 0 0 01 0 u m l i o l 9 5p e n t i n u mi2 0 0 m h z5 5 0 0 0 0 00 3 5 u m 0 5 0 7 9 7p e n t i n u mi i3 0 0 m h z7 5 0 0 0 0 0o 3 5 u m 0 l 2 5 9 9p e n t i n u mi i3 6 6 m h z2 7 4 0 0 0 0 00 2 5 u m l0 2 5 9 9p e n t i n u mi i i7 3 3 m h z2 8 0 0 0 0 0 00 1 8 u m 1 1 1 9 0 0p e n t i n u m41 4 g h z4 2 0 0 0 0 0 0 o 1 3 u m 0 i 0 7 0 2p e n t i n u m42 2 g h z5 5 0 0 0 0 0 0o 1 3 u m 0 8 2 6 0 2p e n t i n u m42 8 g h z5 5 0 0 0 0 0 0o 1 3 u m 2 0 0 3p e n t i n u m43 6 g h z5 5 0 0 0 0 0 00 0 9 u m 对于s o c 设计而言，i p 模块( 也称作v c ) 在s o c 中的复用( i p - r e u s e ) 已 经成为一个专题进行研究，其重点是使i p 模块能在不同的工艺上以及不同的设 计平台均予以实现。集成电路设计及名称的变更不仅仅体现了工艺与技术的发 展，更重要的是设计方法和设计流程的革新，反映了集成电路设计的独立、合 作和相互依靠的模式。 超大规模集成电路设计的发展从概念和理论上奠定了集成电路设计的基 础，从手段和方法上形成了各种不同的流程，尤其是现在各种e d a 工具的开发与 竞争，使得v l s i 的设计工作成为一种相对成熟的产业。 超大规模集成电路设计大致可以分为：1 ) 逻辑设计与验证( 1 0 9 i cd e s i g n v e r i f i c a t i o n ) ；2 ) 物理设计与验证( p h y s i c a ld e s i g na n dv e r i f i c a t i o n ) ， 包括版图设计( 1 a y o u t ) 、版图原理图验证( l v s ) 、设计规则检查( d r c ) ，以 及建库( 1 i b r a r y ) 、器件建模( d e v i c em o d e l i n g ) 等；3 ) 物理实现( p h y s i c a l i m p l e m e n t a t i o n ，即s y n t h e s i sp l a c e r o u t e ，综合布局布线) 。v l s i 的全 部设计流程可由图1 - 2 所示。 功能框图或lr 状态机、) l 电路功能描述或 电路逻辑圈l 、。i 硬件描述语音 ：梗拟嘉成电路设计i 髓呈 i i 丁喜 ；匝薹 在特定的工艺库上综合产生i - 3 缓网襄 物理设计( 布局布线、静态时序、功耗、分析等 物理验证并输出标准g d s i i 文件 加框掩梗、设计代工、测试封装、成品包装 图卜2v l s i 设计流程 逻 辑 与 物 理 设 计 从流程图上，可以看出模拟集成电路设计和数字集成电路设计是两种不同 的流程。左路的数字集成电路设计方法表明，用户所进行的设计都是基于使用 专门设计库的公司或者芯片厂所提供的标准库中的标准单元来实现，用户的主 要任务就是进行逻辑设计和布局布线。通常情况下，数字电路都采用这种设计 方法，当然用户也可以通过向芯片厂申请制造参数和工艺制造规则，然后自己 建库。右路主要是应用于模拟电路设计中的全定制设计方法，用户根据自己所 设计的网表，借助版图设计工具直接画出所有需要的器件和连接线。 1 3 2 纳米时代的集成电路设计技术 现在，集成电路已经发展到了纳米时代，现有的设计方法学和e d a 设计流程 均受到了巨大挑战，要完成一个芯片的成功流片，所需要的设计流程较之过去 越来越复杂，所需要的技术背景支持也越来越多样化。目前，集成电路设计技 术面临的最大挑战和研究热点主要集中在四个方面： 1 ) 软硬件协同设计技术( h a r d w a r es o f t w a r ec o d e s i g n ) 。嵌入式系统， n o c 和s o c 技术出现以后，模拟电路、数字电路以及射频电路被集成到了一个系 统，合理的系统划分也因此变得越来越重要，各种不同类型电路之间的接口设 计直接关系到系统的性能，硬件实现部分和软件实现部分的划分直接影响到系 统的设计复杂度，随之而来的设计方法学的改变和e d a 软件的更新都是需要解决 的问题。 2 ) 互连线优化技术。o 1 8 微米工艺采用的是铝互连工艺，由于铝的导电能 力、电迁移特性以及导热能力等均不如铜，因此从o 1 3 微米起，主流的芯片厂 均采用铜作为互连线，但使用铜工艺的同时随之而来的是表面平整度的问题。 这是现代d f m 研究的热点之一。 3 ) 低功耗设计技术。虽然特征尺寸的缩小使得单个晶体管的功耗减小，但 4 同样的面积却摆放了更多的晶体管，因此单位面积的功耗反而是增加了，所以 主流c p u 矛i g p u 单位面积的功耗不是下降了，而是上升了。晶体管中的漏电流随 着纳米时代的到来也越来越显著，因此，衬底偏置、多域值、多电压岛、p o w e r g a t i n g , c l o c kg a t i n g 等方法不断被提出以实现芯片的低功耗设计。 4 ) 可制造性设计技术( d e s i g nf o rm a n u f a c t u r a b i l i t y ) 。当集成电路设计 进入到了纳米时代以后，光刻技术的局限性使得晶圆上的图形与版图图形的偏 差越来越大，同时，化学机械抛光( c h e m i c a lm e c h a n i c a lp l a n a r i z a t i o n ，c m p ) 工艺的不成熟性导致铜互连线的不平整性问题的加剧，这两点关键的问题使得 工艺参数的变化已经无法用一些规则文件进行描述，设计者也不可回避的开始 考虑c m p 友好设计( c m p - f r i e n d l yd e s i g n ) ，抗工艺偏差设计( p r o c e s s a w a r e d e s i g n ) ，光刻友好设计( l i t h o - f r i e n d l yd e s i g n ) 等一些与工艺紧密相连的电 路设计方式。同时，关于光刻、c m p 等工艺过程的建模问题也逐渐成为研究的热 点，准确的模型可以使设计者预见到设计中可能存在问题的工艺敏感点，改进 现有设计，有效的提高良率。这两点综合起来，便是现在如火如荼的可制造性 设计技术。 1 4纳米时代集成电路的可制造性设计问题 可制造性设计的英文全称为：d e s i g nf o rm a n u f a c t u r i n g ，其缩写为：d f m 。 d f m 主要的研究对象是产品本身的特性与制造系统之间的相互关系，并把它用 于产品设计中，这样可以将整个制造系统融合在一起进行总体优化，使产品的 设计更加规范，以降低成本，缩短生产时间，提高产品的可制造性和工作效率。 可制造性设计的核心是在不影响产品功能的大前提下，从产品的初步规划开始 直到产品投入生产的整个设计过程都进行参与，使整个设计过程标准化、简单 化，让设计有利于生产及使用，减少整个产品的制造成本( 特别是元器件和加 工工艺方面) ，减化相应的工艺流程，选择高通过率的工艺以及标准的元器件。 集成电路的可制造性问题是当集成电路的特征尺寸下降到l o o n m 以下的 时候，集成电路制造技术所遇到的空前挑战，这些挑战中最重要的两个挑战正 是光刻和化学机械抛光两个环节。 1 4 1 纳米时代的光刻技术 光刻( p h o t oe t c h in g ) 是通过一系列生产过程将晶圆表面薄膜的特定部分 去除的工艺。在此之后，晶圆的表面会留下带有微图形结构的薄膜。被去除的 部分的可能形状是薄膜内的孔或残留的岛状部分。光刻工艺也被称为大家熟知 的p h o t o li t h o g r a p h y ，p h o t o m a s k i n g ，m a s k i n g ，或m i c r o li t h o g r a p h y 。在晶圆 制造过程中，晶体二极管、三极管、电阻、电容和金属层的各个物理部件是在 晶圆表面或表层内构成。这些部件都是在一个掩膜层上生成，并且相互结合生 成薄膜及去除特定的部分，通过光刻，最终在晶圆上只保留特征图形的部分。 光刻的生产目标是根据电路设计的要求，制成尺寸精确的特征图形，并且在晶 圆的表面处于正确的位置且与其它部件( p a r t s ) 的相互连接正确。 光刻是所有四个基本工艺过程中最关键的，因为光刻确定了器件的关键尺 寸。随着特征尺寸不断的微细化，光刻的精度要求也随之越来越高，如果衬底 或材料表面凹凸不平，会对焦时难度增大，甚至导致无法全局曝光，影响到光 刻影像传递的精确度和分辨率。光刻过程中的错误可能会造成图形的歪曲或套 准不好，最终转化为对器件的电特性产生影响。光刻工艺中的另一个问题就是 缺陷。光刻实际上是高科技版本的照相术，只不过是在难以置信的微小尺寸下 完成，因此在制程过程中的污染物会造成缺陷。事实上因为光刻在晶圆生产过 程中要完成5 层至2 0 层或更多层，所以污染问题会随着层数的增加而被放大。 6 5 n m 及以下节点的可制造性设计( d f m ) 正变得越来越关键，究其原因在 于，伴随着芯片关键结构尺寸的不断缩小，相同的绝对物理差异就可能会导致 相对较大的电气变异。在6 5 n m 及以下节点，光刻效应成为了制造性变异的巨大 因素。 5 0 1i n m i 渡长 x3 6 5 n m ) o r i m 2 5 b n m 0 1 9 3 r i m 3 目 2 4 8 n m _ 厶1 翻i n m a 1 5 7 n m i1 3 0 n m 9 0 n m 6 5 r i m o o 口 1 9 9 2 1 9 9 41 9 9 61 9 9 82 0 0 02 0 0 22 0 0 42 0 0 6 图卜3 光刻导致图形畸变1 为了解决“亚波长光刻 所带来的问题，业界提出并采用了分辨率增强技 术( r e t ，r e s o l u t i o ne n h a n c e m e n tt e c h n o l o g y ) ，这其中主要包括了离轴照 明( o a i ，o f f a x i s1 1 l u m i n a t i o n ) 、光学邻近校正( o p c ，o p t i c a lp r o x i m i t y c o r r e c t i o n ) 、次分辨率辅助图形( s u b - r e s o l u t i o na s s i s t a n c ef e a t u r e ) 、 移相掩模( p s m ，p h a s es h i f t e dm a s k ) 等方法。绝大多数分辨率增强技术方 法都对掩模的相位和形状进行了一定程度的调整，以提高图形转移的质量。通 过分辨率增强技术处理后，硅片表面成像的畸变程度有所减小，但线宽和线端、 转角等部位的形状和原始设计图形仍存在一定差距，这对集成电路的成品率和 性能都有重大影响。图卜4 表示的是深亚微米尺寸实际版图的效果，图1 - 5 为 比较了做光学邻近校正前后实际版图的效果。 6 躐嚣禽 捌卜4 实际版图- - 9 0 h m 工艺激话区的引线间短接“”图卜5o p t 前后版图对比” 由于目前光学光刻技术已经发展到了极限，用于替代光学光刻的下一代光 刻( n g l ) 技术现在也处于大力研发阶段。下一代光刻技术主要有电子束光刻 ( e b l ) ，紫外线光刻( e u v l ) ，离子束光刻( i b l ) ，x 射线光刻( x r l ) 等。 1 42 电镀铜 随着芯片集成度的不断提高，铜互连已经取代铝互连成为趣大规模集成电 路制造中的主流互连技术。作为铝互连线的替代技术，铜互连线可以降低互连 阻抗，提高集成度、器件密度和时钟频率，降低功耗及成本。由于对铜的刻蚀 异常困难，因此铜互连采用双嵌入式工艺，又称双大马士革工艺( d u a l d a m a s c e n e ) ，1 ) 首先沉积一层薄的氮化硅( s i ，m ) 作为刻蚀终止层和扩散阻 挡层；2 ) 接着在氮化硅上面沉积一定厚度的氧化硅( s i o 。) ：3 ) 光刻出微通 孔( v i a ) ；4 ) 对微通孔进行部分刻蚀；5 ) 光刻出来沟槽( t r e n c h ) ；6 ) 继 续刻蚀出完整的通孔和沟槽；7 ) 溅射( p v d ) 扩散阻挡层( t a n t a ) 和铜种籽 层( s e e dl a y e r ) 。t a 的作用是增强与铜的黏附性，种籽层的作用是作为电镀 时的导电层；8 ) 铜互连线的电镀工艺；g ) 退火和化学机械抛光( c 肝) 。对铜 镀层进行平坦化处理和清洗。铜互连双嵌入式工艺示意图如图卜6 所示； 一皇一_ 一 【= 2 一一【一 一 j 一 “p 吖一。喘= = ：一 r 山l - 量_ 邂阐隘豳 f 。o _ i - j 誓蕾幽 图卜6 铜互连双嵌入式工艺示意图“” 电镀是完成铜互连线的最主要的工艺。集成电路中的铜电镀工艺一般采用 硫酸盐体系的电镀涟，镀液由硫酸、硫酸铜和水组成颜色呈淡蓝色。当电源 加在硅片( 阴极) 和铜( 阳极) 之间时，溶液中就会产生电流并形成电场。阳 极的铜发生反应转化成为铜离子和电子，同时阴极也发生反应，阴极附近的铜 离子与电子结合形成镀在硅片表面的铜，铜离子在外加电场的作用下，由阳极 向阴极定向移动并补充阴极附近的铜浓度损耗。电镀的主要目的是在硅片上沉 积一层致密、无缝隙、无孔洞及其它缺陷，分布均匀的铜。 n m 醒弋 t t t t l c u 甜 c u 扣c u 2 c u 2 +c u 淞 s u l f u r i ca c i de l e c t r o l y t e c u 一2 e - 啼c u 2 + a n o d e ：c o p p e r ：1 l r 图卜7 集成电路电镀铜工艺示意图1 1 4 3 化学机械研磨 化学机械研磨技术最早出现于2 0 世纪8 0 年代中期，为了满足光刻工艺的平 坦化要求，由i b m 公司利用s t r a s b u r g h 公司生产的抛光机在e a s tf is h k i l l 工厂 进行化学机械研磨工艺的研发。1 9 8 8 年i b m 开始将化学机械研磨工艺用于4 m d r a m 器件的制造。 半导体工艺对于化学机械研磨的依赖主要源自于为了满足器件加工尺寸的 不断微细化而出现的多层布线以及一些新型介质材料的引入，尤其是进入2 5 0 n m 节点以后的铝布线及进入1 3 0 h m 节点以后的铜布线以后，化学机械研磨工艺的重 要性便日益突出。伴随着半导体工业的快速发展，半导体器件正向着低成本、高 性能、高成品率方向发展。一方面，增大芯片产量和成品率，降低单元器件制造 成本；另一方面，减小器件特征尺寸和提高集成电路的集成度。集成电路的制 造技术已经发展到了深亚微米阶段，硅片直径达到3 0 0 m m ，特征尺寸实现5 7 n m ，硅 片表面的局部平整度( s f q d ) 要求小于线宽的2 3 ，硅片表面的粗糙度要求达到纳 米和亚纳米级。制造如此小的特征尺寸，要必须具有高分辨率的光刻曝光系统， 通常采用数值孔径较大或较短波长的光学系统，但这样的系统会出现焦深变浅 问题。这就要求材料的表面平坦度必须在许可的焦深范围之内，而且伴随着集 成电路沿着摩尔定律的快速发展，集成度高达数亿元器件片。为降低r c 延迟的 问题，集成电路结构一般都采用了布线多层化和立体化。纳米级特征尺寸及多层 立体结构对材料表面平坦度提出了更高的要求，如果平坦化效果不佳，随着层 数增加，表面不平坦性累计效果显著，到上面几层的光刻曝光时就无法满足浅 8 焦深的要求，如图卜8 ( a ) 所示，只有实现高效平坦性后才可实现如图卜8 ( b ) 的效 果。 金属 金属 ( b ) 表面高效平坦化效果囤 图卜8 多层互连结构中未平坦化与平坦化示意图” 所以，随着集成电路特征尺寸进一步微细化，如何使材料表面高平坦化是制 约其进一步发展的关键技术。到目前为止，唯一能实现全局平坦化的关键工艺技 术就是化学机械研磨( c m p ) 。 灞一馨测一馨 第二章c m p 工艺介绍及现存问题 21c m p 简介 c m p ( c h e m i c a lm e c h a n i c a lp o l i s h l n g ，化学机械抛光) 技术是在深亚微 米集成电路制造过程中，铜互连工艺中最为主要和关键的技术，c u p 将晶片表 面由于其他工艺步骤如c v d ( c h e m i c a lv a p o rd e p o s i t i o n ) 和e c d ( e l e c t r i c a l c h e m i c a ld e p os i t i o n ) 等所产生的多余材料去除，使晶片表面平坦化。平坦的 晶片表面通过减少焦深( d o f d e p t ho ff o c u s ) 使后续的光刻步骤更为精确， 同时使多层铜互连时的高度偏差最小化。c m p 提供了一种经济、有效的方法实 现了晶片衷匠全局和局部的平坦化，在当前使特征尺寸的持续缩小成为可能。 c u p 技术的发展历程分为3 个阶段：第一阶段在铜布线工艺之前，主要研磨 材料为氧化物和钨：第二阶段在上世纪末进入铜双嵌入式工艺后，研磨材料从 二氧化硅发展到氟硅酸盐玻璃( f s g ) ，这个阶段对应于从02 5 微米进入0 1 3 微米节点；第三阶段是采用低k 介质和铜互连，研磨对象为铜互连层浅淘道隔 离( s t i ) 和层问绝缘膜，这个阶段对应于从g o 一6 5 n m 节点“。 目前，c m p 已经发展成以化学机槭研磨为主体，集终点检测、在线检测、 清洗、甩干等技术于一体的化学机械平坦化技术，是集成电路向薄型化、微细 化、多屡化、平坦化工艺发展的产物：是硅圆片由2 0 0 m m 向3 0 0 m m 乃至更太直 径过渡、降低制造成本、提高生产率、村底全局平坦化所必需的工艺技术。 c m f 在平坦晶片表面时，结合化学和机械的作用。通过含有化学物质和亚 微米尺寸粒子的研磨液，机械和化学效应同时对晶片发生作用。由于协同效应， 因此很难将机械作用和化学作用区分开，这也导致了对c u p 建模和控制的困难。 2 2 c l i p 设备 如图2 - 1 所示，在c m p 的过程中，固定在一个固定装置的晶片被面向下压 在研磨垫，研磨垫随着下面的旋转盘一同转动，同时晶片也随着固定装置一起 转动，自动研浆添加系统将研磨液不断供应到研磨垫上，使研磨垫湿润程度均 匀。同时，一个菱形尖端的调节器用来延长研磨垫使用寿命和恢复研磨垫的抛 光能力”。 s _ t o p 伽。 擎堡f 一强霞罗。“ 图2 - 1 旋转c m p 工具示意图 目前，a p p l i e dm a t e r i a l 公司占据c m p 工具供应市场的很大份额，n o v e l l u s 公司和e b a r a 公司则紧随其后。现在市场上有多种研磨液和研磨垫可以选择， 并且相关技术仍处于不断研发和升级中。 旋转式c m p 工具一个重要特征是用于固定晶片的装置的方向和旋转速度与 下面的旋转盘一致，从而使研磨垫和晶片的相对线性速度在晶片上任意一点都 是一致的。这种速度的一致性对表面平坦化是有利的，但是两者相对运动速度 可能不一致，从而对研磨液分布和压力的不均匀性以及其他因素进行补偿。 2 3c m p 机理分析 c m p 对晶圆的表面平坦化，是机械作用和化学作用的双重行为。首先晶圆表 面的材料与化学抛光液中的化学液发生反应，生成一层相对易去除的软质层， 然后在抛光液中的磨料和抛光头与抛光垫的机械作用下，去除经化学反应后的 软质层，露出新的被去除物进行化学反应，循环往复达到全局平坦化的效果。 c m p 过程中的去除率遵循普莱斯顿( p r e s t o n ) 方程： r = k p 尸v ( 1 ) 式中：曰为抛光去除率；助为正比常数；p 为施加压力：v 为晶圆与抛光垫间的 相对速度。 从( 1 ) 式看，影响材料去除率的因素似乎很少，但其实不然，铜c m p 是一个多 输入变量的动态过程。c m p 的主要影响因素见图2 - 2 ，包括抛光垫修整方式、设 备过程因素、抛光材料和抛光液。当被抛光材料( 如硅片) 表面的图案密度和铜 薄膜厚度确定后，抛光的设备参数主要包括抛光时间、抛光压力、抛光盘与硅片 的相对转速和绝对转速等，这也是进行c m p 控制的主要参数n 6 17 1 。随着抛光时间 的推移，抛光垫渐渐老化，因此抛光垫的修整时间、修整方式等对抛光质量和硅 片与硅片间非均匀性( w t w u n ) 有相当大的影响。抛光液主要由氧化剂、磨料、p h 值调节剂及其他添加剂组成，是影响c m p 质量的主要因素。铜c m p 中材料的去除 率与抛光液中相应的化学成分的浓度有一定的关系，浓度高的时候是机械控 制的，浓度低的时候是化学控制的。h u a n g 等n 刚在研究铜溶解反应时认为，铜的 材料去除在化学作用控制时，还可分为化学作用和扩散作用。此时铜的去除率可 以由下式表示： 三：j 二+ 上( 2 ) 一= 一+ 一 (