（微电子学与固体电子学专业论文）高压mosfets的优化设计及参数提取.pdf

摘要 高压半导体器件作为高压集成电路的重要组成部分，其性能及可靠性直接 关系到最终电路系统的质量和成败，开发具有高优化性及高可靠性的高压器件 对电路系统应用具有十分重要的意义。本文的主要工作是设计了二款高压器件 ( s t i l d m o s 和s j m o s ) ，并将其应用于相应的电路当中。 鉴于标准b c d 工艺和标准d m o s 工艺具有良好的工艺能力，因此本文分别 基于标准b c d 工艺和标准d m o s 工艺开发高压器件，不仅可以保证器件的性 能，还能缩短器件的开发周期。然而，由于采用传统的工艺和器件结构，传统 高压器件在电路应用中暴露了某些固有缺陷：芯片使用面积过大，驱动能力不 足等。为此，本文在深入研究了半导体物理原理和高压m o s 器件结构的基础 上，分别引入s t i 技术替代l o c o s 技术对l d m o s 进行重新设计和使用超结 结构对v d m o s 进行结构优化，并结合s i l v a c o 软件对这两种器件进行工艺 器件参数优化。为得到电路设计所需的器件电气参数，本文还应用b s i m p r o p l u s 软件对所设计的高压m o s 器件进行参数提取。 本论文工作主要的创新点体现在以下几个方面： ( 1 ) 在l d m o s 器件设计方面，使用s t i 技术来取代l o c o s 技术，降低 l d m o s 的比导通电阻，提高了芯片的功率密度： ( 2 ) 在s j m o s 器件设计方面，对器件版图和器件退火时间的重新设计， 减少了s j m o s 掩模版的数量，降低了s j m o s 工艺生产成本； ( 3 ) 在器件参数提取方面，应用现有的b s i m p r o p l u s 软件和h v m o s 模型 对s t i l d m o s 进行参数提取，便于l d m o s 器件集成仿真。 关键词：高压功率集成电路；s t i l d m o s ；s j m o s a b s t r a c t a sa l l i m p o r t a n tp a r t o fp o w e r i n t e g r a t ec i r c u i t ( p i c ) ，h i g h - v o l t a g e m o s f e t s p e r f o r m a n c ea n dr e l i a b i l i t yi sd i r e c t l yr e l a t e dt ot h eq u a l i t yo fp i c c i r c u i t s s od e v e l o p i n g h i g hv o l t a g em o s f e t sw i t ho p t i m i z e dp e r f o r m a c ea n d r e l i a b i l i t yh a ss i g n i f i c a n tf o ri n t e g r a t ec i r c u i ta p p l i c a t i o n t h em a i nj o bi nt h i st h e s i s i st od e s i g nt w ot y p eo fh i g h v o l t a g e m o s f e t sa n dp u tt h e mi n t oc i r c u i t sd e s i g n t h es t a n d a r dp r o c e s s e so f b o t hb c da n dd m o sh a v en i c e o p t i m i z e d p e r f o r m a n c e s i n f a b r i c a t i n gm o s f e t s i n t h a tc a s e ，p r o p o s e dh i g hv o l t a g e m o s f e t si nt h e s ep r o c e s s e sc o u l dn o to n l yh a v eb e t t e rp e r f o r m a n c ei ne l e c t r i c a l c h a r a c t e r , b u ta l s or e d u c et h er e s e a r c hc y c l e h o w e v e r , t h o s ed e v i c e sh a v es o m e d e f e c t s ：e x t r e m e l yl a r g ec h i pa r e aa n dl o wd r i v e rc a p a b i l i t y a f t e rr e s e a r c h i n gt h e p r i n c i p l e o fs e m i c o n d u c t o rp h y s i c sa n dc o n s t r u c t i o n so fm o s f e t s ，t w o i m p r o v e m e n t sw e r em a d e ：( 1 ) r e p l a c i n gt h e l o c o st e c h n o l o g yw i t hs t i t e c h n o l o g yi nf a b r i c a t i n gl d m o s ；( 2 ) o p t i m i z i n gs t r u c t u r eo fv d m o sb yi n d u c i n g s u p e r - j u n c t i o nt e c h n o l o g y b o t h t h ed e v i c e sw e r e o p t i m i z e db y t c a d s o f t w a r e m o r e o v e r , f o rc o n v e n i e n c eo fd e s i g n i n gi n t e g r a t e dc i r c u i t ，s p i c em o d e l s o fs t i - l d m o sw a se x t r a c t e db yb s i m p r o p l u s t h em a i n i n n o v a t i o ni s s u e s i nt h i st h e s i sa r ea sf o l l o w s ： ( 1 ) f o rt h el d m o s ，s t it e c h n o l o g yw a si n d u c e di n t of a b r i c a t ep r o c e s ss oa s t or e d u c et h er e s i s t a n c e o nr o na n de n h a n c et h ep o w e rd e n s i t y ； ( 2 ) f o rt h es j m o s ，t h el a y o u ta n da n n e a l t i m ew a s r e v i s e dt or e d u c et h e n u m b e ro fm a s k sa n dc u tt h ep r o d u c t i o nc o s t ； ( 3 ) i nt h ef i e l do fp a r a m e t e r se x t r a c t i o n ，t h es p i c ep a r a m e t e r so fs t i l d m o s a r ee x t r a c t e d i tw i l ls i m p l i f yt h ef l o wo fc i r c u i td e s i g na n di m p r o v et h ea c c u r a c yo f s i m u l a t i o n k e yw o r d s ：p i c ；s t i - l d m o s ；s j m o s 绪论 第一章绪论 1 1 引言 现代电子电力系统的发展需要性能更好的功率器件支持，例如开关电源和 电机驱动等领域【1 1 1 2 l ，其中以l e d 照明显示驱动电路最为明显。现代高压m o s 器件代表着功率器件的一个重要方向，它不仅可做为分立器件使耐压值达到 4 0 0 v 以上，而且可以利用高低压兼容的b c d 工艺在同一片芯片上实现b i p o l a r ， c m o s 和d m o s 等器件的集成。同时，高压m o s 器件也存在的诸多关键问题： 在高压集成电路当中，由于高压l d m o s 的驱动能力不足，往往需要大面积芯 片来降低其导通电阻，这大大地提高了集成电路的生产成本；在分立高器件中， d m o s 器件的掩模版数过多，增加了器件生产难度和产品成品率；电子工程师 所急需的m o s 器件s p i c e 参数往往需要通过复杂的模型和参数提取方式才能 获得。 针对此情况，本文主要做了三个工作： ( 1 ) 本文基于0 6 u mb c d 工艺，引入s t i 技术取代l o c o s 技术，优化 设计了一款4 0 vs t i l d m o s ，其比导通电阻相对于原l d m o s 下降了6 6 1 2 ； ( 2 ) 本文基于标准d m o s 工艺，引入超结结构，并利用版图优化减少了 器件掩模版数，设计了一款4 0 0 vs j m o s ，很好地满足了l e d 照明驱动电路 的需求； ( 3 ) 本文通过采用b s i m p r o p l u s 软件对上述高压器件进行参数提取，其过 程简单，方便电路设计工程师完成整体设计。 1 2 高压m o s 器件的基本类型 现阶段主流的高压m o s 器件主要分为l d m o s f e t 和v d m o s f e t 。 l d m o s f e t 是横向器件，其源，漏，栅电极在硅片表面，容易与标准c m o s 工艺兼容，常用于高压功率集成电路。v d m o s f e t 是纵向器件，其栅极与源 极在器件的同一侧，但和漏极不在器件的同一侧，需要外延，埋层，深阱等工 艺步骤，常作为大型独立功率器件。 1 9 7 1 年，y t a r u i 等人提出了l d m o s 结构( 如图1 1 ) 1 7 1 。n l d m o s f e t 绪论 是一种横向双扩散结构( 利用硼和磷的热扩散速度不同形成沟道) 。首先利用 硼和磷的热扩散速度差做p b o d y 并形成2 u m 左右的沟道( 在低频领域不用 沟道调节) ，其沟道浓度不均匀，阈值电压对沟道长度较敏感。其次利用低浓 度的外延结作为器件的漂移区，当栅电压关断而漏电压增加时，耐压部分为外 延漂移区与p b o d y 和低浓度衬底形成的耗尽结。1 9 7 6 年m j d e c l e r q 和 j d p l 啪m e r l 8 j 做出了第一个耐高压，大电流的l d m o s 。1 9 7 9 年j a a p p e l s 等 人提出了r e s u r f 技术【9 l 【1 0 。1 ，它实现在薄外延层上制作高压器件，并明显降 低了器件的导通电阻，近年来场极板技术1 1 2 l 和横向变掺杂技术1 1 3 】的研究使 l d m o s 得到进一步发展。 图1 1n l d m o s f e t 结构 纵向双扩散m o s ( v e r t i c a ld o u b l e d i f f u s e dm o s ，v d m o s ) 如图1 2 所示， 其通过p b o d y 和n + 源区的扩散距离差来决定沟道长短，源极电流穿过水平沟 道( 栅极在n - 夕 、延层上形成了积累层) 到达漏极，耐压值高达上千伏。为了满 足集成电路平面化的要求，其在近些年产生了如图1 3 所示的平面v d m o s 模 型。 一 f 1 丫6 硝” ， i i i。i ，t fi - 】；| 纠u ”+ 【 l p p 。 _ i y 壮 r叭置 l | + 毙 ?*。 ，i 图1 2 v d m o s 结构嗍 2 绪论 s n 妓基j ，n d ，严气瑶t 嘲尹唧加 p 一 p i 一一 一一7 n + ! n n + d 一纠 图1 3 平面v d m o s 模型 1 3 器件设计与参数提取的技术 1 3 1l d m o s 的关键设计技术 主流的l d m o s 集成器件的工艺主要有：( 1 ) 硅单晶工艺，该工艺方法简单， 易与常规c m o s i 艺兼容【1 5 1 ，但耐压值受阱的深度限制；( 2 ) s o i i 艺，主要利用 绝缘材料来实现单片器件的高压隔离【1 6 j ，但其工艺复杂且成本过高；( 3 ) 硅外 延工艺，采用r e s u r f 技术( 如图1 4 ) 控制外延层厚度( 多为漂移区厚度) 来 提高器件的耐压值【1 7 1 1 s l 。 ， n e p i p s u b 图1 4r e s u r f - l d m o s 结构 l d m o s 结构设计的关键在于折衷解决耐高压和低导通电阻的矛盾，即如 何在保证器件耐压值的基础上尽量降低器件的导通电阻。本文主要是通过引入 s t i 1 9 】工艺替代原有的l o c o s i 艺来降低器件的比导通电阻，而不是通过增大 3 绪论 l d m o s 的栅宽和芯片面积来实现的。在实用性方面，本文基于标准0 6 u r nb c d 工艺，增加了一层s t i 掩模版和一次c m p 平坦工艺，保证了高低压器件的兼容 性；其次通过对器件工艺参数的优化，器件参数性能提高的同时芯片使用面积 进一步下降。 1 3 2v d m o s 的关键设计技术 v d m o s 器件可以与逻辑电路集成也可以单独成为独立器件，作为独立器 件其主要问题是器件耐压值和导通电阻的折衷，而较少存在器件兼容问题。其 主要是运用硅外延工艺控制外延层厚度和浓度来提高器件的耐压【加】【2 1 】和降低 导通电阻，但总是受到硅极限【冽的限制： r o n = 5 9 3 木1 0 9 瞻5 ( 1 1 ) 飞利浦的d j c o e 在1 9 8 8 年首先提出在横向的l d m o s 中交替使用p n 结 来代替传统的n 型外延漂移区。中国电子科技大学的陈星弼在1 9 9 3 年提出在 v d m o s 中采用交替的p n 结来代替传统的n 型外延漂移区。而超结理论( s u p e r j u n c t i o n ) 于1 9 9 7 年由t a t s u h i k o 等人提出。英飞凌在1 9 9 8 年推出第一款 c o o l m o s 商用，其在保证器件耐压值和相同芯片使用面积的情况下，实现了 导通电阻降低8 0 的奇迹【2 1 。2 4 】。现在超结器件的击穿电压与导通电阻的关系已 经达到了： r o n 咯3 2 ( 1 2 ) 本文通过s i l v a c o 软件对s j m o s ( s u p e r j u n c t i o nm o s ，超结m o s 管) 的 各种参数进行研究，从而优化设计出一款耐压值为4 1 2 v 和比导通电阻为 1 1 9 0 m o c m 2 的s j m o s 。 1 3 3 器件的参数提取技术 为了更好地了解器件特性，对器件的电气参数进行测量成为必要。参数提 取工作就是根据选定的模型，通过采用适当的模型参数，使仿真的器件工作特 性曲线与实际测量值相吻合的过程。如图1 5 所示，黑色方块表示电阻这无源 器件的特性测量数据，测量数据点越多曲线越平滑。两条仿真曲线中抛物 线很明显表征电压电流公式中包含了二次项，它与测量的电阻线性的电压电流 曲线有本质的不同，无论参数r 的取值如何都不可能与测量曲线吻合。这说明 该仿真曲线所采用的电阻模型是不f 确的。而虚线描出的仿真曲线与测量曲线 4 绪论 表征的模型相符合的，只是由于参数r 取值并不准确。只要采取准确的器件模 型，并提取出适当的参数r 数值，最终仿真i v 特性曲线将能够与测量曲线 一致。 电阻薹叫特性曲线 | 勰型 ；诬确麓蠛 l 镨谟参数 毫 ；测鳖数据 ；参 图1 5 无源电阻的i v 特性曲线 资料来源：b s i m p r o p l u s2 0 0 9 说明书 1 4 本文的主要工作和章节安排 本文通过前期阶段对半导体物理基本原理和半导体高压器件的研究，并学 习新的半导体工艺和器件设计技术，通过s i l 、，a c o 软件的仿真分别对l d m o s 和s j m o s 进行优化设计。此外，采用了先进的b s i m p r o p l u s 软件对所设计的高 压器件进行参数提取，最后将所设计器件应用于相应的l e d 显示照明驱动电 路。基于以上论述，本文的主要工作如下展开： ( 1 ) 为降低l d m o s 器件的导通电阻，本文基于0 6 u r nb c d 工艺，引入 s t i 技术替代l o c o s 技术设计一款4 0 vs t i l d m o s ； ( 2 ) 为降低v d m o s 的比导通电阻，本文基于标准d m o s 工艺并引入超 结结构，设计一款4 0 0 vs j m o s ； ( 3 ) 为方便设计工程师仿真验证，本文运用b s i m p r o p l u s 软件对 s t i l d m o s 高压器件进行参数提取。 为了阐述本论文具体的工作，对后续章节的内容做如下安排： 宙 绪论 第二章不仅从物理原理层面介绍了高压器件的耐压原理和耐压技术，还通 过高压器件的物理模型论述了器件的仿真技术，为后续提供理论依据； 第三章主要对高压s t i l d m o s 进行设计与优化，从结构，工艺，参数设计 和参数优化四方面进行详细研究，并最终得出优化结果； 第四章对高压s j m o s 进行设计与优化，从结构，工艺和参数设计和参数优 化四方面进行详细研究，并最终得出优化结果； 第五章介绍了参数提取的软件b s i m p r o p l u s ，并应用此软件对s t i l d m o s 进行了参数的提取； 第六章将上述二种器件分别应用于两款l e d 照明电路驱动电路中，详细论 述了此二种器件在电路中的作用和对电路的影响； 第七章对本论文的主要工作进行了总结，并展望了今后的工作方向。 6 高压器件的原理和仿真技术 第二章高压器件的原理和仿真技术 高压器件的设计目标在于提高器件的击穿电压和降低器件的导通电阻，而 击穿电压的高低是其中的关键所在。本章首先展示高压m o s 器件的耐压基本原 理( i p p n 结反向击穿原理) ；接着基于上述的基本原理，综述了现代的高压m o s 器件的耐压技术( 隔离技术，结终端技术，砌三s u r f 外延技术) ，并将其有机地 与本文所设计的器件相结合；最后，论述了器件的物理模型和工艺仿真技术， 包括半导体的基本方程式和模型的离散性等。 2 1 高压器件的耐压基本原理 高压m o s 器件最重要的参数为击穿电压( 即反向击穿电压) ，其本质为p n 结( 图2 1 ) 反向击穿电压。从图2 2 可看出当p n 结加上反向电压时其耗尽层不 断增大，当其p n 结界面的电场强度达到最大击穿电场强度时，p n 结即被反向 击穿。 叫! 叵卜 图2 1p n 结结构图嘲 i 一一琵翟匹叫r o _ _ - _ _ _ - - - _ _ _ _ o f o _ _ _ _ _ _ _ _ _ _ o o 。 o _ _ 1 r o ! oo o io oo ；o j t e ! oo o io oo ；o j i e i ee o lo o ；o j r 一 ：- 一惫皇场： 二：丝毫盔f 一 ： l ：蔓= 孤矿 - - 4 11 号卜 图2 2p n 结加反向电压时的电场分布图圆 p n 结的反向击穿又分为二种：雪崩击穿和齐纳击穿： 雪崩击穿：在轻掺杂的p n 结中，当外加反向电压时，耗尽区较宽，少子漂 移通过耗尽区时被加速，动能增大。当反向电压大到一定值时，在耗尽区内被 加速而获得高能的少子，会与中性原子的价电子相碰撞，将其撞出共价键，产 7 高压器件的原理和仿真技术 生电子、空穴对。新产生的电子、空穴被强电场加速后，又会撞出新的电子、 空穴对。如此链锁反应，使反向电流迅速增大。 齐纳击穿：在重掺杂的p n 结中，耗尽区相对很窄，所以不大的反向电压就 能在耗尽区内形成很强的电场。当反向电压大到一定值时，强电场足以将耗尽 区内中性原子的价电子直接拉出共价键，产生大量电子、空穴对，使反向电流 急剧增大。 对于高压m o s 器件而言，雪崩击穿只是暂时性地击穿器件内部的轻掺杂区 ( 如漂移区等) ，并不会对器件造成永久性的伤害；而齐纳击穿将会对高压m o s 器件造成永久性的伤害( 如击穿源漏接触区或者栅氧层等) 。 2 2 高压m o s 器件的耐压技术 基于2 1 所叙述的原理，高压m o s 器件的耐压技术的目的在于将器件的击穿 点从器件表面转移到器件内部。为此，现代科学开发出了一系列的耐压技术： 隔离技术，把集成电路当中的高低压器件分离；结终端技术，提高p n 结曲线， 把器件的击穿点移离高浓度掺杂区：r e s u r f 技术，将平面高压m o s 器件的击 穿点从器件表面转移到器件内部，有效地保护了器件的接触极。更进一步地， 把这些技术非常有效地融入到各种特殊地器件( 如l d m o s ，v d m o s 等) 。本节 将对此一一详细论述。 2 2 1 隔离技术 正如第一章所述，功率集成电路( p i c ) 是将高低压器件集成在同一块芯 片上，为了实现高低压器件的兼容，就必须解决这两类器件之间的隔离问题。 因为一旦将高低压电路做在一起，高压器件的高电压会直接导致低压电路的击 穿，从而造成低压电路的损坏。同时也可能由于高压使得耗尽区扩展到低压电 路，高压信号直接对低压电路发生作用，从而导致低压电路逻辑混乱，使得电 路不能正常工作。因此，对于高压功率器件以及高压电路必须采用专门的技术 使其与低压电路电隔离，这就是p i c 的隔离技术【2 5 1 。目前采用的隔离方法主要 有三种1 2 6 - 2 7 】：p n 结隔离、自隔离和介质隔离，以下对它们进行逐一介绍。 结隔离是双极型集成电路中最早和最常用的隔离技术，现在多数p i c 还是 采用这种隔离技术。传统的结隔离技术往往是外延层的类型与衬底相反，深度 的结扩散使器件之间相互分离，高浓度的埋层降低了体电阻并且与相同类型的 8 高压器件的原理和仿真技术 深扩散结相连形成p n 结，把不同耐压值的器件相互分离。其实质就是增加不同 耐压值器件之间的距离，从而满足相同的耐压值器件的源极击穿时隔离结还不 被击穿嘲，而高压要影响低压器件必须击穿耐压值更高的结隔离区。 p n 结隔离的优点是工艺较为简单，但隔离所占芯片面积较大，所以器件集 成度较低。并且有寄生电容和可控硅效应，随着温度的上升，反向p n 结泄漏电 流迅速增大。 对于高压器件汹1 ( 6 0 v 一9 0 v ) 通常只做成单向隔离结( 即向下扩散的隔离 结) ，如图2 3 所示。而对于耐压值要求更高的器件删( 2 0 0 v - 4 0 0 v ) 则采用双 向扩散隔离结( 即扩散结由上下二部分注入同时扩散形成) ，如图2 4 所示。 磐毫l 誊囊躺 霪蘩豢 k _ - - - _ - - 一_ 。 一， 囊锚 露翼lp 蠢j 4 & n 氛i 魄 图2 3 耐压值为6 0 q o v 的l d m o s 器件图刚 蠡霾麓毫霞纂蠢毫。q 压) o - 2 0 、i f l 麓爵压嘲v i i w蓦麓器焉l 嚣囊边笼l ，鸯? o 躺 l d 嫩s嗣是鲫v 酎 ：0 1 f z 薅盯嬲 g c o m 以 i iec 圪：工ll1 c 0 3 1 l s 三广弋- d静州t id 日日削d 出刈h嗣w 划 蚓。翻凼熟酾刚 哩鬯 - j 一 i 戳n 艟 k p 州l 。， 霹n l 谢i 硇 幽- _ _ - _ 一l ，肌b 辩 。h w 单n ；西 * 埘 帅 钿 _ 图2 4 耐压值在2 0 0 4 0 0 v 左右的l d m o s 器件图踟 9 高压器件的原理和仿真技术 p n 结的另一种变体称为自隔离( s e l f - i s o l a t i o n ) ，如图2 5 所示，自隔离结 构的高压管通常设计成环状结构( 栅极和源极把漏极包围成环状) ：当“源一 衬底和“漏一衬底 的p n 结反向偏置时，漏电流l d 就沿沟道从源极流向漏极， 如果相邻器件之间不存在沟道，则器件之间的漏电流也就不显著，从而实现了 器件问的隔离口。 自隔离的优点：( 1 ) 工艺简单( 不需要专门的隔离区域，隔离工艺和深 扩散) ；( 2 ) 集成度高和易应用于高耐压口妇器件。其缺点：( 1 ) 导通电阻高； ( 2 ) 占用的芯片面积大；( 3 ) 对电路的结构限制( 无法集成桥式或推挽式功 率集成电路) ； ( 4 ) 容易导致器件间产生闭锁( 1 a t c h u p ) 效应u 。在高压集成 电路中，自隔离常应用于门极由逻辑电路驱动共源输d d m o s 器件。图2 5 为4 0 0 v 输出高压器件应用于2 m h 带宽的2 0 0 v 输出等离子体显示器啪1 。 溺嗽黼嬲糍溯燃 l| l _ 躲! 氅舔酥堋 r 捌阡1 、蜀肾刹3 e j l 一一 7 逛尘l 叫豳u 巴 激一! 撵寰专：一l - i t + l 7 -p蛾脯 j 图2 , 5 自隔离结的l d m o s 器件图跚 如图2 6 所示的介质隔离m 1 ( d i e l e c t r i ci s o l a t i o n ) 与p n 结隔离不同，其实质 是把不同耐压值的器件做成独立器件，其常规作法如图2 7 所示。其可以把m o s 器件和b i p o l a r 器件，甚至是g t o 口删3 做在同一芯片上，但工艺过程相对复杂。 1 0 高压器件的原理和仿真技术 n p nc m o s 图2 6 厚膜s o l 介质隔离示意图 ( a ) 一 ( c )( d ) 图2 7 厚膜s o i 介质隔离制造过程【3 4 】：( a ) o x i d a t i o n ，p h o t om a s k , e t c h ( 氧化， 掩模，刻蚀) ；( b ) v - g r o o v ee t c h ，d i f f u s en + ( 刻蚀，扩散) ；( c ) o x i d a t i o n ，p o l y d e p o s i t i o n ( 氧化，淀积) ；( d ) g r i n d ，l a pa n dp o l i s h ( 抛光) 介质隔离( j u n c t i o ni s o l a t i o n ，j i ) 的优点：( 1 ) 可以很好的克服闭锁效应以 及寄生电容和寄生电阻问题，因为介质层就可以耐高压约i o o o v ；( 2 ) 介质隔 离占用芯片面积小，封闭密度高，例如4 0 0 v 的b i p o l a r 器件在传统的j i 隔 离刀用1 l o u m 的宽度，而d i 隔离只需要1 g u m 。其缺点：( 1 ) 工艺复杂，成本 昂贵；( 2 ) 功率容量有限，因为多晶硅和二氧化硅较低的热导率，降低了芯 片的散热能力。由于上述原因的限制，这种技术一般应用于航天、军工等部门 以及通信领域乜5 1 。 高压器件的原理和仿真技术 2 2 2 结终端技术 器件实际的耐压值通常比理论的耐压值低，其表象原因是器件内部电场分 布不均匀，其实质是p n 结的曲率效应使得在器件击穿时器件的最大电场强度出 现在器件表面而不是体内，从而使器件最先从表面击穿。在雪崩击穿过程中， 强电场使载流子获得极高的速度而进入二氧化硅层，在那里形成固定的电荷， 从而改变器件的初始电场分布，使器件稳定性下降，并进一步降低器件的耐压 值。所以在工程制造过程中，人们常常在器件表面使用一些专业技术降低p n 结 曲率的影响，这些技术被称为结终端技术嘲。 目前主流的结终端技术是场极板m 3 ( f i e l dp l a t e ，简称f p ) 和场限环( f i e l d l i m i t i n gr i n g , 简称f l r ) ，其它还有结终端扩展( j u n c t i o nt e r m i n a t i o n e x t e n t i o n 。 简称j t e ) 和横向变掺杂( v a r i a t i o no f l a t e r a ld o p i n g , 简称v l d ) 等。其中f p 技 术的应用于有效地抑制表面电场强度，而f l r 技术则是减缓平面结曲率效应， 二者在实际高压器件设计中经常联合使用。下面对场极板进行理论分析。 场极板从材料属性上可分为金属性的场极板( m e t a lf i e l dp l a t e ，m f p ) 和电 阻性的场极板( r e s i s t i v ef i e l dp l a t e ，r f p ) ，其中，m f p 里面又可分为偏置型的 场极板和浮空型的场极板；而r f p 主要有多晶硅电阻的场极板和半绝缘多晶硅 ( s i p o s ) 电阻的场极板。本文主要讨论m f p 。 金属性场极板从结构上的不同可分为偏置型的场极板和浮空型的场极板。 金属性的场极板可以与欧姆接触电极相连形成偏置型的场极板，也可以独立覆 盖在p n 结终端的绝缘介质上而形成浮空型的场极板。 i e t a l 图2 8 带有浮空型的场极板的p + n 高压器件的原理和仿真技术 浮空型的场极板如图2 8 所示是独立覆盖在p n 结终端的绝缘介质。器件在 未加场极板时p + n 结在表面的冶金结处有最大电场；器件在加f p 之后，由于n 区比p + 区的电位高，有一部分电力线从n 区到f p ，另一部分电力线从f p 到p 区。 由于场极板是浮空的，而这两部分电力线的通量相等，它们相当于在半导体耗 尽层的n 区表面引入负电荷，p + 区表面引入正电荷，这两种电荷产生的电场与 原来的相反，所以表面峰值电场强度得到了抑制m ，。 l e t a l lh。i i d e 址 一蔓，：，告 ， 一一一一一，一 n s i l i c o n 图2 9 带有偏置型的场极板p + n 结 偏置型的场极板如图2 9 所示是由电极接触的金属延伸超过p n 结的部分所 构成的，其中场极板、绝缘层和漂移区构成了m i s 结构，其中场极板的偏置电 势和p + 极的电势相同。当p * n 结反向偏压时，场极板上的电势相对于n 型半导体 为负，m i s 结构处于耗尽状态。这部分耗尽结和反向偏置的p + n 耗尽结相通，抑 制了p + n 结终端弯曲处的电场强度，从而使器件体内平均场强提高，以此提高 了器件的击穿电压。偏置场极板经常附加一个与衬底掺杂类型相同而掺杂浓度 高出衬底两个级别的等位环，它用于传导器件表面的玷污离子，减小表面缺陷 对击穿电压的影响。 横向器件的场极板是可以优化的。场极板存在一个固有缺点是在其边缘处 电场高度集中。文献h 妇中提出了场极板边缘的峰值电场是由于场极板的静电感 应，场极板边缘( 如图2 9 ) 下的表面电荷产生的横向电场互相加强，造成一个 横向的电场强度峰值。场极板结构的平面结有两个峰值电场，一个对应在结弯 曲处如图2 7 的a 点，另一个则对应在场板边缘下的b 点。 当击穿发生在平面p n 结弯曲处( 即柱面结) 时，如图2 1 0 所示，击穿电压 表达式为h 刳： 1 3 高压器件的原理和仿真技术 - 击【之 2 + 2 ( 竿) 1 1 7 【上j z 一 ( 之厂+ ( x + 。( 竿厂x ( 之厂 q - ) b v p p * 5 3 4 x 1 0 1 3 n 刮4 k 一一2 6 7 1 0 n 圳8 x 一( 如r j + 2 ) 已r j + 1 ) ( 2 2 ) ( 2 3 ) ( 2 4 ) 其中r ，和r 分别表示平面p n 结的结深和掩膜版窗口宽度，场极板的长度为 b ，场极板下氧化层厚度为k ，b 和w c p p 分别表示平行平面结的击穿电压和 击穿时的耗尽区宽度，x ：邑p n 结形状因子。 图2 1 0 场极板结构的p + n 结 当击穿发生在场极板边缘处时，根据n e i l 等人对场极板结构的近似分析 h 洲1 ，场极板的长度b 等效于平面结的横向曲率半径，场极板下的氧化层厚度 t o x 等效于平面结的结深。场极板与平面结的差别是场极板与硅隔着一层氧化层， 即电力线要穿过s i 和s i 0 2 两种不同介电常数的材料才能到达场极板。所以场极 板边缘处的击穿电压是由这两种材料共同承担的，即硅和场极板下的氧化层两 部分电压，分别记为v s i 和v 呱。对于硅材料部分的电压，根据上述的近似分析， 场极板长度和氧化层厚度分别等效于p n 结的横向半径和结深，则可得： 代入( 2 4 ) 式得： 刀：，垒伊 w ( 2 5 ) r j ie s i t o x 占o x 1 4 高压器件的原理和仿真技术 x - ( 疋，；+ 2 ) ( 疋巧+ 1 ) ( 2 6 ) 将( 2 5 ) 、( 2 6 ) 两式代入( 2 1 ) 式即得硅的电压v 。对于氧化层部分 的电压v 畎，因为氧化层中的电场强度是硅的临界电场强度的e s i k 倍h 叼( e 是材 料的电介质常数) ，很容易得到氧化层部分的电压。所以场极板边缘处的击穿 电压b v 即可以表示为1 ： 毛陆) z + 2 ( 等厂( 上厂- ( 之) 1 1 小+ 。( 竿厂( 亡门 + k 誓q - 小降寺卜疋 亿鼬 其中式中e c = 4 0 1 0 n 堋，即平行平面结的临界击穿电场强度。这样选取最佳 的场极板参数的条件b v c v l = b v f v 。 纵向器件的场极板同样可以优化。纵向器件( v d m o s ) 的场极板一般直 接做在栅极上，而不像横向器件( l d m o s ) 的场极板有附加一个类似l o c o s 的厚氧化层，所以其优化比较倾向于器件内部耗尽层浓度的分布。 p i 奠 、， 、 ，| 、， p - p i l l a r ，一 一一。n 刮 l c e l l ：_ 一t e r m i n a t i o n 图2 1 1 超结( s j m o s ) 场极板的结构图n 朝 如图2 1 1 所示( 超结m o s ) 的场极板，由于外延层浓度比j 下常的v d m o s 大一个级别，所以在低电压时，击穿容易在结终端发生。理想的电场分布是在 c e l l 区处处相等，在终端部分也保持处处相等。根据泊松方程5 1 ： 高压器件的原理和仿真技术 期砷) ) 】= 融白) 仫8 ) 只，) q n b ( 2 9 ) 其中r j 为主结的结深，r d 为耗尽层的宽度，c s 为硅介电常数，p ( r ) 为耗尽层内 砷，2 警【竿】 亿 从( 式2 8 ) 中看出，要保持e ( f ) 在( o r r d ) 中保持一致，除非改变的 分布，没有第二种选择。用p ( r ) n s ( 0 代替n b 对方程进行积分，可得： e ( ，) ；巨；q n b ( r ) ， ( 2 1 1 ) n 且( 厂) 。垃 ( 2 1 2 ) p ( ，) ；丝 ( 2 1 3 ) 增加热扩散时间来优化p ( r ) ，使器件耐压值提高。 高阻多晶硅 | l p + _ l 一环) 一一5 i 2一。一 i 图2 1 2 带有阻性型的场极板p + n 结 金属性的场极板会在场极板的末端产生高电场强度束限制了器件击穿电 压的提高。c l a r k 等人在1 9 7 2 年提出了用高电阻率的多晶硅覆盖于高电场区的氧 化层上来解决这一难题m 3 ，如图2 1 2 所示，场极板的两端分别与p + 区和沟道截 1 6 高压器件的原理和仿真技术 止环相连。当器件反向偏压时，多晶硅中的电位分布是从p + 区到沟道截止环近 似线性上升，而s i s i 0 2 界面处s i 表面的电位分布却上升得更快一些。因此，击 穿电压得到了提高。但是由于多晶硅电阻较低，所以容易引起大的反向漏电流， 这种技术的实用性比较差。本文讨论的是金属性场板。 2 2 3 薄外延( 1 也s u r f ) 技术 早期的功率器件通常利用注入在单晶硅中经过长时间的热扩散形成p n 结。 为了提高器件的耐压值，工艺上逐渐采用厚外延( 一般在2 0 u m 以上) 技术来制 造功率双极晶体管、v d m o s 、i g b t 等高压功率器件。但过厚的外延层厚度对 器件存在很多限制： ( 1 ) 外延生长时间长且费用高； ( 2 ) 隔离结的形成需要较长的热推阱时间，芯片面积过度浪费( 横向扩散 效应：横向扩散长度约为纵向扩散深度的8 0 9 6 ) 。 ( 3 ) 厚外延结构不易与常规b i c m o s 工艺兼容。 1 9 7 9 年j a a p p e l s 等人提出t r e s u r f 技术叫，它可以实现在薄外延层上制 作高压器件，并明显降低了器件的导通电阻。下面我们简单介绍它们的耐压原 理。 以一个最简单的p n 结来说明，在低浓度的p 一衬底上生长n 型外延层，在外 延层一侧注入并退火形成一个高浓度p 阱，在n 外延层上低能量注入电极接触层 。当外延层厚度过大时，耐压值分别由二部分承受：横向部分p + n 和纵向部 分p 一。但由于p + n 的击穿电场场强远高于p - 汀部分的击穿电场场强( f 1 0 p + n 击 穿前，p 。n 未全部耗尽并达到击穿电场场强) ，所以击穿电压主要由横向部分 p + n 决定，从而限制了耐压值的进一步提高。 口lt 蠢 d r 谨1 0 1 芝移笆c ， ； ，7 ； 。；。蠢。，一0 一| 锨。璺。夕j 聋： 葛”。二= = 二二= ，= 二二= 。“二二 占 1 时) ： ，一0 7 4 2 c , 0 ( 4 8 ) 其中c p 为p - p i l l a r 区的宽度，t e p i 为外延层的厚度。则临界电场可表示产为 e 。一1 2 4 1 0 6 b v 一- g ( 1 + 2 1 7 f ) 。言 ( 4 9 ) 根据工艺水平，我们一般取厂在0 卜0 3 ，这里，取为0 2 ，b v 为4 2 0 v ( 留余量) ，计算可得 e 。- 1 2 4 1 0 6 b v i ( 1 + 2 1 7 f ) _ ；- 3 3 7 1 0 5 v c m ( 4 1 0 ) 由于耐压值与外延层的厚度： o - 2 b v t ( 4 1 1 ) 计算可得外延层厚度t 鲥为2 4 9 0 u m ，p 柱区的宽度为6 7 0 u r n 。 接着，我们计算外延层浓度，外延层浓度可表示为： n , j - - v 一虬； 豇t f q t , 一 ( 4 1 2 ) 其中，q 表示电子电量，e s i 为硅的介电常数。计算n s 】为2 5 3 1 0 1 5 c m - 3 。 由于我们工艺步骤中采用的是两个掩模版，所以注入的硼扩散l u m 左右的 距离，所以硼的注入剂量为： = 宰0 宰k ( 4 1 3 ) 其中，k 为扩散距离与注入比( 3 2 = 1 5 ) ，计算可得硼的注入剂量为 高压s j m o s 的设计与优化 1 8 9 1 0 1 之。由以上计算所得，我们先设定q 为6 u m ，外延层锄厚度为2 s u m ， 外延层浓度n s j 为2 5 3 1 0 1 5 c m 。3 ，硼的注入剂量为1 8 9 1 0 1 2 伽。 4 2 2s j m o s 的工艺设计 s j m o s 结构是在v d m o s 的结构中引入超结的结构，除柱区制造工艺外， 其它制造过程与v d m o s 相似，因此，s j m o s 的制造工艺关键在于s j 的制造。 s j m o s 的制造工艺，目前的实现方式有三种：( 1 ) 高能粒子注入，通过不同的 注入能量将粒子注入到外延层不同深度的位置，再一次性退火形成柱区，最底部 的能量超过1 0 m e v 。其优点在于减少了外延层次数；缺点是需要高能离子注入 设备，工艺设备成本偏高，并且容易操作器件表面的硅。( 2 ) 填充杂质，将p - p i l l a r 区在n 外延上挖掉并填充p 型多晶硅，从而形成p p i l l a r 。其优点外延一次且电 荷平衡；缺点引入了刻蚀工艺，工艺设备成本提高。( 3 ) 多层外延多次注入。在 初始外延上进行p p i l l a r 的注入，进行初步退火，再外延再注入，最后进行1 次 长时间的退火使柱区穿通。其优点只需使用低端设备；其缺点外延多次，退火时 间长。本文在柱区的仿真过程中采用第三种方法，降低了工艺设备的成本。 对于4 0 0 v