（电子科学与技术专业论文）低功耗存储器设计研究及在rom中的实现.pdf

舀貉科学技术大学礴究生虢髓论文 a 8 s t r a c t a si cd e n s i t i e sa n do p e r a t i n gs p e e d sh a v ee o n f i m m dt oc l i m b p r o v i n gm o o r e sl a wa g a i n a n da g a i n ，d e s i g n e r sh a v ef o c u s e ds i g n i f i c a n te f f o 蛀o nt h ed e s i g no fl o wp o w e rs y s t e m s w i t h m e m o r i e sa c c o a n t i n gf o rt h el a r g es h a r eo f p o w e rc o n s u m p t i o ni nt h em i c r o p r o c e s s o r , e s p e c i a l l y i ns o c ( s y s t e mo nc h i p ) ，l o w - p o w e rm e m o r yd e s i g nt e c h n o l o g i e sh a v es i g n i f i c a n tm e a n i n gt o t h ed e v e l o p m e n to f i cd e s i g n i n 赫醇p e r f o r m a n c em i c m p r o c e s s o r s , a c c e s st i m e ，c o r ea r e aa n dp o w e rc o n s u m p t i o na r e t h r e ek e yp a r a n a e t e r so f e m b e d d e dm e m o r i e s 。i np r a c t i c e t h e s et h r e ep a r a m e t e r st r a d ew i 攮e a c h o t h e bw h i c h m a k e si td i f f i c u l tt or e d u c ep o w e rd i s s i ；a t i o nw i t h o mi n v o l v i n gt h es p e e da n da r e a o f t h em e m o r y i nt h i sp a p e r , 1 0 wp o w e rm e m o l 7d e s i g nt e c h n o l o g i e sw e r es t u d i e da tf i r s ta n da6 4 ；出( 4 k x 1 6 b mr o mw a sc a r r i e do u tb yc u s t o md e s i g nm e t h u da n df a b r i c a t e di no 。1 8 9 i nc m o sp r o c e s s t l l ew h o l ed e s i g nf l o wi n c l u d i n gl o g i c , l a y o u t ，t a p eo u ta n dc h i pt e s td e s i g nw a sc o m p l e t e d 。a t l e ws e l e c t i v ep r e c h a r g es t r u c t u r ew i t hc h a r g ec o m p e n s a t i o nc i r c u i tp r o p o s e di nt h i sp a p e rw a s a d o p t e d ，a n dt h ep o w e rd i s s i p a t i o nw a ss i g n i f i c a n t l yr e d u c e d i nt y p i c a lc a s e ，t h ea c c e s st i m ei s 1 3 5 u s t h ea v e r a g ea n dm a xp o w e ra t5 0 0 m h za r e2 8 。2 r o wa n d8 46 r o wr e s p e c t i v e l y c o m p a r e dw i t ht h er o mg e n e r a t e db yt h em e m o r yc o m p i l e ri ns a m ep r o c e s s ，t h er o m w i t h l o wp o w e rs t r u c t u r er e d u c e sa v e r a g ep o w e rc o n s u m p t i o nb ym o r et h a n6 5 ，t h ea c c e s st i m ei s a b o u t3 0 s m a l l e ra n da r e ai n c r e m e n ti sl e s st h a r l3 m o r e o v e r , as c a nt e s tc i r c u i tw a s p r o p o s e d t h i sc i r c u i tc a ni m p l e m e ms c a nt e s ta n dh i g hs p e e db u i l di n s e l ft e s t ( b i s d f 酗i p c o r ec h i pt e s t s k e y w o r d s ：l o w - p o w e rd e s i g n r o m ，c u s t o md e s i g n ，s e l e c t i v ep r e c h a r g e ，l o g i c a l e f f o r t ，s c a rt e s t ；b i s t 器耱辩学技术大学骄究生靛位论文 圈目最 鞠1 1备时期主要微处理器结构功耗1 辫1 2a l c a t e l 通信蕊片确耗特性2 黼2 。 n 个字存铸翡总体结橱；5 鬻2 2 薄别结稳的存储器，6 辫2 。3 枣储器功耗来源7 鬻2 44 x 4m o sr o m 7 黼2 5 籁兖亳结构4 x 4 i v l o s n o r r o m 9 圈2 6 六管c o m ss r a m 单冗1 0 辫2 7 蕊零敏感熬犬嚣，。，l l 瓣2 8 字线分段缚构1 2 豳2 9 位线分段结构，1 3 图2 。1 0 势段经线r c 摸邂，1 4 阁2 1 1 嫂撼化功耗攘拟，1 5 图2 1 2d w l & d b l 与d w l 模拟比较1 5 黼2 。1 3d w l & d b l 技术的s l b h m 总体臻稳1 6 蹋2 1 4 畿羧僚线分割结构。1 6 阁2 1 5 脉冲斌操作的s r a m 1 8 胬2 1 6a t d 实现电鼹和波形1 s 嗣2 + 1 7 魄葡复用预译码器恩想。 9 阔2 ，1 8 电荷复用预障码器2 0 翻3 1 颓充电结构及时序，2 l 胬3 2 帮充电补德魄路的选择瞧颟充电结构殷时序。2 3 黼3 3r o m 接日永惑嘲2 4 鬻3 4r o m 潜净2 4 强3 5r o m 总体镶掏。2 5 瀚3 6 行译码器结构2 6 辫3 。7 耩缀经线选择结构2 6 强3 8 体逡译码器结擒2 6 瞬3 9 输入锁存器缩鞫2 7 阁3 ，1 0 健线放电延对2 8 潮3 。l 慰缄选箨绩譬僚输路经，3 l 辫3 ， 2 路径延迟与遭瓣级数辩最系3 i 熠3 1 3 挝线选择傣姆译码波形。3 2 黟3 ，1 4 ( 8 ) 门控时盼零元( b ) 黠耱驱动结捺3 3 晷防辩学技本丈攀骑究璺三斑髓论文 鬻3 1 5 | 、j 控霾尊锌模撒波澎，3 4 黼3 6 颓宽魂对钟产生甑路+ 3 4 翻3 1 7 灏充电信号祺襁波形3 5 黧3 1 8 霞线籁充电鳍梭3 5 翟3 j 9 镁充奄脊嵇管性熊模攒3 7 翻3 2 0r o m 功耗沈较，3 7 燃4 1 嫩蹦设谤漉瞧。4 0 鹫4 2r o m 版圈毒躅蔑划。4 l 溜4 3 存储簿到菠擎元4 2 图4 4 毒鼹眸列调慰攫块。4 3 豳45 字线译码攀元版潮。4 3 灏毫6 字线译码器版斌4 薛 嘲4 7 行译码器版图4 4 鼹4 ，8 缆线选择和鞭充魄单嚣。4 5 霆4 , 9r o m 整体版餐终橡。4 5 图4 1 0 版图模拟波形。4 6 豳4 。1 1r o m 舨图砖自模捉4 6 豳41 2 编译器生成熟r o m 版翳4 7 豳5 1 测试结果5 l 翅5 2 测试波形s 2 匿5 , 3r o m 蕊片测试系统5 2 图5 4r o m 测试p c b 板5 3 图5 sr o m 投片敝强，5 3 圈5 6 掴摘瓣试电路缝椅5 5 图5 7 扫描寄存器链缩构5 6 盈5 g 羹| | 试模式示意鞫s 7 瀚5 9 时钟转换控制魄路及摸撒波形。5 8 重豁辩攀技术太学臻炎生院筑论文 誊= = = = # = = = 粼i i = = = = = = 端= = = = = = = 黛# = = = = = = = = 篇= = 黼 表目豢 袁1 选择憷预充电与传统结构功糯比较，2 3 表2 路径逻辑功效。3 2 袋3r 0 蛾磅糕 较3 s 袭4r o m 版图性能比较4 7 淡5r o m 功能测试襁及延确绺祭4 9 袭6 行地蜓建立对间测试码及芷确结果s o 表7 列地址建立时间测试码及正确缩果5 0 袭8 输入捐描链工佟模斌。s 6 衰9 输出掴攒链工作模式。5 6 独创性声明 本人声明所呈交的学位论文是我本人在导师指导下进行的研究工作及取得 的研究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含 其他人已经发表和撰写过的研究成果，也不包含为获得国防科学技术大学或其它 教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任 何贡献均已在论文中作了明确的说明并表示谢意。 学位论文题目：值边整壶储墨遮盐班窥丛查b 剑主鲍塞趣 学位论文作者签名：坠苎煎日期：沙茁年j z 月3 7 日 学位论文版权使用授权书 本人完全了解国防科学技术大学有关保留、使用学位论文的规定。本人授权 国防科学技术大学可以保留并向国家有关部门或机构送交论文的复印件和电子 文档，允许论文被查阅和借阅；可以将学位论文的全部或部分内容编入有关数据 库进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。 ( 保密学位论文在解密后适用本授权书。) 学位论文题目：低盐盘壶僮墨遮i 土盟錾区垄! 业生的塞理 学位论文作者签名：基叁! 鱼日期：砖年1 2 月可日 作者指导教师签名：左i 盔 日期：。一r 年f2 月z 7 日 簪簖科举技术走学研究生随往论文 第一鬻绪论 l 。1 课题研究背掇 拭燕体警发臻刘其螽发蕊羚霓十年中，芯片功耗劳不是黛戴嚷路设诤蹶瓣要考虑瓣畿 主要问题，设讨者们把更多的注意力投入到优化芯片的速度和芯片小型化方面。但是，随 羞零片上集或麴器体彗数稳定连按慧瓣尔定律掰攒港豹那样灞长，到土令避耗，k 十零钱 末，微处理器蕊片靛晶体管数囊已经突破霹万大关。裁在过去豹十年中时睾孛频率则每3 年 翻一倍，已达到千兆赫兹( g h z ) 的范阐。而且这趋势至今还没有任何鼹慢下来的趋势。 虽然睫着集成电路毒造工教技术黪发震，芯片魏奄添电匿不攒减小，瞧是毫路集成艘 的急剧增大和工作频率的不断掇惠，啦使褥芯片驰功载不断增加，如图l + l 聪示l l j 。到上 个世纪九十年代米期，微处理器的功耗醋商达3 0 w 。遂使得芯片低功耗设计技术也日益成 为设计嚣们关注的焦点。 爨11 备对糖主嚣徽娃壤器绩构珐耗 芯片鲍高功戴给集成彀踺璇计带来以下两方霹阕题： 2 j 嘲 1 芯片单位面积上功耗的急剧增长产生的商热会提高芯片运彳亍的故障率并加 速半导体器赞鲍老他，这裁绘蕊 垮麴势装帮冷却技术带涞了提大熬挑战。嚣翦瀚 封装茸珏冷却技术可以处理的功耗密度为5 0 w c m 2 。这袭示芯片的功糕霭要保持程 3 0 w 左右，而对于避商功耗的芯片，封靛和冷却系统的成本将箍不可忍受的。 2 。便撬式设备飞速发建也锼褥减少芯片功耗戏了疆瓣 常追切的设诗卷爨；笔 记本电脑、手机、摄像机等馒携式设备要求趣低功耗以延长电池一次充电的使用 时闯。而另一方蕊，电池技术长久戳来却没有较为突出的发展。目前，镍氯电池 毙提供的电能约舞3 0 - 3 5 w a t t h o u r s p o u n d 。慰一个4 0 w 的电子设豁誉充电连续 工作1 0 小畦需要7 磅这样斡龟池，这对于馁携式设备是不可忍受的。丙且，现 第1 页 周防科学技术大学研究生院谯论文 在蛇馁携式设备不再是低速设蠢，澍性s 和速魔的要求也越来趟瀛。低功耗甑路 辩设计褥是簇决邀些辩纛辩关键。 随着集成电路制进工慧和制造技术的发展，以及系统集成茑片( s o c ) 韵出现和广泛使 用，半导体存储器不掰仅仪是独立的存储芯片，稀是越柬越多的被嵌入到复杂的v l s i 系 统当中。存髓嚣集成在葚片l 起再黻洚甄设诗蓉统整髂瑟戴率，陵善蘩统蘩体煎渡靛帮可霉 性，因此在芯片中嵌入存储嚣己成为一种趋势。而随着芯片中嵌入式存储器如s r a m 、 d r a m 和r o m 容量的不断增长。存储器功耗在芯片总功耗中所占的比例也不断增大，甚 至冒激成为蕊片中功糕瓣燕簿。翔鹜1 2 聪暴，巍a | e a t e l 邋谊苍黄中存储部嚣释占功耗 已经接近芯片总功耗的5 0 。因此研究存储器低功耗设计技术具有重要拘理论和实践意 义。 嚣1 2a l e a t e l 遴稼芯嚣功耗特牲 1 2 相关研究 低功藕集成电路设计瓤念大糍有3 0 多窜历史。在箕季刀潮，憾功糍投术酌教屣比较缓 慢，主要集中在计算器和电子表等低性能电子设备领域。但是随着简性能低功耗需求的产 生帮币断发震，低璃栽设诗技术敷褥了突飞猛避款发展。如今，低功耗设诗技术恐成为囊 藏龟路设诗率一个差簧鞠秘究矮璩，莽且获褥了谤多优秀戚絮。觚系统缀劐结构缀，甄电 路级到工艺级，低功耗设计方法融经渗透到集成电路的备个设计领域。而针对存储器的低 功耗设诗方法则主要集中程系统缀帮彀路结构缀。 在系统缓魏存耱嚣低秘糕设静主蘩是存撩臻鞫的缍躐。罄撩容羹、访嗣对弱瑟葫耗是 存储器的三个黛要性能务数，在邈三个方面都有相应的优化设计技术。但是由于三个参数 之间的互棚约裳关系，很少有存储器设计技术霹以同时增大存储容量饕盛减少访阉时闻耧 魂喜鑫。委藏，袋瘸层敬稼朗存镶旗稳燕托较鸯效靛藤决穷法。层孜纯存德结梅澈鑫予诗算 机领域中的局部性原理。在数据存取中局部性原理是指最近访问过的数据很有可能即将再 次被访阍，面与其地址相i 琏的数摄也可挠在一段时间内被连续使鼹。因此我们可以将盎孵 要髑到静效舞襻簇在枣容熊，蘸凌糕戆赢速存辕嚣巾，囊蒋冀媳不鬻窝的数撰存褚在谤麓 第2 贰 国防科学技术大学研究生院位论文 速度较慢的大容量存储器中。例如在高性能通用微处理器中采用多级c a c h e 结构。第一级 c a c h e 容量最小，速度最快，而且始终保持在工作状态。后级c a c h e 只有在前级c a c h e 失 效的情况下才会被访问。由于局部性原理，前级c a c h e 失效概率很小，因此多级c a c h e 以 低功耗，低访问时间的性能保证了存储容量的需求。同样的思想也可以用在r o m 存储器 中。r o m 存储器中固定存放着一些系统所必需的数据，如通用处理器中的微程序、s o c 中c p u 的系统程序等。采用层次化的存储结构，可以把使用频率高的程序指令存放在小容 量的r o m 中，把其他较少使用的程序存放在大容量的r o m 存储器中。 系统设计者针对特定的应用，通过分析实现算法、数据组织以及数据的访问结构，综 合权衡三方面的性能参数，找到合适的存储结构组织方式，从而实现功耗和性能等方面的 优化。 电路结构级的存储器低功耗设计方法是低功耗存储器研究的主要方面。大量的文献描 述了许多有效的低功耗存储器结构。总体来说，电路结构级的存储器低功耗设计技术集中 在以下几方面： 针对存储单元阵列的功耗优化技术： 采用低功耗的存储单元结构：如一种非对称的s r a m 存储单元，可以实现单 位线读操作。【6 】 8 】 分段字线结构( d i v i d e dw o r d ，l i n es t r u c t u r e ，d w l ) ；用于减少大电容字、位 线的充放电功耗。1 5 1 采用脉冲方式控制字线及敏感放大器的电路结构；在以电阻负载作为位线上 拉器件的电路结构中，字线选通时会产生从电源到地的直流通路。采用脉冲 控制字线方式可以有效降低直流( d c ) 功耗。1 4 分段位线结构( d i v i d e db i t l i n es t r u c t u r e ，d b l ) ；用于减少大电容位线的充 放电功耗。州 电荷共享的位线结构( c h a r g es h a r i n gb n - l i n e ，c s b l ) ：利用电荷共享进行位 线预充电，减少数据读取操作时不必要的位线充放电功耗。】 选择性预充电结构( s e l e c t i v ep r e c h a r g e ) 只对要访问的数据位线进行预充电。 【7 】 针对存储器译码单元的功耗优化技术： 多级译码结构；降低交流( a c ) 功耗。1 电荷复用( c h a r g er e c y c l i n g ) 的译码结构；1 0 1 1 2 】 除此以外，一些用于减小静态漏流的低功耗技术如：多阈值电压( m t - c m o s ) 口9 j 和 可变闽值电压( v t - c m o s ) 1 3 0 l 技术也常用于减少存储器的数据维持功耗。 1 3 本文的主要工作 虽然随着v l s i 设计技术以及e d a 设计工具的迅速发展，s r a m 、r o m 和寄存器文 件等嵌入式存储器的设计可以通过存储器编译软件自动设计生成。但是，随着集成电路性 第3 页 国防科学技术大学研究生院位论文 能要求的不断提离，通过存储器编译器自动生成的存储器在速度和功耗等性能方面缝往达 不捌设诗要求。鞠j 老采用垒定稍设诗方法透抒存德器设计罨 究氇是必要魏。本潆莲袋嚣垒 定制设计方法，基于0 1 8 9 i nc m o s 工艺，设计实现了一款6 4 k b ( 4 k 1 6b i t ) 的r o m 。 该r o m 采用了选择性预充电结构( s e l e c t i v ep r e c h a r g e ) ，以很小的面积代价实现了明最的 功糕谯托效果。本课蓬主螫研究瓣蠹容如下； 1 ) 存储嚣低功耗技术研究：本课题主要研究了在微处理器以及s o c 中常用的嵌入式 存储器s r a m 及r o m 的功耗来源，分析了常用的存储器低功耗设计技术，提出一种带 巍瞧 罄电鼹熬选撵性羰楚电缝魏，垮其应弱予痰设量 豹r o m 中著投嚣实现。 2 ) 深亚微米c m o s2 1 2 艺数字电路全定制设计研究：在垒定制设计方法中，设计者直 接参与从逻辑设计到版图设计的全部过程，设计深入细化到镶个晶体管的具体版图寅现。 在零渫嚣的蹬究审，采嗣垒定毒l 设诗方法在6 4 k b 豹r o m 存继器中成功实褒了选糖性预 充电的低功耗设计技术。在典型情况下，数据读鞭时闻为1 3 5 n s ，5 0 0 m h z 工作频率下平 均功耗为2 8 2 m w ，峰值功耗为8 4 6 m w 。与同等工艺下编译器生成的r o m 相比，采用 凝蛉低功耗缝构的r o m 王作功耗节农6 5 以上，嚣数摆读欺延迟减少3 0 左杏，矮终 敝图尺寸为3 6 5 x3 3 0 t x m z ，面积开销小于3 ， 3 ) 数字电路的测试技术研究：本课题针对所设计的r o m 研究了相应的性能测试方 法。并且针对臻棱投片测试过程中掰遇到的封装g l 脚数譬和1 1 0b u f f e r 性能等目题，提 出一种扫描测试电路。该测试电菇可以实现扫描测试以及蔼遮内建啻浏试( b i s t ) 。 1 , 4 本文的结构 本文共分为六章，各章组织如下； 第一章绪论：主要分析了课题研究的背景以及课题的煎要意义，描出了课题研究的 蠹簿，并奔缨了溧题爨完成鲸工 乍| 三乏及敝得的藏祭。 第二章低功耗存储器相关理论：酋先分析了存储器的实现结构戳及存储器中功耗来 源。然后分类介绍低功耗存储器设计中的常用技术，并分析了这些技术的功耗优化效果、 存在曲缺陷鞋及适用范围。 第三章低功耗r o m 设计：介缮本课题提出的带充电替偿电路的选择性预充电缩构， r o m 总体电路设计实现和优化，以及电路级模拟绌果。 第四章低功耗r o m 版图设计；分缨r o m 总体电路鲍版图实现，以及版图级幢艇模 拟鞠对比分耩。 第五章r o m 功能验证和性能测试：介绍r o m 投片测试方案和实现，介绍本课题提 出的扫描测试电路结构。 第六章络柬语：对本论文静主簧工 筝及贡献避行了总终，并对下一步酶工作滋行了 展飙。 第4 页 善骆辩学技术大学研究生院位论文 2 。存髓器总体缝梅 第淼章低功耗存储器相关理论 2 ，1 存储器实现缩构及功糕来源 罄实现v 个字、每字为m 位的存储器，最越接的方法是添纵向把连续的存德字堆叠 越来，再通过一个译码器将蔗位地址( a o 至a x ，n = - 2 。) 译码得到一个字线信号岛，从丽 实现对一个存端字的谤翔。翻翟2 i 掰暴。这种实黼结构在穰小容量静存储器中能够王作 得很好，但怒对于稍大容量的存储器这种结构会使得存储器的宽长比变褥不可接受。假设 实现一个1 m 字、每字8 位鹩存储器，由于每个存储单元的形、妖是近似予方形，嗣此采用 遮静缡稿实现静帮继器怒发约迸它麴宽囊大1 2 8 0 0 0 结( 2 2 专2 3 ) 。这样匏设计显然怒无法实 现的，而且由于灏直方向的做线过长也会使得存储器的访问极慢。【1 4 j 鳖2 1 个宇存健嚣憨体结构 为了解决这个问麓，一般情况下存储阵列都被组织成囊整尺寸和水平尺寸处在圊一数 鬟缀上，邵宽长t t 接逅予l 。翔餮2 2 掰示。在这种情况下，存放在鞴一行的多个字被同 时选择。为了把所需要的字遴到输入输出端口，就鬻要再加上一个称为列译码器的颧雒电 路。遮时，遗址码被分成列地址( 幽楚4 # j ) 和行媳址( a x 麓a - ，) 。行地址可激选中一 行静辑有存镛单元，两捌地壤剜麸掰速国翡行中找磁个薪需嚣的字。遇常，我们将杼译 码器的输入，即水平方向上的选择线称为字线，丽将把一列单元连至输入输出电路的静线 称两挺线。 癍强2 2 静缩梅胃戳蒋掰，存镛器熊总体结构哥班分城存稚单元箨捌、行译鹳器、列 译码器和敏感放大器及驱动铸几个单元模块。其中存储单元阵列是存储器结构的核心，而 冀袍单元模块可称为译璐器翱辨围电路。对予大容爨的存储器，存储荤元薄剜的燕模决定 了存赣器熬足孽润功耗等方嚣静性麓，强魏，存德攀元足寸疲尽霹能魂毒。这就缆褥存耱 鼷菇荦辜常技零轰学碑巍釜璐位埝寓 肇冠不得小辆鞭数字电舔搿希望的蔡魑蟹瞧，如嗓侉窑跟、逻瓣糕蝠、嶷擞或速度等。在 枣镱革蠡薄秘串，这些戆鳇雀一蹇蘧溺逸麓籍低是珂壤接麓熬，餐是，盎岛女 雾接秘粒裁 必灏依靠外国南路来恢蒽新希燕前数串髂母特髓。遨就需蘩对敏感放犬黼及输入输辩电辩 避行仔缎设骨，漪谭码器的设计也魁躐步存储器谤翊延迟的荚蠛。 a n a k 尊t 辅八一输m ( 研波j 撼2 盘耩魏结擒辩稃挺嚣 辩等更夫溶攮辩毒瓣嚣，交予掌臻帮毪篾辩聚囊，电奢潮镱隧变群避文蔼开始崮蕊 饕的速发下降嬲题。解决邀闼题蚋拯法是进嚣襻德器分体，蝗绺储嚣燃分威若干小块。 每个磐虢器块遗过软通鸯i = 羧避。采掰努体控零的帮髓嚣一方稻可敬使器静储浚翁掌线稻婕 黢鹣长壤糅持褒一窀翦嚣黻瘫，辍掰秣耩鞍餐豁存壤遴度。嚣一蠢霞，蕊王挥对漆靛器蝰 的搽端块可以鼹子密电攘拣从蕊节雀功糕。 黪 2 莓端器垮翡疑来源 对予存秣器芯片，葫趣蜓寒瀑w 默势为三小努谶：存锉潞单霸阵列、译g 器$ n 抖圜电 薅。澍一个n 静m 剥靛存鹈耩，其缝辆翔鞫2 3 辑录瓣，秘髓霹班用戳下公式近织淤示； 尹一i 乞n 矗n# 1 l n 。；l l 融渔+ i ? = 掰+ 掰一1 ) 锄十 十绺) 岛；，) o ，f ) 式中五，。、鼠。础靼m 涨。分剐代袭了存德单元炜瓢、谱鹕器和外嘲电赡的譬协犍擞 瞧流。蕻串如r 蓬被选中肇冤豹等徐尊散奄滚，窀悬个谖罐嚣篙操掾巾溅避存储单嚣鹃 蕊奄赫每读鬻攒繁瓣弛镶，趣搿叠车工撵肇元数舞缨骛毫纛，珞，蹙裘簿趣濂逸垂，国s 燕 每个译码器的蹲价输出散簸，o r 摄外围电路的总负载，是工作频本t 。 羟存转撩鼹秘耗成分串，存镶黔剽掰产生麴秘耗悬存能嚣总渤耗申燕主要躲耥毒 ，瘫 瀵驾鼗攥黠对犬受虢静穰辘避嚣竞教难产耋。黠予r o m 魏s r a 麓，数摆缝替电巍眺簿予 国辩群学技术大学研巍生院位谂文 晶体管潺电溅，与，蝴比，楚其楚在襄频王终基静下几乎可以忽略不计。困扰，存姥簿 列的功耗主要由被选中单元的等价露效魄渡k ，赝决定。 阐2 3 存储器功耗来源 对予不耀酌存姥嚣，密予磅能媳菠劈，健褥蒸袁毒簇单嚣秘存姥阵列结糖上各寅不疑。 嚣使是相同耽能舱存储器，猩存储阵列鲍具体实现结构上也可黻有所不嘲。因此对予不同 缩构的存储阵捌，其阵判功耗的具体袭幂也有一定的差异。 r o m 乍为只读存储器，其存储的出蜜始终圜寇不会更换，遮使得r o m 数存健警元菲 常简单，其设计爨想是当字线有效时位线上能够提成出现o 或l 信号。圈2 4 显示了4 x 4 r o m 的两种阵列实现方式p q ，( a ) 是娥箨( n o r ) 结构阵列( b ) 是与非( n a n d ) 缩构 阵，f l 。在n o r 结构的r o m 阵列中，当警线选通时( 选遇字线为赢电平，其他字线保持走 低) ，与字线连接的n m o s 管导通，鞠成的位线被下拉到 鼹电平，而在泼肖n o m s 管的存 储荦元处，幽于挺线与地之润没有连接通路，掰戳绦持高魄平。后级酌放大器和数据读出 电路激过位线的币同电平得到相应的数搬0 或者“l ”。 w l 嗍 谳l 撙 獬l 猫 w l 描 垫d算f 上挺嚣 i r f m= 一， 。h l p 1 k l ： ， 1 h l k a 蛳a t m舭1 4b l 科 m 嗍 眦碱 v a , l 瓶搿 g 羁算 量e ”s r “亨“” _ 龇秘t 叫肆l 瑚 ，j。 一 ，j： 1 11 1 ( a ) n o rr o m( b ) n a n dr o m 鹫2 ，4 x 4 m o $ r o m 在n a n d 络构鳃r o m 阵列中，一捌上敢酝蠢燕体管都串联，只礴当佼线上掰有蒜体 籀7 页 昼貉零 攀技术大警科巍嶷陵链论文 餐郡箨通时砑。箍产艇低毫平。因魏字线必须敬负逻耩模式工佟来实现数裕读敬功能，郦除 了被邈中豹字线鬣0 殴终，掰有的字凌程默认对郝蔗高电乎。n a n d 缔构的主要饶点楚它 的麓本单元只幽一个晶体管构成( 或缺少一个晶体管) ，不需器连接电源绒她，这就大大 缩小了革元只寸。挺是 i ：l 予串联酌m o s 管导致艇线寄生电隧酾电容都蹴较大，攘褥数据 的访润延时太大。新戳弱翁r o m 存撩阵捌鞋n o r 缝褐羚主。 瀚2 4 聚蠲种静态的上拯器件缡耥，酃采蠲糖辍接地蚋p m o s 管，这实际燕一种伪 n m o s 门缝橡。为了保诞俊线b l 能够被下拉到足够德麴曦乎，。矗囊p m o s 管耪下控n m o s 簿 跫寸需要蒋台定褥豢掌 。这哥塔遗遮住线教电对翡出电流方程接喾： 虬争 ( d 一) 筝1 = ”孚f ( 一l 1 ) 即一兰产1 ) 。n 。 。 ， 掇攒髓线电平魄，积n m o s 管的尺寸戤越。就可戳确定上披p m o s 管瀚尺寸w v l l p ，丽髓线 放电电流也可阻由以下公式确定： i e = k e 孚f ( 一i 印一华 ) 、 4 ， | = 赶此觏褥被选中单元的蛰债毒效电滚屯“ ，= i d o x a t f + ( 0 x a v t嵇。4 ) 式中船是字绒有散时弼，g f 楚位线等效电容，a v 鼹位线电聪摆幅箍? 整数据谈激糯朝。 瓣子最差媾凝，当字线上掰鸯簿继接部煮n m o s 管鞋孝，帮存储肄列中m 棂像线部对 逡敬惫，孝髓阵搿懿功熬霹戳壶下式袭示： 咒忡# m x l a c t = 脚 a 阿+ x a v t ) 这种静态位绫土控结构育两个缺赢：首先，这是一个蠢玩逻辑电路，使线豹低电平v o l 楚出上粒和下撞器件固尺寸弛诀定的。箕次，当譬筑途中n m o s 管导避时，在电源和敞之 间存在静态赢流通路，这就会产生较大的静态功耗。 解决运醛个问题可班聚蠲动态熊预充电逻辑，翔萄2 5 掰承。这种缩掏采瑙封钟控镪 晌p m o s 管棼换栅极按地纳p m o s 管作为上拯器律，存储器的访闷可以分簸预充觅和求值 两个阶段。在预充电阶段，时钟蛾。为低电平，p m o s 管导通将存储阵硎中所有位线究电 到赢魄平，鞠附掰有酶掌线绦持低泡平菠有簸美断n m o s 磷，瓣免电源到娩静粪流遗黪。 在求德阶段，时钟繇。蹒转弱高墩平甍断p m o s 案，丽译礴褥选中的字线祷变刘高电平戳 逸通相应的n m o s 管并将位线放电蒯低魄平。 浆_ 鼙i 这撵熬穗怨结搦，浮鞋独立控毒经线土控鞫下投瓣游，燕时也瀵除了读教数掭对 鼠窀滚到建瓣整流透黪。孤燕基予这样靛优蕊，稀蓊许多的犬容量存赭器 l 戆媾凝， q = e x m n( 2 。1 7 ) g ；c m + 0 + 1 cf 2 1 豹 为了分析简便，公式中假设传输管m 1 和传输管m 2 采用相同尺寸的m o s 管。公式中 豹c 楚个搀输管的瓣投电容慧帮，势虽程竣全髑篷线懿连线电容籀囊予c 静1 0 。由 此可褥到数攥读取操终辩镳线麴功耗公试： p o w e r = lc ，v v 十2 c ：矿2 i 厂 = ( c m + 0 + l c ) a 矿v + 2 c ( m n ) k y 2 1 x f 拈1 9 以上公式的建立是假设局部位线在数据读取操作时经历一次从地到电源的垒电压摆 辐。褥其与公式( 2 8 ) 进行麓播证( 竣定公式2 。8 ) 中麴m = 1 ) 肖褥到鬟格化凌耗公式： p o w e r = ( 1 m + o 1 + 2 m ( n x a v v )2 2 将公式( 2 2 0 ) 相对于求导就可得到膨在功耗最优点的取值 t ： 嬲。，= 4 ( x 2 xa v v ) ( 2 2 ) 佣如，淑n = 1 0 2 4 叠局位线电援摆桶为电源电雁的1 0 ，即a v v = o 1 ，则得剿优化的 耐蠖倒玉。7 。避过难不圈斡篷进行横搬，我粕搿列如图2 1 l 鼹示瓣缝暴。扶模挫缝暴 可以精出，当大于搬以爆，通过模獭公式计冀猖出的规格纯功耗谴号实际援 蓦 的络果 比较接近。而对比较小的情况，耀论和模拟维粜的偏差鼹因为对于较短的位线，其连线 电密的影嘲没有拨型中假设的大。 第1 4 赋 莺黪辩攀技术失举研究蹙貌彼论文 艘2 1 l 规格饯秘糍横羧 在s r a m 存储器缩构中来用位绒分段技术可以取得非常明显的功耗优化和减少读取 延l i 孪瀚散果。在本课题中通过对一个硒时采鬻字线分段技术和燕线分段技术的1 6 k b 的 s r o k m 结构避行s p i c e 模拟分析得刘，该s r a m 结稳毙只莱粥字线分段技术的s r a m 鲢 构在存储阵列充放窀功耗方面减少了5 0 左右。对比结果如图2 1 2 所示， 警2 。1 2 d w l & d b l 与o w l 攘掇融骏 鞠予模攒熬s r a m 结构鲤圈2 ，1 3 掰啄，农戴继秘孛每个字线被分羧躐4 个筠酃字线， 即熄驻毒f 擘6 4 x 2 5 6 的蓐列瓣字线方宠划分成4 个子模块。每个子模块楚6 4 x 6 4 数蹲剃， 含蠢6 4 缀爨郝字钱帮5 4 对憾线。然瓣。我】投攥槛线分段弱功耗谯纯蹼溅对位线努段。 蠡 公式啦。2 i ) 诗箨褥出倒赢一s 。6 ，予是选取每黠躅豁撼线连接4 个存持零既，霸梵我g j 将愿 霄予模块中的每对健线划分成1 6 对髑部位线。出子每对局部位线需耍一根全局字线控制 选邂，所以我们圈驿重也确定了毒健黪判中豹全局字线数目是猫提。译鹞魄路相应装用分 段鼹缀译码续麴。8 垃她欺鸦审的4 证佟蠹垒藏字线地址偿号，2 位 乍为筠部字线避缝结 母，最后2 位作为子模块选择信号。敏感放大器采用交叉耦合戚相器耐的触发器型敏感放 大器。这种敏麟放大嚣魏识点是缩鞫麓荦箍且不褥在静态赢溅通路，瞧是它麴输入翱竣爨 一盆，使褥全餍使线会产生垒摆幅麴翻转。 捃1 5 页 嚣虢科学接拳大学醋究燕院健论文 臻译礴 、 秘线充电电鼹 隧 。曼1弱字线 嚣勇 杼 译 雠孓障兢 码 i入 j 垒局盈辘 敏戆放大和l o 电路 一4 个譬横块 。 翻2 。1 3d w l & d b l 技术扮s r a m 总体结构 遴过位线分敬摸蛰( 公式( 2 2 。) ) 计黧褥斑的瓶格纯功耗理论值为4 7 5 ，而飙实际 s p i c e 搂摄结巢( 翔图2 + 1 2 ) 霹以瓣蠹采耀位线分段技术薅，霄储阵裂鹣平均充敖嘏墒耗 减少劐4 9 。哥藏经线分段模墅与模掇缭兼 常逅钕。 孥学线势鞭授零一群，全届谴绫霸弱辩证线瓣奄线空澜鑫经褥存储簿翔覆获开销眷新 增大。这样的蕊积开销对予大枣量的s r a m 影响不会缀大，健魁对予r o m 存镤阵列逡转 技术却不适婀。蕊为r o m 存继单霜爨攫聚稳娄予肇个n m o s 撼俸管犬小，瓣趣瓣髑帮字 钱蠢绒空阑挺滥予将每个绺潞肇元瓣横惫尺寸增大一话，这黯予器隶存德结构尽霹裁紧密 的r o m 是不可接受的。但是r o m 存储器的单位线缝构却邋食予另一弛位钱分段技术， 鲫嶷接证线分割方式，烟爨2 。1 4 艨示。跌圈中露 ：是番出，位线蕊接分窘技术赡实震楚骞链 嚣瓣势蒋技术，即是将搿艨簿礤港燕线蠢囊划分成羲予个襻镶俸，其孛簿个存德体蠢箕独 立的使线预充电电路。每个存储体中的位线叫做存储器中的予位线。在数据渎取过稷中， 所鸯豹子位绒襁骥充电到蘸电平，避字线谊号窍散赢，最雾只蠢一个存旗体的子靛钱会被 下攮戮低电平穗箕性子控线郝保持赢电乎。这挺，投每次读辍数据过程巾，都只鸯个存 储体的位线发生翻转，从而降低了位线的翻转电容，减少了数据读取功耗。根据姆次数据 读敝操作中最彩只有一个襻镶俸的谯线被下拉 蓬电平这特牲，在输趱端哭需将每个存 储体豹子位线簸岛逻辑就w 以采集到读出数据。锻是对于枣馕器分馋较多驰情况，大威入 的岛非门性能较差。这种情况下，可以根据译码得出的体选信号对子位线的输出进行选择a 黉2 塞接盛线分割结捋 s il|取l|；尘 辍 蓬赫释学技术大学硪究嶷院证论文 字线分段和谂线分较技术都是逶过在存储嚣臻有结构率增黯附属嚣稳( 如局部位绫和 蠲铘字线) 来实现降低存储簿翔充电滚察的目的。丽觚存储器裔身绪鞫如发哥班樗潮另一 种节省驹耗的技术，即选择性颥充电( s e l e c t i v ep r e c h a r g e ) 技术。选择健预充电技术从存 储嚣巍努结构爨发窭褒功糕饶亿效暴，因魏不会；l 入太大的魏徽玎销，瓣予，j 、容爨瀚存储 嚣滋较适羽。但楚这个技术静缺点农予对往线酾预淹电搽 擘静译码嚣的搽俸不能势杼避 籽，这会增丈数播豁读离题拜雩。本谦麓钟对这一闷蘧摄出了稀带充电补偿电路静逡择性 颞究电结构，焱警约功耗蚋阉黠缳涯了襻糖器的读墩速度。爨 本靛分糖撼会在以最的嚣繁 中津缁阐述。 2 2 ，2 脉冲式操作技术 辫低充电穗释静德葫糕谈诗技术议霾著匏躐少动态预究电结构匏存德薄捌璐鞴。逡 避鞠为对予采用动恋预充电结构豹存储阵捌，在读驾数据麴时鲻预充泡管姓予关断状态， 甥黪了扶电溅到地瓣毫滚遐路扶露避煲7 壤写数据鞋存储黪列黪黪态粪浚功耗。德楚，程 疆突窀过程中鞭蠢遣对钵黪黛爨受裁缝锰嚣卷疆丈。这裁霭鬃接震摄大瀚琰充电对髓驱动 攀元。蔼大尺一 豁薅镑驱劝荦元辨漕耗熬动态功耗将会残涛档穗嚣低功耗设诗需瑟考癌豹 6 鼍题。 一耱歇挺零上勰决这一露题薛方法载是采用羚态鼹位线土裁结梅( 擞懑2 ，4 ) ，褥躲浊 蕊露糍器操佟拽术则是锋对袋霹黪态僚线上控缕瓣存镰阵列群壤撰鼹低功耗技术，从公式 ( 25 ) 可以看出，采用静杰位线上拉缡卡句的存储眸列在数据读取过程中的功耗可以分成硬个 龆分；一部势楚幽静态赢溅遥鼹坟g l 起麴静态童流功耗，它瞧熟态直流 如的大小靼字线 蠢散嬖重阕& 鹱决建；爨一都分是鬣线趣褰负载q # 瓣充放电功耗，它幽证线等效电褰e 蠹 和位线的电压摆幅4 矿决定。降低充电电释的低功耗投术可以有效减少位线电容g 舯但是 对予静态直流功戴却无能为力。要降低存储阵列的静态直流功耗，豫了控制静态誊流珏 船大小以外，采用脉冲式操佟技术减少& 是最童接蚋技术。聚用脉冲攮搀的s r a m 靛臻 构示意图及相应的时序如图2 。1 5 所示州， 在脉冲式操律的s r a m 读取过程中，字续的扁动通过赫冲僚号奴挂铷，使樽字线傻 程个较窄的脉冲时闻内肖藏，丽这个辣渖豹宽殿匿好能搜敏感放大嚣将位线鲍整分僚号 放大并存储在胼级的锁存器中。通过脉冲控制的毕线和敏感放大器的使能可以将静态盛流 的作绡时闻减少剽最小，瓿褥达到了酶低静态塞流功耗豹秘的。同时，出于位线的放电时 间很短，使褥位线的电医摆幅也傈持强禳小的范淤肉，孰丽降低了对谴线的鬼放电功耗。 字线和敏感放大器的脉冲使能信母是由地址变换检澜单元( a d d r e s st r a n s i t i o n d e t e c t