（电子科学与技术专业论文）基于vci的ip核互联的设计与实现.pdf

垒! 虫! 竺 a b s t r a c t t r a d i t i o n a lm e t h o d sf o ri cd e s i g nc a n tm e e tt h ed e m a n do fn e ws o c d e s i g n a n dn e e d so n er a d i c mr e v o l u t i o n t h a t st os a yt h a tn e e d st h ec h a n g ef r o mt h e d e s i g n - f l o w b a s e do nf u n c t i o n a l d e s i g n t on e wd e s i g n - - f l o wb a s e do nf u n c t i o n i n t e g r a t i o n s o c w i l lb er e a l i z e d b y i pr e u s ea n di p i n t e g r a t i o n w i t h t h e d e v e l o p m e n to f t h em e t h o d o l o g yo fs o c d e s i g nb a s e do ni pi n t e g r a t i o n ，m o r ea n d m o r ee m p h a s i sh a sb e e nl a i do nh o wt oe f f i c i e n t l yi n t e g r a t ea l lk i n d so fi p sf r o m d i f f e r e n tp r o v i d e r s t or e s o l v ei t ，s o m eb i gc o m p a n i e sh a v ei n d i v i d u a l l yd e v e l o p e d t h e i ro w no c bs t a n d a r d b u t ，e v i d e n t l yt h e s eo c b sa r et o oc o m p l i c a t e dt ob e r e a l i z e da n dv a l i d a t e d c o m b i n e dt h ef e a t u r e so ft h i sp r o j e c tw i t ht r a d i t i o n a lo c bm e t h o d ，t h e d i s s e r t a t i o nd e v e l o p so n en e wo c bs t a n d a r db a s e do nv c is t a n d a r da n di m p r o v e si t f o rt h er e a l i z a t i o ni nt h ep r o j e c ts e c m a tc o o p e r a t e dw i t l lt e l e c o mp a r i sa n d s t m i c r o e l e c t r o n i c s t h i so c b i sc h a r a c t e r i z e db yt h es i m p l i c i t ya n d e a s y v a l i d a t i o n a n dc a ng r e a t l yr e d u c et h ed e v e l o p m e n tc y c l e m o r e o v e r , b e c a u s eo f t h ep a r t i c u l a r i t y i nt h eb a c k e n d ：u s i n gt h ec u s t o m - b u i l ts t a n d a r dl i b r a r yp s l 5f o rs o m ei p si nt h e p l a c e m e n ta n dr o u t i n g w h i c hi ss t i l li nt h ed e v e l o p m e n t ，t h a tp u t sf o r w a r dt h e r e q u e s t ：a c c o r d i n gt ot h ee v o l v e m e n t o ft h ep r o j e c t ，b e i n ga b l et od y n a m i c a l l ya n d e a s i l yi n s e r ta n d d e l e t et h ei p sb a s e do np s l 5 ，t h ee x t e n s i o no ft h eb u sa r c h i t e c t u r e w h i c hi sr a t h e rd i 佑c u l tt ob er e a l i z e d a d d i t i o n a l l y , t h i sd e s i g ni m p r o v e s t h ev c ii n t e r f a c es i g n a l st oi n t r o d u c et h e r e c t i f i c a t i o na n dc a nb eu s e dt oc h e c ko u tt h eb u g si nt h es o f t w a r e t h i sg r e a t l y a m e l i o r a t e st h es y s t e ms t a b i l i t y k e yw o r d s ：s o c ，o c b ，1 p r e u s e l i 学位论文版权使用授权书 本人完全了解同济大学关丁收集、保存、使用学位论文的规定， 同意如下各项内容：按照学校要求提交学位论文的印刷本和电子版 本；学校有权保存学位论文的印刷本和电子版，并采用影印、缩印、 扫描、数字化或其它手段保存论文；学校有权提供目录检索以及提供 本学位论文全文或者部分的阅览服务；学校有权按有关规定向国家有 关部门或者机构送交论文的复印件和电子版；在不以赢利为目的的前 提下，学校可以适当复制论文的部分或全部内容用于学术活动。 学位论文作者签名：万，主唪 f j 。- f 年f 月叼e t 经指导教师同意，本学位论文属于保密，在 年解密后适用 本授权书。 指导老师签名：学位论文作者签名： 年月日年月 日 同济大学学位论文原创性声明 本人郑重声明：所呈交的学位论文，是本人在导师指导下，进行 研究工作所取得的成果。除文巾已经注明引用的内容外，本学位论文 的研究成果不包含任何他人创作的、已公开发表或者没有公开发表的 作品的内容。对本论文所涉及的研究1 作做出贡献的其他个人和集 体，均已在文中毗明确方式标明。本学位论文原创性声明的法律责任 由本人承担。 签名：苟、立碎 。f 年f 月。7 日 第一章概述 第一章概述 1 1s o c 片上总线综述 传统的i c 设计方法已无法适应新的s o c 设计要求，需要根本的变革， 即从以功能设计为基础的传统i c 设计流程转变到以功能整合为基础的s o c 设 计全新流程。s o c 设计以i p 的设计复用和功能组装、整合柬完成。s o c 设计 的重点为系统功能的分析与划分、软硬件功能的划分、i p 的选择与使用、多层 次验证环境和外界设计咨询服务等。 随着以i p 核复用为基础的s o c 设计技术的发展，如何有效地对众多i p 供应商提供i p 核，在实际设计时进行有效互联的问题日益受到重要。为了使i p 核集成更快速、更方便，缩短进入市场的时间，迫切需要一种快速有效稳定的 互联技术。 就i p 核互连的形式而言，主要有共享总线、点对点的连接及多总线几种 方式，带宽、时延、数据吞吐率及功耗通常是几个需主要考虑的因素，但要求 与板级的互连已不相同。 共享总线方式是通过不同地址的解码来完成不同主、从部件的互连及总 线复用，这对多外设i c 系统设计而言，对地址总线的扇出提出了较高的要求， 同时过于复杂的解码逻辑会增加额外的时延。如果数据主要集中在个主处理 器与一个从外设交换数据，则其它的外设在此期间需处于i d l e 或高阻状态， 而对于多处理器设计的系统，其它的数据传输不能同时进行，增加了时延及等 待。 通过增加总线的宽度、提高总线的时钟、及采用多总线方案可以解决带 宽、时延问题。但增加总线的宽度，只有外围设备能在一个时钟周期能全部占 有这些总线时才有效，否则总线的利用率就不高，而提高总线的时间也会受到 一定的限制，同时会产生功耗方面的问题。 一个有效的办法就是采用多总线方案。多总线的方案有多种实现形式， 按不同速率对总线分段可以减少总线的竞争并且提高总线利用率；可采用独立 的读写总线以进行同时的读写；可提供多个并行的总线，对主、从部件间进行 第一章概述 点对点的连接，以实现一对主、从部件的高速互连；另外还有一些有效的方式， 如采用分层总线构架，采用交换矩阵或互连网络，来实现多个主、从部件的同 时互连，等等。 多种总线仲裁算法可以被采用。采用循环占用总线，实现最为简单；另 外采用从部件仲裁( s l a v e s i d ea r b i t r a t i o n ) 的方案，在从部件需要数据传送时 占有总线，有利于提高总线的利用率。对于流水线传送较多的情况，如何保证 读写的流水线执行以减少时延也是总线仲裁考虑的一个重要方面。 片上总线技术包括两个方面，一个是选用国际上公丌通用的总线结构， 二是根据特定领域开发的需要自主开发片上总线。目前在业界产生的片上总线 i p 核互连规范技术，已经形成较有影响力的几种互连规范为：m m 公司的 c o r e c o n n e c t 总线，a r m 公司的a m b a ( a d v a n c e dm i c r o c o n t r o l l e rb u s a r c h i t e c t u r e ) ，s i l i c o r ec o r p 公司的w i s h b o n e ，开放核心协议国际联合( o c p i p ) 的o c p ( o p e nc o r ep r o t o c 0 1 ) 与虚拟插座接口联盟v s i a ( v i r t u a l s o c k e ti n t e r f a c e a l l i a n c e ) 的v c i ( v i r t u a lc o m p o n e n ti n t e r f a c e ) ，等等。 下面简单介绍一下几种i p 核互连规范，引用于参考文献 2 i b m 的c o r e c o n n e c t 总线 c o r e c o n n e c t 总线逻辑结构如下： 第一章概述 图1 - 1c o r e c o n n e c t 总线逻辑结构 c o r e c o n n e c t 采用了总线分段的方式，提供7 - - 种基本类型总线，即处理 器内部总线p l b ( p r o c e s s o r l o c a lb u s ) 、片上外围总线o p b ( o n c h i pp e r i p h e r a l b u s ) 和设备控制总线d c r ( d e v i c ec o n t r o lr e g i s t e r ) 。p l b 提供了一个高带宽、 低延迟、高性能的处理器内部总线；o p b 则用于连接具有不同的总线宽度及时 序要求的外设和内存；d c r 用来在c p u 通用寄存器与设备控制寄存器之间传 输数据，以减少p l b 的负荷，增加其带宽。 a r m 的a m b a 总线 a m b a 总线的逻辑结构如下： 第一章概述 图l 一2a m b a 总线逻辑结构 同c o r e c o n n e c t 相似，a m b a 也采用分段多总线体系，定义了三种不同 类型的总线：a h b 、a s p 和a p b 。a h b 用于高性能、高数据吞吐部件，如c p u 、 d m a 、d s p 之间的互连，a s p 用来作处理器与外设之间的互连，a p b 则为系 统的低速外部设备提供低功耗的简易互连。系统总线和外设总线之间的桥接器 提供a h b a s p 部件与a p b 部件问的访问代理与缓冲。 s i l i c o r e 的w i s h b o n e 总线 w i s h b o n e 逻辑结构如下： 第一章概述 围1 - 3w i s h b o n e 总线逻辑结构 w i s h b o n e 采用的是主从的构架，主、从部件通过内连网络进行互连。 w i s h b o n e 更着重了定义i p 核的接口信号和总线周期标准以实现i p 核的重用， 而对主从部件互连的内部网络，它只是定义了点到点( p o i m - - t o - - p o i n t ) 、数据 流( d a t af l o w ) 、共享总线( s h a r e d b u s ) 、交叉开关( c r o s s b a rs w i t c h ) 四种不同 形式，需由用户来灵活选择、生成、扩展，用户还可用两条w i s h b o n e 总线进行 复杂系统的集成。 o c p - i p 的o c p ( o p e nc o r ep r o t o c 0 1 ) o c p 的i p 核互连结构图如下： 图1 - 4o c p 的i p 核互连结构 o c p 是基于定义一套完整通用i p 核插座接口标准的互连方案，通过定义 i p 核与对应接口模块间点到点的接口信号协议，如数据信号、边带信号和测试 信号等，来实现l p 核的可重用、即插即用、认证及测试，及不同i p 核接口的 集成，点到点的接口方式，简单且可完成数据的高速传输。对连接各接口模块 的片上内连总线形式，o c p 未作定义，由用户来扩展。 v s i a 的v c i ( v i r t u a lc o m p o n e n ti n t e r f a c e ) 事实上，v s i a 同o c p 相仿，也通过定义i p 核的接口及点对点的方式来 实现不同i p 核的互连。在下一章，将会详细介绍v c is t a n d a r d 。 对于s o c 集成而言，单一的标准似乎难以对于不同的s o c 应用及性能 要求提供最佳的解决方案。对于i p 提供者与集成设计者而言，关注的重点与角 度也是不一样的，前者趋向于一个i p 核的重用，而后者着重于集成系统的性能 考虑。对使用者而言，还要考虑到专利费用问题。w i s h b o n e 、o c p 是免费的， c o r e c o n n e c t 、a m b a 需经过授权后才能免费使用。对于项目s e c m a t ，考虑 到系统比较简单，对数据吞吐率要求不是很高，且时间上的紧迫性，故决定采 用v c is t a n d a r d 来构造一个自己的总线结构，但这条总线必须实现一定的纠错 功能，而且由于项目s e c m a t 在后端设计方面的特殊性，要求在前端实现灵活 快速地i p 核即插即用功能。 目前，有关i p 核的有关标准尚在制定与发展中，i p 集成互连方案也一样， 第一章概述 尚未形成个统一的规范。随着i p 核相关标准的制定及各种片上系统集成互连 方案的使用，互连规范也会进一步的发展。 1 2 本互连方案的开发思想 s o c 的设计必将是2 l 世纪微电子发展的趋势，它对整个电子业发生的 冲击将不亚于1 9 世纪6 0 年代i c 的出现。基于i p 重用的设计方法学逐渐为芯 片设计师们所接受，然而这需要一整套完整的设计环境( i n f r a s t r u c t u r e ) 支持。 实现基于重用的系统芯片设计方法学，需要考虑四个关键因素：1 ) 重用 性设计；2 ) 可重用i p 库；3 ) 系统芯片设计：4 ) 重用支撑结构。很显然， 重用支撑结构是个很重要的因素，可是i p 核的集成面临着一系列的挑战。在现 实的市场上，很少的i p 模块是可以立刻重复使用的，因为许多i p 核在设计之 初都是针对特定的应用，而很少考虑到要与外来电路搭配使用。i p 核本身的缺 陷给i p 集成带来了一系列问题有：i p 模块的接口不能够和系统芯片s o c 定义 的片上总线很好的匹配，i p 核提供的验证模型如b f m 等很难集成到s o c 的验 证环境，i p 核提供的技术文档不完善，i p 核提供的技术支持不充分、不及时等。 这些问题的关键在于i p 的定义没有一个通用的接口标准，这是因为芯片实现的 功能千差万别，性能方面的要求也由于应用领域的差异而不同，即使同样功能 的i p 模块在速度、面积、功耗、对外接口等方面也表现各异。国际上，一些大 公司的解决方法是逐步定义公司内部甚至是几个公司间通用的片上总线标准， 这方面最著名的是国际上的v s i a 组织。 事实上，正确、高效、灵活的片上总线结构非常有利于i p 核的集成，从 而构成以功能组装为基础的芯片开发模型。对于项目s e c m a - t ，由于法国 t e l e c o r np a r i s 学校的实验室l a b s o c 所开发的i p 核的接口都是基于v c i 标准 的，这样非常有利于在v c i 为接口的基础上，构造自己简洁的片上总线模型。 并且，本项目有一个特殊点，即使用了两个不同的标准单元库c o r e 9 g p l l 和 p s l 5 ，其中c o r e 9 g p l l 是由s t m i c r o e l e c t r o n i c s 提供的，p s l 5 是由实验室自 己全定制圩发的，而在项目开发过程中，标准单元库p s l 5 还未完成，因此当时 的考虑是，如果在芯片流片之前p s l 5 来得及完成，那么在芯片系统中加入使用 第一章概述 标准单元库p s l 5 的i p 模块，如果来不及完成，那么在芯片系统中去除这些i p 核，在项目的下个阶段再加入这些i p 核。正是由于这个特殊性，对于该系统总 线的设计提出了一个特殊要求，即要很方便地实现片上总线的可扩展性，或者 说总线的即插即用功能。解决这个问题的主要途径体现在程序代码的实现上。 而且，由于s e c m a t 系统采用微控制器的编译器为c c 6 5 ，但这个编译器 是针对其它通用系统的，不是针对s e c m a t 系统的。因此需要对编译器进行一 定的修改。这样极有可能引起软硬件协同运作的不一致。因而需要引入一定的 纠错机制，即总线的纠错性。本文将在总线的结构及信号构成中详细讲解如何 解决这个问题。 事实上，其它几种比较通用的片上总线对于实现s e c m a t 系统这两点特 性不是很合适，以a m b a 为例： a m b a 实现的协议比较复杂。例如a m b a 总线是一个多总线系统， 它把高速设备与低速设备分在不同的总线上，然后通过桥接器连接 不同总线，显然如果需要添加或者删除i p 核有一定困难，但应当说， 它是能够实现这个功能的。因此说，它比较适合于高性能的嵌入式 系统或者工作站。 开发周期长。这其实也是由于它实现的协议比较复杂。由于项目 s e c m a t 的开发时间要求比较紧，所以必须要考虑到这一点。 无纠错机制。由于s e c m a t 系统的特殊性，对于这一点，其它的总 线还无法实现这一点。 正是由于这些原因，需要开发一条新的i p 核互连方案。 同时，在进行设计该片上总线的时候，也兼顾考虑了片上总线的三个主 要的通用特点： 片上总线要尽可能简单首先结构要简单，占用较少的逻辑单元；其 次时序要简单，避免过分影响总线的速度；第三接口要简单，如此 可减少与i p 核连接的复杂度。 片上总线有较大的灵活性。由于片上总线应用广泛，不同的系统对 总线的要求各异，因此片上总线需要有大的灵活性。其一，数据和 地址宽度都可变；其二，互连结构可变；其三，片上总线仲裁机制 第章概述 灵活可变。 片上总线要尽可能降低功耗。因此，在实际应用时，总线上各种信 号尽量保持不变，并且多采用组合逻辑，降低了功耗，同时也简化 了时序。 1 3 本课题的主要研究成果 本课题侧重于系统总线理论与总线实现，从而达到理论联系实际。本文 所开发的总线m i c r o s u ，不仅能够快速、简便地实现整个系统的互连，而且， 针对本项目的特殊性，它能够极其方便地实现总线的可扩展性，同时引入了一 定的纠错机制，非常有利于软硬件协同仿真。该总线具有相当的实用性，达到 了高技术标准，已经获得了实际应用。 由于开发总线m i c r o - s u 时间上的紧迫性，该总线的设计同其它总线相比 留下了一些的不完美之处。例如，总线m i c r o s u 的互连结构比较单一，需要进 一步完善。其实，正是由于该互连结构比较单一，所以实现起来比较简单快速， 这正是总线m i c r o s u 的一大特点。但不管怎么说，作为一种总线标准，这仍然 是其一个缺点。 在完成总线m i c r o $ 1 1 的设计实现这个主要成果的同时，本文适当地对 v c i 标准进行了一定的阐述，对其作了适当的改进。最后，通过对总线m i c r o - s u 与其它几个总线作了比较，进行了评估。 本文具体章节安排如下： 第一章概述了s o c 基于l p 核的设计方法以及片上总线，分析了系统s o c 设计方法学的发展趋势，分别对几个比较有影响的片上总线进行了简单的介绍。 同时，说明了本课题开发思想与主要成果。 第二章从总体上对项目s e c m a t 进行了介绍，接着对本课题最关键的 v c i 标准进行了描述。 第三章是本文的关键，详细地讲解了构造片上总线m i c r o s u 完整过程。 最后，通过与其它总线的比较，完成了在定程度上对总线的评估。 第四章是全文的总结。总结了本课题的研究成果以及不足之处。 第= 章系统介绍 2 1 项目介绍 第二章系统介绍 项目s e c m a t 是由t e l e c o mp a r i s 和s t m i c r o e l e c t r o n i c s 合作的研究型项 目，目前该项目处于第一阶段，设计的芯片也是第一个版本( 目前在 s t m i c r o e l e c t r o n i c s 流片) 。该项目主要用于进行密码系统硬件安全方面的研究。 密码系统设计者通常假设秘密信息在一个封闭的、可靠的计算环境中被处 理。不幸地是，实际的计算机和微芯片仍然会泄漏所处理的信息。许多研究员采 用了许多技术来测试孤立的密码算法。这些方法通常只是被用来研究算法的数学 结构。事实上，在过去的几十年里，密码分析通常集中在算法的数学脆弱性上来 进行攻破密码系统。而且，即使一个很健壮协议的正确实现也不一定是安全的。 例如，在密钥计算过程中，由于有缺陷计算所引起的错误也有可能泄漏信息。因 而，现代密码系统通常对于数学逻辑比较严密，不易破译。目前，越来越多的研 究员把目光投向边界信道所泄漏的信息( s i d e c h a n n e ll e a k a g e ) ，如功耗，电磁泄 漏等。刚开始，一些研究人员认为这些微弱的信息只能揭示一部分的信息，还不 足以揭露整个密码系统的操作。但在1 9 9 6 年，美国学者p a u lk o c h e r 证明了如何 利用边界信道进攻来破译密码系统的密钥。 继时序进攻( t i m i n ga t t a c k s ) 、单功率进攻( s i m p l e p o w e r a t t a c k s ) 之后， p a u lk o c h e r 提出的差分功率进攻d p a ( d i f f e r e n t i a lp o w e ra t t a c k s ) 利用边界信道 的信息基本能够攻破现在任何一个硬件密码系统。在此基础上，t e l e c o m p a r i s 的 一个博士提出从标准单元库着手来抵制d p a 。这个策略虽然在理论上已经获得 通过，但还需要实际的硬件芯片系统来确认。项目s e c m a t 的诞生正是基于这 个原因。因而，在我们的系统中集成了一些加密、解密的协处理器。 这个项目的主要目的包括： 在确保电气功耗跟数据无关的基础上，试验多种方法来抵制d p a 的 进攻。 通过引入错误用来测试传统电路结构的电气特性a 第二章系统介绍 分析互连线的电磁发射。 2 2 v c i ( v i r t u a lc o m p o n e n ti n t e r f a c e l 介绍 在介绍项目s e c m a t 芯片系统之前，先介绍一下v c i 标准，以下部分内 容引用于参考文献【1 2 】。 v c i 是v i r t u a lc o m p o n e n ti n t e r f a c e 的缩写。这个标准是由v s i a ( v i r t u a l s o c k e ti n t e r f a c ea l l i a n c e 虚拟插件接口联盟) 的o c b ( o n c h i pb u s ) d w g f d e v e l o p m e n tw o r k i n gg r o u p ) 片上总线开发工作组提出的。片上总线开发小组定 义了集成在单硅片上的多个功能模块的设计、集成以及测试的详细规格说明，该 规格说明跟片上总线密切相关。 该规格说明主要面向两类开发人员：一类是i p 核的提供者，另一类是i p 核的集成者或者使用者。对于功能块的提供者而言，这个标准定义为功能模块的 有效可重用所必需的接口协议；而对于跟这个标准相一致的i p 模块的使用者而 言，这个标准还定义了一些必需的信息，这些信息可用来对i p 模块进行正确的 评估、集成以及验证。 总的目标是获得一个i p 核通用的接口，以至于这些i p 核能够被连到系统 上。通过这种方式，v c s ( v i r t u a lc o m p o n e n t ) 虚拟部件能够不局限于一次的使用， 从而实现可重用性。这种v c s 的重用也适用于v c 提供方或者外部系统集成者。 事实上，d w g 开发工作小组一开始就认为，使用已经存在的总线或者定 义一个新的总线标准不是一个正确的、好的方式。首先，系统集成者往往坚持他 们熟悉了的、使用了很长时间的自己的总线标准。在这种情况下，可以不用修改 已经存在的v c 就可以实现与总线的互连。其次，所有已经存在的总线都很好地 适用于他们自己特殊的使用。因此，开发小组认为，开发另一条总线标准不是很 有意义，因为这个总线很难使得别人接受。 正是由于这些原因，d w g 决定定义一个接口标准，而不是一个总线。这 个接口标准能够被用作点对点的连接，也可作为一个总线连接器的接口。 在定义v c i 标准的时候，下面的一些目的都被考虑到了： v c i 标准必须能够实现v c 最大的可便携性。 第二章系统介绍 1 以v c i 为接口的v c 应该能够跟不同的协议和性能等级的o c b 进行互操作。 2 v c i 标准不应该指示v c 具体的集成方法。换句话说，v c i 标准 能够被用作没有片上总线的点对点接口。同样，能够通过使用自 动方法或者精心设计好的包连接到各种各样的片上总线。 以v c i 为接口的v c 不需要修改就能被连接到其它的以v c i 为接口的 v c 或者o c b 。 1 以v c i 为接口的v c 以及o c b 的组合也许会引起性能的减弱， 但是它必须仍然能够正确可靠的工作。 v c i 标准必须是明晰、容易理解的协议，能够被简单、有效地实现。 v c i 标准包括一系列可兼容的v c 接口系列，如外围v c i ( p e r i p h e r a l v c i ) ，基本v c i ( b a s i cv c i ) ，和高级v c i ( a d v a n c e dv c d 这增强 了系统芯片设计师的互操作选择，以及v c i 设计师的设计选择机会。 协议必须被充分设计，能够包括在允许或不允许的行为上的各种可能 申明的操作。而且，为了获得广泛的采用，必须有某种机制来扩展这 个协议。 v c i 标准必须尽量减少可选信号的数量，因而能够减少v c i 接口依从 关系的复杂度。某些信号的传输宽度是可参数化的，如地址，数据等 信号。 同样，在定义v c i 标准的时候，作了一些假设： 主从连接是点对点的，并且是单方向性的。通过利用o c bw r a p p e r 实 现的o c b 收发器可以支持多复用三态总线。而且分立的单方向网络 操作起来更简单。 主发起者i n i t i a t o r 只能发出请求，而从目标t a r g e t 只能作出响应。如 果一个v c 需要实现两种行为，可以并行实现主接口和从接口。 1 对等协议由于接口仲裁的需要，定义和实现起来更加复杂。 2 一些片上总线结构也能利用分立的主发起者的v c i 接口和从目标 的v c i 接口。 第二章系统介绍 v c i 标准必须包括受限制的基本读写请求。 1 p v c i 受限于读写。 2 b v c i 受限于n o p 和r e a dl o c k 。 3 a v c i 能够更好地支持对系统互连的控制。 地址和数据宽度由v c 的要求确定。片上总线目标的主发起者应该决 定它的地址和数据总线的宽度来匹配该目标。 v c i 标准应该确保，尽量少的数据或地址在w r a p p e r 中被存储。在 w r a p p e r 中任何过多的时序消耗都被认为是不可接受的 在v c i 接口处c l o c kc r o s s i n g 是不可见的。接口是完全同步的。c l o c k c r o s s i n g 被看作是对w r a p p e r 或者v c 实现的一个向导。 表面上看，这些虽然是对v c i 标准的定义，但事实上，对于设计特定的 片上总线m i c r o s t l 也是很有指导意义的。 下面再简要总结分析一下v c i 的特征： 点对点使用( p o i n t t o - p o i n tu s a g e ) 作为一种接口，v c i 能够被用来完成两个单元间的点对点连接，一方 称为主发起者i n i t i a t o r , 另一方被成为从目标t a r g e t 。主发起者发出一个请 求，从目标作出响应。v c i 也能被用作一个接口连向总线接口包w r a p p e r 。 v c i 接口非常简单，它允许包含协议和编码。不仅如此，这个接口也包含 许多高级特性。 分立协议( s r l l i tp r o t o c 0 1 ) b v c i 和a v c i 实现了分立协议( s p l i tp r o t o c 0 1 ) ，换句话说，请求与 响应的时序是完全分开的。主发起者i n i t i a t o r 能够发出许多的请求，无需 等待每个请求的响应。这种协议对于请求发起与响应到达之间的连接不作 任何的规定。唯一被规定的是，响应的次序必须与请求的次序相一致。 在a v c i 中，请求可以被加上标识符，这种标识符的使用使得请求与 请求线程被插入，因而，响应可以以不同的次序到达。这是因为，每个响 应都被添加了相关请求的标识符。 在p v c i 中，无法实现分立协议。每个请求在下一个请求之前必须得 第= 章系统介绍 到响应。这个简单协议可以用来实现简单的外围总线。 v c i 跟总线的使用 v c i 能够被用作w r a p p e r 的接口，从而能够实现与总线的连接。这表 明以v c i 为接口的v c 可以连接到任何一个总线。为了实现一个主发起者 i n i t i a t o r 连到总线，必须连接一个总线主发起包( b u si n i t i a t o rw r a p p e r ) ： 而对于从目标，必须连接一个总线从目标包( b u st a r g e tw r a p p e r ) 。一旦这 些包w r a p p e r 被设计好，任何v c 就能够被连接到总线。当然v c i 使用的 同时不会妨碍使用本来总线的部件。事实上，v c i 的使用方法对于总线系 统是完全透明的。 d w g 本来认为，片上总线的供应商能够提供各种各样的v c l w r a p p e r s ， 或者e d a 供应商提供各种工具来自动创建各种w r a p p e r 。 下面的方框图为v c i 跟片上总线的连接方框图 图2 - 1 基于v c l 的总线逻辑结构 第一章系统介绍 2 3 芯片系统介绍 前面介绍，v c i 标准的总体信息，下面介绍下壤于v c ! 标准的芯片系 统s e c m a t 。在实现的芯片系统中，一共嵌入- 广1 2 个大模块，即i p 核。每个 i p 模块有个标准的v c i 接口，可以与系统相与联系，传递数据。但，出于一 螳特殊地方的考虑，+ 些特殊的i p 模块【乜有一些特殊的接u 信号用来完善系统 的运作。例如，中断处理模块的中断信号，微处理器模块的n m i 信号( n om a s k a b l e i n t e r r u p t i o n ) ，等等。但总体卜说来，这些信号还是比较少的，在进行系统瓦连的 时候，也是比较容易处理的。 下面苗先大致描述一下系统连接方框图，使有个总体上的印象。但是，必 须说明地是，最终的互连线还有些轻微的改动，这个改动来自于模块b c u ( b u s c o n t r o lu n i t ) 。 第。章系统介绢 幽2 - 2s e c m a t 系统总体结构 - 1 6 第二章系统介绍 下面分别介绍一下各个模块： f r e e 6 5 0 2 ：这个i p 核是微控制器，用来完成对数据的基本操作以及整个 系统的协调运作。例如，内存的读写等。 d e s ：这是本系统的加密解密协处理器，根据算法d e s ( d a t ae n c r y t i o n s t a n d a r d ) 用来完成对数据的加密和解密。 a e s ；本系统另一协处理器。根据算法a e s ( a d v a n c e de n c r y p t i o ns t a n d a r d ) 用来完成对数据的加密和解密。算法a e s 比算法d e s 更为先进，但d e s 的应用更 为普遍。 s d e s ：同d e s 实现的算法一样，但本模块采用一个全新的标准单元库p s l 5 。 库里的标准单元被认为是硬件安全的。这里所谓的硬件安全指无法使用d p a 方法 来获取密码系统的密钥。 s d e s j d d l ：同d e s 、s d e 8 实现的算法都是一致的，但本模块特殊的地方 是在后端设计的时候对标准单元库c o r e g g p l l 进行了特殊处理。事实上，由于项 i ：_ = i 时间的紧迫性，当初没有时间来实现这个模块，因此，最后，实现出来的 s d e sw d d l 仍然是d e s 。但，这个问题将在s e c m a t 的下个版本中得到彻底改变。 t i m e r ：是本系统的计数器，作为系统的w a t c h d o g ，定时向微控制器发 出中断请求。 c t r l i r q ：是系统的中断控制器。它首先接收来自系统其它部件的中断请 求，然后根据中断请求的优先级来进行判断，最后向微控制器发出中断请求。 u a r t ：是通用异步接收发送机。通过这个外部接v 1 ，可以实现芯片系统中 数据的动态更新，方便了与外界的联系。 w i r e s ：这块模块用来进行电磁测试的。 r a m ：用来存储随机数据。容量为3 2 k 。 r o m ：存放系统的初始化程序，以及中断调用程序等。容量为2 k 。 f i x 。这个单元有点特殊。它存放了几个特殊的固定的地址，如中断向量 地址等。 b c u ：这个模块用来对总线进行管理和控制。 在本系统中，一共有四个协处理器，d e s 、a e s 、s d e s 和s d e s _ w d d l 。在这 四个模块中，分别有各自的内存来存储各自处理器所处理的数据。因此可以说， 第二章系统介绍 当进行加密解密操作的时候，微控制器f r e e 6 5 0 2 与协处理器是没有联系的。微 处理器f r e e 6 5 0 2 所配套的编译器为c c 6 5 ，由于本系统的特殊性。所以需要对编 译器进行适当的修改，来匹配本系统的构成。事实上，模块f i x 的出现，也是由 于修改编译器太过复杂才额外增加了这个模块。 本系统这些模块都是基于v c i 接口而设计的至于是a v c i 或者b v c i ，或 者p v c i ，这个根据情况而定。从理论上来讲，由于本系统是单控制器系统，进 行的操作也是单进程的。所以这些模块只需p v c l 就可以满足需要了，但为了将 来这些模块在其它系统中的再使用和扩展，增加灵活性，因此，对于几个协处理 a e s 、d e s 、s d e s 和s d e s _ w d d l ，我们仍然为其设计a v c i 接口。接下来的任务就是， 把这些基于v c i 接口的v c 进行连接成一个系统，在下一章中，详细讲解如何实 现模块的互连。 2 4 总结 本章总体上对该项目、芯片系统的构成作了大致的介绍。同时，对于v c i 标准作了一定地阐述，对基于v c i 接口的总线构架及构造思想作了一定的说明。 这一部分内容是下一章片上总线构建的基础和设计依据。 第三章总线m i c r o - s u 的设计实现 第三章总线m i c r o - s u 的设计实现 3 1 三种v c i 接口标准的比较 下面介绍一下p v c i 、b v c i 和a v c i 的接口比较，引用于参考文献( 1 2 ) ： p v c i p v c i 的全称为p e r i p h e r a lv i r t u a lc o m p o n e n t i n t e r f a c e 。顾名思义，就 是说该标准比较适用于外围低速的i p 核。通常这种i p 核与外界的操作 比较简单，因此p v c l 只能用于简单的读写操作。 b v c l b v c i 的接口能够实现分立协议( s p l i tp r o t o c 0 1 ) ，故可以把接口信号 分为两类：一类属于请求过程，另一类属于响应过程。 对于请求( r e q u e s t ) 过程，首先存在一对握手信号( h a n d s h a k e ) ，当 i n i t i a t o r 发起有效信号c m d v a l 后，直到t a r g e t 发起c m d a c k 信号有效 为止。期间，还有其他些相关的信号提供具体的信息，如信号c m d ( 表 明该操作为读还是写) ，信号a d d r e s s ( 提供地址信息) ，信号w d a t a ( 如果 为写操作，提供具体的数据) ，等等。如果信号e m d a e k 一旦有效，表明 请求握手已经成功。 对于响应( r e s p o n s e ) 过程，同样也有一对握手信号( h a n d s h a k e ) ， 当t a r g e t 发起有效信号r s p v a l 后，一直到i n i t i a t o r 发起信号r s p a c k 有效为 止。同时，也会提供一组响应数据信号，如信号r d a t a ( 如果为读操作， 提供具体的数据) ，信号t e r r o r ( 该信号表明，本次操作是否成功有效) ， 等等。 下图为b v c i 操作的时序图： 第三章总线m i c r o - 蛐的设计实现 c l o c k c m d v a l 厂_ j 【 c m d a 。k 厂 a d d r e s s 巨五医叵卜 p k t i d 啪。1 厂 rspack厂 r p k t i d 图3 1b v c i 的时序操作协议 从时序协议中可以看出，由于实现了s p l i t p r o t o c o l ，故而引入了n o p 状态。因而能够实现基本的系统互连。但应当注意，请求与响应的包序 列不能被打乱。 a v c i a v c i 接口在实现s p l i tp r o t o c o l 的基础上，添加进了一些新的高级操 作，其中有两个特性比较重要 一个就是高级包模型( a d v a n c e d p a c k e t m o d e l ) ，所谓的高级包模型就 是，当对一个t a r g e t 进行一连串读操作或者写操作的时候，无需对每个 地址进行操作，只需发送第一个地址以及操作的数量，就可以实现操作。 这样既简化了操作，又减少了对总线的占有时间。为了实现高级包模型， 只要添加一根信号p u r e p a c k e t 。 第二个就是无序处理( o u t o f - o r d e rt r a n s a c t i o n ) ，所谓无序处理就是请 求操作的次序可以跟响应操作的次序不一致。这种情况下，需要为每次 操作提供唯一的标识号。为此，增加了三根信号，s r c i d 、p k t i d 和t r d i d 。 信号s r c i d 表明，本次操作是由哪个i n i t i a t o r 发起进行的；信号p k t i d 表 明，本次操作的包标识号；信号t r d i d 表明，本次操作的进程号。 显然，在我们的系统中，只有一个系统微控制器，其它全是t a r g e t ， 第三章总线m i c r o - s u 的设计实现 而且，f r e e 6 5 0 2 与其它t