（电子科学与技术专业论文）基于pci+express总线和光模块的高速串行传输系统设计与实现.pdf

国防科学技术大学研究生院硕士学位论文 a b s t r a c t a st h ef a s td e v e l o p m e n ta n dp o p u l a r i z a t i o no fd i g i t a lc o m m u n i c a t et e c h n o l o g y ， a l lc l a s s e so fh i g hs p e e dd a t at r a n s m i s s i o ns y s t e m sa r ew i d e l yu s e da n d p l a y i n gm o r e a n dm o r ei m p o r t a n tr o l ei ne n g i n e e r i n gp r a c t i c e ， t h i sp a p e rf i r s t l ya n a l y s i ss o m et e c h n o l o g yi nh i g hs p e e dd a t at r a n s m i s s i o na r e a a n dt h e ni n v e s t i g a t e st h ea c t u a l i t ya n dd e v e l o p m e n tt r e n db o t hh e r ea n da b r o a d w h e r e a f f e rah i g hs p e e dd a t at r a n s m i s s i o ns y s t e mw a se m p o l d e r e dt oa p r o j e c t ，i n f p g a p l a t f o r m ，ai m o fa d v a n c e dt e c h n i q u ew a si n t r o d u c e ds u c h 丛p c ie x p r e s s ，f i b r e c h a n n e l ，d d ra n ds oo n i ta t t a i n sg r e a ti n d e xi np e r f o r m a n c ea n de f f e c ti np r a c t i c a l i t y t m sa r t i c l ew i l lm a i n l yr e s e a r c ho np c ie x p r e s s p r o t o c o la n da u r o r ai pc o r e s 丘b r et r a n s m i s s i o np r o t o c 0 1 t h em a i nw o r ka n di n n o v a t i o n sa r ea sf o l l o w s ： 1 ，h i 醣s p e e dd a t at r a n s m i s s i o ns y s t e m sc o m p o s i t i o np r i n c i p l ei sa n a l y s i s e d 。a n d t h ek e y t e c h n o l o g i e s ，t h ed i f f i c u l tq u e s t i o na n dt h es o l u t i o n si nt h es y s t e md e s i g na r e p r o p o s e d 2 i nt h ed e s i g no fh i 曲s p e e dd a t at r a n s m i s s i o ns y s t e m ，t e c h n o l o g i e so ff p g a ， p c ie x p r e s sp r o t o c o la n dd d r t e c h n o l o g ya r ea n a l y s i s e da n dt h es e l f - d e f i n e df i b r e c h a n n e lp r o t o c o lw a sp r o p o s e d 3 b a s e do nt h er e q u i r e m e n to fs y s t e md e s i g n t h er e s e a r c ho fc a c hf u n c t i o n a l m o d u l e sh a r d w a r ed e s i g ni si n t r o d u c e d a n de a c hm o d u l e sd e s i g nm e t h o d 弱w e l la s r e a l i z e sm e t h o da r eo f f e r e d 4 t h er e a l i z a t i o no fe a c hk i n do fc o n t r o ll o g i cu n i tm e t h o di sr e s e a r c h e d b a s e d0 1 1 f p g at e c h n o l o g i e s ，t h ep c ie x p r e s sm o d u l e ，t h ed d rb u f f e rm o d u l e ，t l l ea u r o r as e r i a l t r a n s m i s s i o nm o d u l e ，t h ed r i v eo ff i b r ec h a n n e lm o d u l e t h ec l o c km o d u l ea n d5 0o na r e r e a l i z e d a n dt h em e t h o dt oi n t e g r a t ea l lt h e s et e c h n o l o g i e si sp r o p o s e d 5 p e r f o r m a n c eo ft h eh i g hs p e e dd a t at r a n s m i s s i o ns y s t e mi st e s t e d ，a n dt h ed a t a a n a l y s i so fs y s t e m sm a i np e r f o r m a n c ei sc a r r i e do n k e yw o r d s ：f p g a p c ie x p r e s sf i b r ec h a n n e ld d r 第i i 页 国防科学技术大学研究生院硕士学位论文 表目录 表1 1 p c i p c i x 总线技术指标3 表1 2p c ie x p r e s s 总线技术指标4 表2 1 s p a r t a n 系列f p g a 7 表2 2 数据优先级2 3 表2 38 b 1 0 b 子分组编码表2 6 表2 4 本地流程控制p a u s e 段编码2 9 表2 5 用户流程控制数据单元长度。3 0 表2 6d d rs d r a m 命令3 4 表4 1v i r t e x 5 的推荐操作电压环境4 l 表5 1可编程v c o 频率功能表5 2 表5 2 可编程输出分频器功能表5 3 表5 3 误码率测试7 0 第1 v 页 国防科学技术大学研究生院硕士学位论文 图目录 图2 1 建立时间和保持时间关系图8 图2 2 建立时间和保持时间关系图1 0 图2 3 全局时钟网络图1 1 图2 4 乒乓操作框图12 图2 5 典型的主板芯片架构1 4 图2 6 基于p c ie x p r e s s 的系统一1 9 图2 7a u r o r a 通道2 3 图2 8 数据单元发送流程图一2 4 图2 9r d 极性偏差状态转移的计算过程2 8 图3 1高速串行传输系统框图3 6 图3 2 高速串行传输系统结构一3 7 图3 3系统扩展接口框图3 8 图4 1电源管理模块结构图4 0 图4 2i c s 8 4 4 2 的封装图4 2 图4 3时钟管理模块一4 3 图4 4 光纤传输模块硬件电路设计。；4 3 图4 5h f b r 5 7 2 0 l 的结构图4 4 图4 6p c ie x p r e s s 传输模块硬件电路框图4 4 图4 7外部扩展接口硬件电路框图_ 4 4 图4 8 q t e 接口电路图4 5 图5 1f p g a 顶层逻辑设计框图4 6 图5 2f p g a 顶层逻辑设计文件组织结构图4 7 图5 3 完整的d c m 管脚框图4 8 图5 4 重配置流程框图一4 9 图5 5 i n s tm y 的电路连接50dcm 图5 6 基于a u r o r a 的光纤传输协议模块组织结构图5 1 图5 7i c s 8 4 4 2 的内部结构框图5 2 图5 8i c s 8 4 4 2 串行控制时序图5 3 图5 9 h a s tc l o c kc t r l 接口框图5 4 图5 1 0i c s 8 4 4 2 控制器程序流程图5 5 图5 1 1i c s 8 4 4 2 控制器时序仿真图5 5 图5 1 2a u r o r al i的结构框图56sample 第v 页 国防科学技术大学研究生院硕士学位论文 图5 1 3 图5 1 4 图5 1 5 图5 1 6 图5 1 7 图5 1 8 图5 1 9 图5 2 0 图5 2 l 图5 2 2 图5 2 3 图5 2 4 图5 2 5 图5 2 6 图5 2 7 图5 2 8 图5 2 9 图5 3 0 图5 。3 l 图5 3 2 图5 3 3 c l o c km o d u l e 的电路图5 6 f r a m ec h e c k 模块电路框图5 7 f r a m eg e n 模块电路框图5 7 a u r o r am o d u l e 的结构框图5 8 u s e rf l o wc o n t r o l 结构框图5 8 a u r o r am o d u l ei 的u s e rf l o wc o n t r o l 接口图5 9 u s e r f l o wc o n t r o l 接口发送数据时序图5 9 u s e rf l o wc o n t r o l 接口接收数据时序图5 9 发送数据逻辑转换图6 0 接收数据逻辑转换图6 0 s t a n d a r dc cm o d u l e 电路框图6 l p c ie x p r e s si pc o r e 的顶层结构图6 1 p c ie x p r e s si pc o r e 的文件组织结构图6 2 d m a 组织结构图6 3 d d r 设计逻辑框图6 4 d d r 主控制器状态机6 5 p h y 接口模块工作过程6 6 系统性能测试框图6 7 数据传输中的c h i p s c o p e 抓图。6 8 系统基本功能测试结果6 9 整体性能测试7 0 第v i 页 独创性声明 本人声明所呈交的学位论文是我本人在导师指导下进行的研究工作及取得 的研究成果尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含 其他人已经发表和撰写过的研究成果，也不包含为获得国防科学技术大学或其它 教育机构的学位或证书而使用过的材料与我一同工作的同志对本研究所做的任 何贡献均已在论文中作了明确的说明并表示谢意 学位论文题目：基王墼! 二旦簋堡垒迸搓块数直鎏垒盈篮捡丞统丝i 土曼塞理 学位论文作者签名： 日期：h 弼年if 月，口日 学位论文版权使用授权书 本人完全了解国防科学技术大学有关保留，使用学位论文的规定本人授权 国防科学技术大学可以保留并向国家有关部门或机构送交论文的复印件和电子 文档，允许论文被查阅和借阅；可以将学位论文的全部或部分内容编入有关数据 库进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文 ( 保密学位论文在解密后适用本授权书) 学位论文题目： 基王墼! ：里整缦塑左搓迭鲍壶鎏垒短佳猃丕统遮i 土皇塞理 学位论文作者签名： 垦竺i日期：沙8 年j1 月，q 日 作者指导教师签名：趣日期：年月 日 国防科学技术大学研究生院硕士学位论文 第一章绪论 随着高速数据传输领域的飞速发展和普及，p c ie x p r e s s 和光纤通信迅速得到 应用。在生产过程中，应用这一系统可对生产现场的工艺参数进行实时地监视和 记录，为提高产品质量、降低成本提供信息和手段。在科学研究中，应用高速串 行传输系统可获得大量的动态信息，是研究瞬间信息的有力工具，也是获取科学 奥秘的重要手段之一。随着技术的发展，各种各样基于数字化的产品不断推陈出 新，给我们的生活带来了极大的好处。 本章主要介绍了高速串行传输系统研究的目的和意义，本系统概述，国内外 现状分析及发展趋势和论文的主要内容与特色。 1 1 研究的目的和意义 在雷达、气象、地震预报、航空航天、通信等领域里，现场信号具有重要的 作用，这些信号的主要特点是：实时性强，数据速率高，数据量大，处理复杂， 运算量大。因此，高速数据传输的研究一直是工程实践中一项倍受人关注的领域。 工程师们都希望能够获得一种能够完全记录现场信号的设备，特别是那些高速、 实时性要求高的场合，从而为各类设备的试制提供实验数据，构建各类仿真、半 仿真、实物系统。 本文所研究的是一种针对大容量信息的高速串行传输系统，比如：实时的视 频图像信号，实时雷达信号的传输等，实时传输速率最高可达6 0 0 m b p s 。该系统 具有传输速率高，应用场合广泛等特点，充分满足了目前大部分工业场合的数据 传输需求。 1 2 高速串行传输系统概述 高速串行传输技术是一项比较前沿的技术。目前，高速串行接口取代并行拓 扑结构已经是大势所趋。当今很多公用互连标准( 如u s b ，p c ie x p r e s s ) 都是基于串 行连接来实现高速传输。相比并行总线，串行连接的物理紧密度和链路韧性具有 很多优势。因此，很多传输领域都转向了串行传输，如笔记本电脑显示互连、高 速背板互连和存储器内部互连。 高速串行互连采用少量的基本元件完成了高速的传输速度，主要的是靠采用 不同信令实现。其好处包括：降低噪声发射，信号幅度降低，从而降低所需信号 的功率。 高速串行互连的应用领域已经十分广泛。本系统涉及到的技术主要包括：光 第1 页 国防科学技术大学研究生院硕士学位论文 m l 纤传输、p c ie x p r e s s 传输和d d r 缓存技术，以及这几种技术在f p g a 中融合为一 个完整的串行传输链路，并实现了在两台服务器之间的高速数据传输测试，这对 于实际工程应用具有重要的现实意义。 本系统的数据传输是双向的，既可以传输数据，也可以接收数据。主要由电 源管理模块，时钟管理模块，p c ie x p r e s s 传输模块，d d r 缓存模块，光纤传输模 块和外部扩展接口组成。 电源管理模块的作用，是给整个系统提供各种不同的电压。 时钟管理模块的作用，是给光纤传输模块提供参考时钟。时钟频率由f p g a 的时钟控制模块控制。根据光模块的性能，给出指定的时钟。p c ie x p r e s s 的参考 时钟，是通过芯片从p c 主板上提取的。 p c ie x p r e s s 传输模块的作用，就是与p c 之间实现p c ie x p r e s s 传输协议，与 p c 实现串行数据传输，同时与外部扩展接口，d d r 缓存，光纤传输模块实现内部 并行数据的交换。 d d r 缓存模块的作用，就是将传输过程中的高速数据，进行缓存，以保持数 据的完整性。 光纤传输模块的作用，就是将内部数据，经过编码后，通过光缆传输给接收 系统。 外部扩展接口的作用，就是进行外部功能扩展。比如，可以扩展高速数据采 集板卡，存储硬盘卡，图像采集卡等。 服务器从磁盘上取出数据，传输给本系统的p c ie x p r e s s 传输接口，通过d d r 缓存，传输到光纤传输接口，再通过光缆，传输给另一套系统的光纤传输接口， 完成整个传输。传输过程中的持续速率高达4 g b s 。 1 3 国内外现状分析及发展趋势 1 3 ，1 光纤技术指标现状及发展趋势 早在2 0 0 1 年4 月5 日，阿尔卡特公司宣布在d w d m 太比特级传输领域创造 了两项世界记录，其一，打破了1 0 t b s ( 1 0 0 0 0 g b s ) 的极限，创造了在单一光纤上 传输的绝对世界记录；其二，创造了在7 3 0 0 公里越洋传输中速率达3 t b s ( 3 0 0 0 g b s ) 的记录。上述两项成果是在阿尔卡特公司实验室实现的，已提交给世界光纤大会 ( o f c ) 备案。 在网络领域，2 0 0 6 年底，德国西门子公司就已经宣称，在一条光纤网络上创 造了新的电子数据传输速度记录，为更廉价的网络和数据传输提供了可能。 西门子在声明中表示，他们在位于美国的一条1 0 0 英里长光缆的单个光纤信 第2 页 国防科学技术大学研究生院硕士学位论文 道上，使用独特的电子技术将数据传输速率提高到了1 0 7 g b p s ，相当于每秒传输2 张完整的d v d 光盘数据。现在随着在线游戏、音乐和视频下载需求的增长，对网 络交通容量的要求日益提高，因此需要更快速、更廉价的传输技术。实验是由西 门子与德国的m i c r a mm i c r o e l e e t r o n i e 、f r a u n h o f e ri n s t i t u t ef o rt e l e c o m m u n i c a t i o n s 和荷兰埃因霍温科技大学共同进行的。西门子认为，新的技术对未来1 0 0g b 以太 网特别适合。以太网技术可用于企业网络等大多数局域网，随着技术的进步、成 本的下降，在更大的网络上以太网技术会日益重要。西门子预计，采用新技术的 设备将在未来数年内上市，可见光纤传输的速度已经非常快了。 1 3 2p c ie x p r e s s 技术指标现状及发展趋势 目前，最为常用的通用计算机总线包括：p c t ，p c i x ，p c ie x p r e s s 。 自2 0 世纪9 0 年代以来，p c i 总线经历了从3 2 b i t 3 3 m h z 到6 4 b i t 6 6 m h z 的转 变，目前p c i x 技术将总线提高到了5 3 3 m h z 。但是这并不能从根本上弥补p c i 架构本身的固有缺陷，主要包括以下几点： ( 1 ) 可扩展性差：p c i 总线结构限制了挂接的设备数量。如6 6 m h zp c i 总线负 载能力仅为3 。 ( 2 ) 安全性差：由于设备共享总线，系统难以区分不同数据流并采用相应保护 措施。 ( 3 ) 容错性差：当总线设备发生故障时，对故障设备的隔离和定位非常困难。 任何单个i o 连接点的错误都可能导致整个系统的崩溃。 通过表1 1 与表1 2 比较我们可以看出在数据带宽上，总线p c i ，p c i x 在数 据带宽上比p c ie x p r e s s 逊色不少，更重要的是p c ie x p r e s s 采用了点到点的拓扑 结构，并且不同于p c i 将带宽分配给总线上的所有设备，p c ie x p r e s s 提供给每一 个设备它自己专用的数据流水线，多台p c ie x p r e s s 设备使用交换器( s w i t c h ) 实 现互连，这意味着在一个系统中实际上可以连接许多设备，目前p c ie x p r e s s1 0 单通道传输率为2 5 g b i t s ，并已经出现了p c ie x p r e s s2 0 标准，单通道传输率为 5 0 g b i t s ，也就是翻了一倍。 表1 1p c i p c i x 总线技术指标 总线类型总线频率数据带宽 p c i3 2 b i t3 3 m h z13 3 m b y t e s s e c p c i3 2 - b i t6 6 m h z 2 6 6 m b y t e s s e c p c i6 4 - b i t6 6 m h z 5 3 3 m b y t e s s e c p c i x6 4 b i t1 3 3 m h z 10 6 6 m b y t e s s e c p c i x6 4 b i t2 6 6 m h z 2 1 3 1 m b y t e s s e c 第3 页 国防科学技术大学研究生院硕士学位论文 = m = i = = = = = = = = = = = = = = ；= i = = = = = = = = = = = = = ；= = = = = = = = = = = = = = = = = = = ：1 i p c i x6 4 _ b i t5 3 3 m h z4 2 6 2 m b y t e s s e c l 表1 2p c ie x p r e s s 总线技术指标 p c ie x p r e s sx 1 x 2 x 4x 8x 1 2 x 1 6x 3 2 链路数 数据带宽 0 5l 2 4681 6 ( g b y t e s s e c ) 对应的p c i p c ip c i x p c i - xp c i xn a n an 限 总线 6 4 6 66 4 1 3 36 4 2 6 66 4 5 3 3 1 3 3 基于f p g a 的高速串行连接技术指标现状及发展趋势 在本文中主要讨论最为常用的通用计算机总线，p c i ，p c i x ，p c ie x p r e s s 。 随着通信技术的进步，无需牺牲数据完整性即可在串行链路中实现千兆赫数 据传输速率。串行连接功能的广泛使用可归因于其较并行通信的优势，包括： 系统可扩展性提高； 电缆敷设更灵活、更少； 线路吞吐量增加，且使用最少的额外资源： 错误隔离更确定； 可预知又可靠的信令机制； 保证按终端用户需求调整的拓扑： 高性能的每引脚带宽，具备极高的歪斜抗扰性； 由于封装更小、p c b 迹线和层更少、引脚导线数量更少，系统成本降低。 尽管串行f o 提供了实实在在的好处，但它也有一些负面特性。串行接口要求 芯片内的高带宽管理、特殊的初始化和监控、多个通道的集合信道中的通道绑定、 用于数据对齐的灵活缓冲器和去歪斜。另外，流量控制比较复杂，必须在高级别 功能和总芯片面积之间取得合理平衡。 1 3 3 1 千兆位级收发器 随着整个行业从并行接口到串行接口的迁移，x i l i n x 推出了千兆位级收发器 ( m g t ) 以满足高达6 5 g b p s 的带宽要求。但是，m g t 是为多种协议提供可配置 支持而设计的，因此其控制相当复杂。如果直接使用m g t 来集成设计，就必须考 虑m g t 初始化、对齐、通道绑定、空闲序列生成、链路管理、数据描绘、时钟歪 斜、时钟补偿、检错及数据条带化和去条带。为特定应用配置收发器颇具挑战， 需要调协2 0 0 多个属性。 1 3 3 2a u r o r a 解决方案 x i l i n xa u r o r a 协议及其相关设计通过管理m g t 控制接口解决这些难题。 第4 页 国防科学技术大学研究生院硕士学位论文 a u r o r a 是免费的，尺寸小，可扩展，而且可定制。a u r o r a 额外开销很低，是一种 协议不明确的轻量级链路层协议，可在任意硅片器件技术中实现。 a u r o r a 是用于串行i o 的一种简单的可扩展开放协议，可在f p g a 或a s i c 中 实现。当链路层的资源占用较少，需达到价格低廉性能高的要求时，可应用a u r o r a ， 这能为考虑开发自己的m g t 协议的用户节约不少工作时间。a u r o r a 可以应用于视 频、医疗、背板、桥接、芯片对芯片和板对板通信、在几个f p g a 间分割功能等 各种场合，应用前景非常广阔。 1 4 论文的内容与特色 本文对基于f p g a 平台的a u r o r a 串行传输技术、p c ie x p r e s s 传输技术、，光纤 技术、d d r 缓存技术进行了深入细致的研究。并将这几项技术进行了融合，从总 体方案设计、系统的硬件设计、f p g a 逻辑设计、系统关键技术等几方面，全面论 述了系统的特点与功能。设计并实现了一套高性能数据传输系统，完成了高速大 容量数据的传输，系统最高数据率约为4 g b p s 。 本文主要论述了以下内容： 1 、根据宏观设计理论和技术要求设计了高速串行传输系统，介绍了其组成原 理，分析了高速串行传输系统设计中各环节的关键技术、难点问题和解决方案。 2 、详细介绍了系统各个功能模块的硬件设计，并具体介绍了各个模块的设计 方法以及实现方法。 3 、详细介绍了如何采用f p g a 来实现各类控制逻辑单元的方法。讲解了在 f p g a 内部如何实现p c ie x p r e s s 技术、d d r 缓存技术、a u r o r a 串行传输技术、光 纤模块的驱动、时钟的设定等技术，以及将这些技术融合为一个整体的方法。 4 、给出了高速串行传输系统性能测试的完整解决方案。并对系统的主要性能 指标给出了测评。 本文的主要特色，在于提出了高速串行数据实时传输与存储的一种解决方案、 高性能f p g a 系统的硬件设计与调试、自定义的光纤传输协议的设计与实现，以 及最新的p c ie x p r e s s 协议分析与实现。 第5 页 国防科学技术大学研究生院硕士学位论文 第二章高速串行传输系统技术分析 高速串行通信是目前最引人注目的新型应用之一。为了消除p c i 等传统多点 总线所固有的性能局限，系统设计人员正努力开发各种具有可扩展性和可靠性的 高速串行通信结构，以期满足下一代系统集成语音、视频与数据业务的需要。 r a p i d i o 、h y p e r t r a n s p o r t 、i n f i n i b a n d 等多种开放标准正快速形成。 近期，r a p i d i o 这种分组交换的系统级互连协议已成为一种用于系统间背板互 连的开放标准。该高速协议采用低压差分信令( l v d s ) 技术，能以高达1 0 g b w s 的 传输速率支持基于标准p c b 的芯片到芯片以及板到板通信。高速串行通信技术范 围很广，本章将对部分技术进行深入分析。 2 1f p g a 设计技术 2 1 1 传统的系统硬件设计方法 在计算机辅助电子系统设计出现以前，人们一直采用传统的电路设计方法来 设计系统硬件。这种硬件设计方法主要采用自下而上的设计方法，通用的逻辑元 器件，在系统硬件设计的后期进行仿真和测试，并且主要设计文件是电路原理图。 这种设计方法对系统设计人员有较高的要求。一旦考虑不周，系统设计存在较大 缺陷，那么有可能要重新设计系统，使得设计周期和难度大大增加。 2 1 2 利用硬件描述语言( h d l ) 的硬件电路设计方法 硬件描述语言，就是可以描述硬件电路的功能，信号连接关系及定时关系的 语言。它比电路原理图能更有效地表示硬件电路的特性。用h d l 设计硬件电路， 免除编写逻辑表达式或真值表之苦，降低设计难度，缩短了硬件电路的设计周期。 另外，用h d l 编写的源程序具有资料量小，便于保存，可继承性好，和方便阅读 等优点。 在数字化、信息化时代，数字集成电路应用非常广泛。随着微电子技术与工 艺的发展，数字集成电路从电子管、晶体管、中小规模集成电路、超大规模集成 电路( v l s i c ) 逐步发展到今天的专用集成电路( a s i c ) 。a s i c 的出现降低了产品的 生产成本，提高了系统的可靠性，减少了产品的物理尺寸，推动了社会的进步。 但是，电路一旦定型，就无法修改，升级很不方便。 现场可编程门阵列f p g a ( f i e l d p r o g r a m m a b l eg a t ea r r a y ) 是美国x i l i n x 公司 于1 9 8 4 年首先开发的一种通用型用户可编程器件。f p g a 既具有a s i c 的高集成 第6 页 国防科学技术大学研究生院硕士学位论文 度和通用性，又有可编程逻辑器件用户可编程的灵活性。 f p g a 由可编程逻辑单元阵列、布线资源和可编程的i 0 单元阵列构成，一 个f p g a 包含丰富的逻辑门、寄存器和i o 资源。一片f p g a 芯片就可以实现数 百片甚至更多个标准数字集成电路所实现的系统。 f p g a 的结构灵活，其逻辑单元、可编程内部连线和i 0 单元都可以由用户 编程，可以实现任何逻辑功能，满足各种设计需求。其速度快，功耗低，通用性 强，特别适用于复杂系统的设计。使用f p g a 还可以实现动态配置、在线系统重 构( 可咀在系统运行的不同时刻，按需要改变电路的功能，使系统具备多种空间 相关或时间相关的任务) 及硬件软化、软件硬化等功能。 x i l i n x 可编程逻辑器件主要包括高性能的v i r t e x 系列f p g a 、高性价比的 s p a r t a n 系列f p g a 和配置存储器产品。除了常规温度范围器件外，x i l i n x 还提供 了扩展工业级温度范围的汽车i o 产品，以及军品级和宇航级器件，并提供了相应 的配置存储器和开发软件。 2 1 2 , 1x i l i n x 的v i r t e x 系列f p g a 特点分析 x i l i n x 以其v i r t e x 5 、v i r t e x - 4 、v i r t e x 1 1p r o 、v i r t e x i i 和v i r t e x e 系列f p g a 产品引领现场可编程门阵列行业，这些是x i l i n x 公司高端f p g a 的统称。 x i l i n x 公司2 0 0 4 年初宣布，其v i r t e x 1 i 系列f p g a 产品，创造了单个季度1 亿美元的营业收入记录，推出以来累计营业收入已经达到5 亿美元。据介绍，x i l i m x v i r t e x 1 i 、v i r t e x - r p r o 以及最新推出的v i r t e x 5 系列f p g a ，采用一脉相承、运渐 演进的f p g a 架构，可以在很多应用中用v i r t e x 系列f p g a 来代替a s i c ( 专用集 成电路) 和a s s p ( 应用专用标准产品) ，包括网络、电信、存储器、服务器、计算、 无线、广播、视频、成像、医疗、工业和军用。 x i l i n x 强调最新的v i r t e x 5 与先前的v i r t e x 系列相比，提供了：最先进的逻辑 架构；最高的性能；最高的密度；最大的存储容量；最经济实惠；降低了功耗。 其中x i l i n xv i r t e x i ip r o 和v i r t e x i ip r ox 器件据称是全球惟一能提供集成 p o w e r p c 内置技术的f p g a ，也是第一个能够提供支持6 2 2 m b i l s 1 03 1 2 5 g b i t l s 之 间任何数据速率的高速串行解决方案。 2 1 2 2x i l i i l x 的s p a r t a n 系列f p g a 特点分析 s p a r t a n 系列f p g a 是x i l m x 公司的低端产品，据称是全球成本最低的f p g a ， 主要型号如表2 l1 。 表2 l $ p a r i a n 系列f p g a 第7 页 国防科学技术大学研究生院硕士学位论文 2 0 0 4 年0 7 月，x i l i n x 公司宣布其低成本s p a r t a n t m 系列f p g a 器件自1 9 9 8 年 推出以来的销售额超过7 5 亿美元，并已经向1 3 0 0 0 多家客户销售出8 0 0 0 多万片 器件，从而使得x i l i n x s p a r t a n 系列成为有史以来生产批量最大的f p g a 产品线。 其中，s p a r t a n 一3 是全球第一个利用9 0 n m 工艺技术生产的f p g a 系列产品。自从 2 0 0 3 年推出以来，s p a r t a n 一3 系列器件一直处于全面的量产阶段，向客户提供的器 件数量超过5 0 万片。s p a r t a n 3f p g a 通过比任何其它同类器件高得多的集成度提 供更高的密度和性能，从而降低了系统的总体成本。s p a r t a n 3 集成了业界领先的 块r a m 和分布式r a m 组合、多达7 8 4 个i o 、m i c r o b l a z e t m3 2 位r i s c 软处理 器以及带有专用硬件1 8x1 8 乘法器支持且性能高达3 3 0 0 亿m a c s s 的 x t r e m e d s p t m 功能，此外，s p a r t a n 3 器件还支持2 4 种主要i o 标准，包括p c i 、 h y p e r t r a n s p o r t 、l v d s 和r s d s 。 2 1 3f p g a 设计方法 2 1 3 1f p g a 设计中的几个基本概念 1 、建立时间和保持时间 建立时间( s e t u pt i m e ) 是指在触发器的时钟信号上升沿到来以前，数据稳定 不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器； 保持时间( h o l dt i m e ) 是指在触发器的时钟信号上升沿到来以后，数据稳定不变的 时间， 如果保持时间不够，数据同样不能被打入触发器。如图2 1 所示，数据 稳定传输必须满足建立和保持时间的要求，当然在一些情况下，建立时间和保持 时间的值可以为零。f p g a 开发软件可以自动计算两个相关输入的建立和保持时 间。 卜一t e 呷卜t l l o i 。一 图2 1 建立时间和保持时间关系图 在考虑建立保持时间时，应该考虑时钟树向后偏斜的情况，在考虑建立时间 第8 页 国防科学技术大学研究生院硕士学位论文 时应该考虑时钟树向前偏斜的情况。在进行后仿真时，最大延迟用来检查建立时 间，最小延时用来检查保持时间。 建立时间的约束和时钟周期有关，当系统在高频时钟下无法工作时，降低时 钟频率就可以使系统完成工作。保持时间是一个和时钟周期无关的参数，如果设 计不合理，使得布局布线工具无法布出高质量的时钟树，那么无论如何调整时钟 频率也无法达到要求，只有对所设计系统作较大改动才有可能正常工作，导致设 计效率大大降低。因此合理的设计系统的时序是提高设计质量的关键。在可编程 器件中，时钟的偏斜几乎可以不考虑，因此保持时间通常都是满足的。 本系统设计中，时钟频率很高。因此，合理地考虑建立保持时间，在设计中 非常重要。否则，就会导致数据传输错误。 2 、竞争和冒险现象 信号在f p g a 器件内部通过连线和逻辑单元时，都有一定的延时。延时的大 小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、 温度等条件的影响。信号的高低电平转换也需要一定的过渡时间。由于存在这两 方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出 有先后顺序，并不是同时变化，往往会出现一些不正确的尖峰信号，这些尖峰信号 称为”毛刺”。如果一个组合逻辑电路中有”毛刺”出现，就说明该电路存在”冒险”。 与分立元件不同，由于p l d 内部不存在寄生电容电感，这些毛刺将被完整的保留 并向下一级传递，因此毛刺现象在f p g a 设计中尤为突出。可以概括的讲，只要 输入信号同时变化，组合逻辑必将产生毛刺。将它们的输出直接连接到时钟输入 端、清零或置位端口的设计方法是错误的，这可能会导致严重的后果。所以我们 必须检查设计中所有时钟、清零和置位等对毛刺敏感的输入端口，确保输入不会 含有任何毛刺。 冒险往往会影响到逻辑电路的稳定性。时钟端口、清零和置位端口对毛刺信 号十分敏感，任何一点毛刺都可能会使系统出错，因此判断逻辑电路中是否存在 冒险以及如何避免冒险是设计人员必须要考虑的问题。 比如，在本系统设计中，大量用到状态机，而状态机的跳转是由几个信号组 成的组合电路。如图其中有一个状态跳转的输入条件是由外部接口直接输入 e x ti n ，该输入信号和其他输入信号是异步信号，状态跳转出现了竞争冒险，导致 s t a t e 状态出现了混乱。 第9 页 国防科学技术大学研究生院硕士学位论文 e 组 2 k 口 电 路 t a t e 图2 2 建立时间和保持时间关系图 我们可以通过改变设计，破坏毛刺产生的条件，来减少毛刺的发生。例如， 在数字电路设计中，常常采用格雷码计数器取代普通的二进制计数器，这是因为 格雷码计数器的输出每次只有一位跳变，消除了竞争冒险的发生条件，避免了毛 刺的产生。 毛刺并不是对所有的输入都有危害，例如d 触发器的d 输入端，只要毛刺不 出现在时钟的上升沿并且满足数据的建立和保持时间，就不会对系统造成危害， 我们可以说d 触发器的d 输入端对毛刺不敏感。根据这个特性，我们应当在系 统中尽可能采用同步电路，这是因为同步电路信号的变化都发生在时钟沿，只要 毛刺不出现在时钟的沿口并且不满足数据的建立和保持时间，就不会对系统造成 危害。( 由于毛刺很短，。多为几纳秒，基本上都不可能满足数据的建立和保持时 间) 去除毛刺的一种常见的方法是利用d 触发器的d 输入端对毛刺信号不敏感的 特点，在输出信号的保持时间内，用触发器读取组合逻辑的输出信号，这种方法 类似于将异步电路转化为同步电路。 比如图2 2 所示的例子，在e x ti n 前加入d 触发器，对输入信号进行，内部 时钟同步，就可以避免竞争冒险现象。 3 、触发器和锁存器 我们知道，触发器是在时钟沿进行数据的锁存的，而锁存器是用电平使能来 锁存数据的。所以触发器的q 输出端在每一个时钟沿都会被更新，而锁存器只能 在使能电平有效器件才会被更新。在f p g a 设计中，如果不是必须，应当尽量使 用触发器而不是锁存器。 2 1 3 2f p g a 设计技巧分析 l 、f p g a 设计中的同步设计 异步设计不是总能满足( 它们所馈送的触发器的) 建立和保持时间的要求。因 此，异步输入常常会把错误的数据锁存到触发器，或者使触发器进入亚稳定的状 态，在该状态下，触发器的输出不能识别为l 或0 。如果没有正确地处理，亚稳性会 第1 0 页 国防科学技术大学研究生院硕士学位论文 导致严重的系统可靠性问题。 另外，在f p g a 的内部资源里最重要的一部分就是其时钟资源( 全局时钟网 络) ，它一般是经过f p g a 的特定全局时钟管脚进入f p g a 内部，后经过全局时 钟b u f 适配到全局时钟网络，这样的时钟网络可以保证相同的时钟沿到达芯片内 部每一个触发器的延迟时间差