（微电子学与固体电子学专业论文）电荷泵锁相环的基础研究.pdf

堕王型垫叁兰堡! ：堡苎 摘要 锁相环是现代通信系统中的关键模块，并且随着集成电路技术的发展而得到 广泛的工业应用。锁相环的应用领域主要包括射频收发信机中的频率合成器、高 速数据通信与光纤通信中的时钟与数据恢复电路和微处理器与数字信号处理器 中的时钟合成器等。由于电荷泵锁相环具有频率获取能力、理论上无限大的频率 牵引范围和零静态相位误差，因此电荷泵锁相环成为了现代最流行的锁相环结 构。 本文首先简述了锁相环的历史、发展与应用，并紧接着论述了电荷泵锁相环 的重要性。针对电荷泵锁相环的具体特性和不同应用场合的特殊要求，本文引出 了整数分频频率合成器、分数分频频率合成器、分数分频频率合成器和时钟 与数据恢复电路这四种结构的电荷泵锁相环。 在引出上述四种结构的电荷泵锁相环后，本文把这四种结构的电荷泵锁相环 中的所有电路模块进行了分类，紧接着按照鉴相器与分频器、电荷泵与环路滤波 器和压控振荡器这三部分对电路模块进行具体的研究，设计了鉴频鉴相器、 h o g g e 鉴相器、a l e x a n d e r 鉴相器、前置动态除2 分频器、双模分频器、单端电 荷泵、差分电荷泵、一阶无源环路滤波器、二阶无源环路滤波器、三阶无源环路 滤波器、运算放大器和电压控制振荡器等电路模块，分析了电压控制振荡器的相 位抖动，并且仿真验证了所设计的电路模块的功能。 由于定量分析研究电荷泵锁相环的性能必须要有一个合适的模型，本文对电 荷泵锁相环的特性进行分析得出电荷泵锁相环是一个离散时间采样的非线性系 统。为了便于分析，本文对电荷泵锁相环采用连续时间近似和线性近似得出了一 个线性连续的相位域传输函数模型。 最后在系统级对电荷泵锁相环进行了设计，并且对比了二阶电荷泵锁相环、 三阶电荷泵锁相环和全差分三阶电荷泵锁相环的性能。同时为了验证所设计的电 荷泵锁相环，本文建立了包括电荷泵锁相环非线性本质和离教时间特性的行为模 型，并且进行了仿真验证。 关键词：锁相环电荷泵锁相环频率合成器时钟与数据恢复电路 一 鱼王! 燮查兰型兰兰 a b s t r a c t p h a s e l o c k e dl o o p sh a v eb e c o m eu b i q u i t o u si nm o d e m c o m m u n i c a t i o n ss y s t e m s b e c a u s eo f t h e i rr e m a r k a b l ev e r s a t i l i t y a so n ei m p o r t a n te x a m p l e ，ap l lm a y b eu s e d t og e n e r a t ea l lo u t p u ts i g n a lw h o s ef r e q u e n c yi sap r o g r a m m a b l e ，r a t i o n a lm u l t i p l eo f af i x e di n p u tf r e q u e n c y t h eo u t p u to fs u c hf r e q u e n c ys y n t h e s i z e r sm a yb eu s e da st h e 1 0 c a lo s c i l l a t o r s i g n a l i nr ft r a n s c e i v e r s p h a s e d l o c k e dl o o p sm a yb eu s e dt o p e r f o r mf r e q u e n c ym o d u l a t i o na n dd e m o d u l a t i o n ，a sw e l la st or e g e n e r a t et h ec a r r i e r f r o ma ni n p u ts i g n a li nw h i c ht h ec a r r i e rh a sb e e ns u p p r e s s e d i nb r o a d b a n dd a t a c o m m u n i c a t i o n ss y s t e m sa n do p t i cf i b e rc o m m u n i c a t i o n ss y s t e m s ，p h u s e d l o c k e d l o o p sr e c o v e r yc l o c ks i g n a l sf r o mt h ei n p u tn r z d a t aa n dr e t i m et h ed a t a t h e i r v e r s a t i l i t ye x t e n d st op u r e l yd i g i t a ls y s t e m sa sw e l l ，w h e r ep h a s e d l o c k e dl o o p sa r e i n d i s p e n s a b l e i ns k e w c o m p e n s a t i o n a n dt h eg e n e r a t i o no f c l o c k s i g n a l s 。 f i r s t l y , t h ed e v e l o p m e n t sa n da p p l i c a t i o n so fp h a s e d l o c k e dl o o p sa r er e v i e w e d b r i e f l y , a n dt h e nt h ei m p o r t a n c eo fc h a r g e p u m pp h a s e d l o c k e dl o o p si s d i s c u s s e d d u et ot h e s p e c i a lr e q u i r e m e n t s o fd i f f e r e n t i a l a p p l i c a t i o n s ，t h ei n t e g e r - n a r c h i t e c t u r e s ，f r a c t i o n a l - na r c h i t e c t u r e s ，s i g m a d e l t af r a c t i o n a l - n f r e q u e n c y s y n t h e s i z e r sa n dc l o c ka n d d a t ar e c o v e r yc i r c u i t sa r ed e r i v e d f r e q u e n c yp h a s ed e t e c t o lh o g g ep h a s ed e t e c t o r , a l e x a n d e rp h a s ed e t e c t o r , m o d u l u s2d y n a m i cf r e q u e n c yd i v i d e r , m u l t i - m o d u l u s f r e q u e n c yd i v i d e r ，c h a r g ep u m p d i f f e r e n t i a l c h a r g ep u m p ，p a s s i v el o o pf i l t e r s ，v o l t a g e c o n t r o lo s c i l l a t o ra n d o p e r a t i o n a la m p l i f i e ra r ed e s i g n e d p h a s ej i t t e ro fd i f f e r e n t i a ld e l a yc e l l sa n do u t p u t s i g r l a lo f v c o i sd i s c u s s e di nd e t a i l i no r d e rt oq u a n t i t a t i v e l ya n a l y z ec h a r g e - p u m pp h a s e dl o c k e dl o o p s ，am a t h e m a t i c m o d e lm u s tb ee s t a b l i s h e d t h o u g hd e t m l e da n a l y s i so fc h a r g e p u m pp h a s e l o c k e d l o o p s ，c h a r g e p u m pp h a s e l o c k e dl o o p sa r ec o n s i d e r e d a sn o n l i n e a rd i s c r e t e - t i m e s y s t e m s al i n e a r i z e dc o n t i n u o u sp h a s ed o m a i nt r a i l s f e rf u n c t i o nm o d e li su s e dt o m o d e ln a r r o w b a n dc h a r g e - p u m p p h a s e - l o c k e dl o o p sw h e n i ti si np h a s e l o c k e ds t a t e s t h ep h a s en o i s em o d e lo fp l l si sa l s oe s t a b l i s h e da n dq u a n t i t a t i v en o i s eo f s i g m a d e l t af r a c t i o n a l nf r e q u e n c y s y n t h e s i z e r si sa n a l y z e d l a s t l y , c h a r g e - p u m pp h a s e - l o c k e dl o o p sa r ed e s i g n e da tt h et r a n s f e rf u n c t i o nl e v e l a n dat r a d eo f fb e t w e e nt h el o o pb a n d w i d t ha n dt h es t a b i l i t yo fp l l si sm a d e ，at r a d e o f fb e t w e e nt h ep h a s e m a r g i na n dt h es e t t l i n gt i m eo f p l l si sa l s om a d e a tt h es a n l e l l 电了= 科技大学预一论史 t i m e ，t h e s e c o n d c h a r g e p u m pp h a s e l o c k e dl o o p i s c o m p a r e d w i t ht h et h i r d c h a r g e p u m pp h a s e - l o c k e dl o o p i no r d e r t op r o v ec h a r g e p u m pp h a s e l o c k e dl o o p sa t t h es y s t e ml e v e l ，ab e h a v i o r a lm o d e li se s t a b l i s h e di ns i m u l i n k ，t h eb e h a v i o r a lm o d e l i n c l u d e sn o n l i n e a r i t ya n dd i s c r e t e - t i m en a t u r eo fc h a r g e - p u m pp h a s e l o c k e dl o o p s ， a n dt h e nt h eb e h a v i o r a lm o d e li su s e dt os i m u l a t ec h a r g e - p u m pp h a s e - - l o c k e dl o o p sa t t h es y s t e m1 e v e l k e y w o r d ：p h a s e 。l o c k e dl o o p s ，c h a r g e p u m pp h a s e - l o c k e d l o o p s ，f r e q u e n c y s y n t h e s i z e r s ，c l o c ka n dd a t ar e c o v e r yc i r c u i t s 1 1 1 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取 得的研究成果。据我所知，除了文中特别加以标注和致谢的地方外，论文中 不包含其他人已经发表或撰写过的研究成果，也不包含为获得电子科技大学 或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研 究所做的任何贡献均已在论文中作了明确的说明并表示谢意。 签名：隧圭! 迷日期：刎拜p 月f q 日 关于论文使用授权的说明 本学位论文作者完全了解电子科技大学有关保留、使用学位论文的规 定，有权保留并向国家有关部门或机构送交论文的复印件和磁盘，允许论文 被查阅和借阅。本人授权电子科技大学可以将学位论文的全部或部分内容编 入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编 学位论文。 ( 保密的学位论文在解密后应遵守此规定) 签名： 隧圭! j ! 鱼 导师签名： 同期：2 - 0 眵年 同 坚三型垫查兰堡圭堡兰 一 第一章引言 1 1 锁相环的发展 锁相环是使个信号或系统能精确地跟踪另一个信号或系统的电路，锁相 环使我们的部分世界能保持有序”。更确切地，锁相环是这样的一个电路，这个 电路不仅在频率上而且在相位上使一个由振荡器产生的输出信号和输入参考信 号相同步。 在同步状态即锁定状态，振荡器产生的输出信号和输入参考信号之间的相 位误差为零或保持恒定。如果相位误差渐渐增大，一个控制机理就会作用在振荡 器上，这种控制机理使相位误差又渐渐减小。在这种控制系统中，振荡器输出信 号的相位实际上是与参考信号的相位相锁定，这就是为什么称这种电路为相位锁 定环路的原因。锁相环在本质上是一个相位负反馈系统，在这个相位负反馈系统 中振荡器输出信号、输入参考信号和反馈信号均是相位信号，而不是电流或电压 信号。 被称为相干通信发明者的法国工程师d eb e l l e s c i z e 在1 9 3 2 年实现了第一个 锁相环，这个锁相环是用电子真空管来实现的【2 l 。d eb e l l e s e i z e 用这个锁相环来 相干解调幅度调制的信号，这项工作提供了一种不同的方法来接受和解调调幅信 号。只有当集成电路被发明过后，锁相环才找到广泛的工业应用领域。锁相环的 第一个最重要的应用是作为电视接收机中的彩色子载波相干解调电路，这是当时 为了使彩色电视能同黑白电视相兼容，所以对彩色电视中的色度信号进行载波调 制，因此在接收段必须解调色度信号。 随着集成电路的发展，锁相环已经成为现代通信系统中不可替代的一部分。 由锁相环构成的间接式频率合成器在无线通信领域发挥作非常重要的作用，这种 问接式频率合成器产生的输出信号频率可以被编程控制，并且可以分数比被乘固 定的输入频率，通常间接式频率合成器的输出信号用来作为在无线接收机中的本 地振荡信号【3 】。在无线通信领域锁相环可以用作直接频率调制器和频率解调器， 并且从输入信号中再生载波。 在宽带数据通信网络中锁相环用作时钟与数据恢复电路，这种时钟与数据 恢复电路从n r z 数据中恢复出时钟，并且重新定时数据进行判决。光纤通信是 一种高速串行的数据通信，现在已经发展到1 0 g b i v s 、4 0 g b i v s 的速度。在光纤 通信中接收端的光电检测器检测微弱的光信号，检测到的微弱光信号转换为电信 号，这个微弱的电信号经过互阻放大器和限幅放大器后，由时钟与数据恢复电路 从这个信号中提取出时钟，这个光纤通信用的时钟与数据恢复电路是能反映现代 电子科技，人学硕士论文 集成电路锁相坏的发展水平1 4 j 。 锁相环在纯数字系统中同样被广泛应用，现代微处理器和数字信号处理器 的时钟频率变得非常的高，对于g h z 的时钟不能直接从芯片外面引入，这是由 于p c b 板的限制和引线的寄生效应会使时钟信号发生严重的畸变，所以片上 g h z 的时钟必须采用锁相环进行时钟合成得到口】。高性能微处理器和数字信号处 理器中的时钟产生、时钟分布和时钟同步都与锁相环密切相关1 6 j 。 第一块锁相环集成电路是在1 9 6 5 年左右出现的，这种锁相环是一个全模拟 锁相环。鉴相器是一个四象限正交模拟乘法器，环路滤波器是无源或有源r c 滤波器，压控振荡器产生锁相环的输出信号，这种全模拟锁相环有称为线性锁相 环。随着集成电路的进一步发展，锁相环渐渐地采用了更多的数字电路，第一块 混合信号锁相环是在1 9 7 0 年左右出现的，在这种混合信号锁相环中相位检测器 是用数字电路来实现的，其中典型的鉴相器是异或门、j k 触发器构成的鉴相器 和鉴频鉴相器，环路滤波器和压控振荡器等其余部分仍然是模拟电路。全数字锁 相环作为一种新型的锁相环已经渐渐地应用在许多场合，在这种全数字锁相环中 相位检测器是全数字乘法器等电路，环路滤波器是数字滤波器，压控振荡器被数 控振荡器所替代。数字信号处理可以由纯软件来实现，同样锁相环也可以由纯软 件来实现，软件锁相环因非常具有灵活性而被广泛应用。特别值得指出的是全数 字锁相环和软件锁相环的工作原理与线性锁相环和混合信号锁相环的工作原理 差别非常大。 1 2 电荷泵锁相环 电荷泵锁相环是本文所研究的主要对象，电荷泵锁相环属于混合信号锁相 环。大量的实践证明采用模拟乘法器的传统模拟锁相环和采用异或门鉴相器或 j k 触发器鉴相器的混合信号锁相环的频率获取范围远远不能满足现代通信系统 的发展需要【7 j 。电荷泵锁相环采用时序逻辑三态鉴频鉴相器，时序逻辑三态鉴频 鉴相器具有频率获取能力、扩展的跟踪范围和低成本等非常明显的优点。在电荷 泵琐相环中，鉴频鉴相器与电荷泵相结合使得采用无源环路滤波器的电荷泵琐相 环理论上能产生无限的直流增益和无穷大的频率牵引范围，并且获得零静态相位 误差。所以对于电荷泵琐相环，采用无源环路滤波器完全能够取得t y p e h 型琐 相环的性能1 8 。 整数分频频率合成器或时钟生成器是一种最基本的电荷泵锁相环结构，其结 构如图1 1 所示，包括由晶体振荡器产生的参考时钟信号、鉴频鉴相器、电荷泵、 环路滤波器、压控振荡器、分频器。鉴频鉴相器比较两个信号的相位与频率差， 并且产生控制信号给电荷泵，电荷泵相应地给环路滤波器充放电，压控振荡器的 皇三翌! 垫叁堂堡! ：笙苎一 输出频率正比于环路滤波器上的控制电压，最终使参考时钟与分频器输出信号同 频同相，从而压控振荡器输出信号频率为参考时钟信号频率的倍a 图l l时钟生成器的结构框图 电荷泵锁相环在本质是一个离散时间采样系统，这就会引起许多在连续时 间系统中不存在的稳定性问题【8 。为了使整数分频频率合成器能稳定地工作， 电荷泵锁相环被设计成窄带锁相环，通常使环路带宽小于参考信号频率的十分之 一，这样电荷泵锁相环的环路带宽受限于参考信号频率。在后面的分析中将会知 道电荷泵锁相环的建立时间与环路带宽成反比，因此电荷泵锁相环的建立时间同 样受限于参考信号频率。为了解决在整数分频频率合成器中存在的频率精度与环 路带宽这对关键矛盾，当电荷泵锁相环用作频率合成器时，通常采用分数分频频 率合成器代替整数分频频率合成器1 3 】。在分数分频频率合成器中，频率精度的取 值小于参考信号频率，通常可以取到参考信号频率的十分之一，这样就可以使输 入参考信号频率远远大于频率精度，因此电荷泵锁相环的环路带宽可以大大地增 加，从而电荷泵锁相环的建立时间变得更短。分数分频频率合成器与整数分频频 率合成器的区别在于分频器，分数分频器是由一个双模分频器和一个累加器构 成，其中累加器的输入端接k 位二进制数据，这k 位二进制数据是用来进行信 道选择，累加器的进位输出用于控制双模分频器的分频比 1 0 】。 但是分频器输出频率与参考信号频率在稳态时并不相等，产生随时间变化的 相位误差，经过环路滤波后产生的控制电压波动对压控振荡器调频，于是在频率 合成器输出信号的频谱中形成分数杂散f g 。为了解决这个问题，本文使用一个 调制器来抖动分频比，并且进行噪声成形。分数分频频率合成器是由一个双 模分频器和一个调制器构成，其中调制器的输入端接k 位二进制数据， 这k 位二进制数据是用来进行信道选择，调制器的输出用于控芾4 双模分频器 的分频比i l o 1 “。 分数分频频率合成器还可以用作直接调制的射频发送器，这个射频发送 器不需要混频器，并且频谱利用效率非常高【1 2 】。在这个直接调制的发送器中，基 带数字信号先通过发送滤波器，然后去直接调制分数分频频率合成器中的 调制器，从面相应地控制分频比，而变化的分频比使压控振荡器的输出频率相应 地改变，因此实现了直接频率调制的目的。 当电荷泵锁相环用作时钟与数据恢复电路时，电荷泵锁相环没有分频器。时 匕了科技大学硕l 论义 钟与数据恢复电路的输入信号是n r z 数据，其中鉴频鉴相器被h o g g e 鉴相器或 a l e x a n d e r 鉴相器所替代，这是由于输入n r z 数据会连续地出现长串1 或0 ，这 会导致鉴频鉴相器的d o w n 连续地输出高电平【2 j 。由于高速数据通信和光纤通信 中地数据是串行传输的，在发射端有一个多路复用器，在接受端有一个解多路复 用器，因此发射端的用作时钟产生器的锁相环和接受端的用作时钟与数据恢复的 锁相环可以采用多相时钟来解决速度上限的矛盾【l 3 1 。 1 3 本文的主要研究工作 本文主要对整数分频频率合成器、分数分频频率合成器、a e 分数分频频率 合成器和时钟与数据恢复电路这四种电荷泵锁相环结构进行初步的研究，在电路 级和系统级这两个层次2 ：n e g 荷泵锁相环进行了电路设计和系统仿真。具体是以 下五点： 1 ) 设计了鉴频鉴相器、h o g g e 鉴相器、a l e x a n d e r 鉴相器、前置固定模数动 态分频器和双模分频器。 2 ) 设计了单端电荷泵、全差分电荷泵和无源环路滤波器。 3 ) 设计了基于差分延迟单元的全差分压控振荡器和运算放大器，并且分析了 压控振荡器的相位抖动。 4 ) 建立了四种电荷泵锁相环的线性连续的相位域传输函数模型模型，并且分 析了相位噪声性能。 5 ) 在系统级对电荷泵锁相环进行了设计，建立了包括电荷泵锁相环非线性本 质和离散时问特性的行为模型，并且进行了仿真验证。 4 一 坐! 型垫奎堂堡主堡壅 第二章鉴相器与分频器 鉴相器与分频器是电荷泵锁相环中两个数字电路模块，鉴相器比较参考信弓 与分频器输出信号的相位，并且产生相应的误差信号，分频器是对压控振荡器输 出信号进行分频。 2 1 鉴相器 当电荷泵锁相环用作频率合成器时，鉴频鉴相器因具有频率获取能力而被 广泛地使用，当电荷锁相环用作时钟与数据恢复电路时，h o g g e 鉴相器和 a l e x a n d e r 鉴相器被广泛地使用。 2 1 1 鉴频鉴相器 图2 1 是鉴频鉴相器的触发器级逻缉电路，r 表示参考信号，v 表示分频器 输出信号，u 口是充电脉冲，d o w n 是放电脉冲【1 4 j 。鉴频鉴相器的工作原理是利用 时序逻辑电路产生三个状态去响应两个输入信号的上升沿或下降沿，在图2 1 中 是产生三个状态去响应输入信号上升沿。如果开始r 和v 都是低电平，当r 先 变为高电平时，u p 输出高电平，等到v 变为高电平时，d o w n 输出高电平，此时 u p 和d o w n 同时是高电平，因而产生复位脉冲使两个d 触发器复位，使u p 和d o w n 同时变为低电平。若v 先变为高电平，则情况与r 先变为高电平时类似。由前 面的的分析可得出u p 和d o w n 信号只可能有三个状态，即o o 、1 0 、0 1 ，当u p 和d o w n 是l l 时，则立即变为o o 。 当参考信号与分频器输出信号频率相同而r 的相位超前v 的相位时，u p 输出周期性的充电脉冲，其脉冲宽度正比于于r 和v 的相位差，而d o w n 输出一 直是低电位，若r 的相位滞后v 的相位，则相反的情况将会发生，这证明鉴频 鉴相器具有鉴相能力。当参考信号频率高于分频器输出信号频率时，u p 输出不 规则的充电脉冲，其脉冲平均脉冲占空比近似等于o 5 ，而d o w n 输出一直是低 电位，若r 的频率小于v 的频率，则相反的情况将会发生，这证明鉴频鉴相器 具有鉴频能力。 实际的鉴频鉴相器并不是理想的，即使参考信号与分频器输出信号同频同 相，在r 和v 的同时上升或下降时，u p 和d o w n 会同时产生瞬时脉冲。初看这 两个瞬时脉冲是不理想的，其实当相位误差非常小时，鉴频鉴相器的u p 和d o w n 信号来不及上升到高电平，因而不能开启电荷泵的开关，所以鉴频鉴相器会产生 鉴相死区现象【7 。为了解决这个问题，本文利用u p 和d o w n 产生的瞬时脉冲，并 且进一步加宽这两个瞬时脉冲，使得在相位误差非常小时也能够开启电荷泵的开 关。图2 2 是具有鉴相死区消除功能的鉴频鉴相器的触发器级逻缉电路”1 ，比 较图2 2 和图2 - 1 可以看出在图2 - 2 中加了一个延迟电路用来加宽瞬时脉冲。 r n 图2 - 1鉴频鉴相器的触发器级逻缉电路 c o n j a n t 1 p w n o w n u - p r - o p l 图2 - 2 具有鉴相死区消除功能的鉴频鉴相器的触发器级逻缉电路 鉴频鉴相器中d 触发器可以由两个相互耦合的r s 锁存器实现，其r s 锁存 器又可以由两个相互耦合的与非门、或非门实现。由于鉴频鉴相器的速度受制于 逻辑门的延迟和信号所经过的逻辑门个数，所以必须对鉴频鉴相器进行门级优 化。图2 - 3 是具有鉴相死区消除功能的鉴频鉴相器进过优化后的门级电路，这是 一个响应参考信号和分频器输出信号下降沿的三态鉴频鉴相器。图中关键信号路 径受制于两个相互耦合的二输入与非门，一个四输入与非门和延迟电路。这个鉴 频鉴相器在从一2 石到2 疗的范围内具有单调的相位误差传输函数，并且对d u t y c y c l e 不敏感。 本文用c m o s 静态逻辑实现了图2 3 所示鉴频鉴相器的门级电路，图2 4 是 用h s p i c e 仿真的在2 0 0 m h z 时的鉴相特性，图中依次是r 、v 、u p 和d o w n 的波 形，r 的相位超前v 的相位，u p 输出周期性的充电脉冲，其脉冲宽度正比于于 6 电了科技大学坝i ：论文 r 和v 的相位差，d o w n 输出瞬时脉冲是由延迟电路产生的，这个结果完全验证 了前面的分析。 r v 嚣 ：2 00 u 器4 暑2 盅。 嚣 # 2 0 o v 琶 曼2 盅0 图2 3 具有鉴相死区消除功能的箍频鉴相器进过优化后的i i 级电路 j 霹娲# 簸一 图2 - 4 a )r 端的电压波形 图2 - 4 ( b )v 端的电压波形 t i l e ( n n ) ( t i 班) 图2 4 ( c )u p 端的电压波形 一k 护卜扩卜十打卜廿卜十柑卜_ | 1 | 卜十 l i li il | | | i旷r r t w r 图2 - 4 ( c ) d o w n 端的电压波形 7 l 也f 科披大学硕l j 论文 图2 - 5 使用h s p i c e 仿真的鉴频特性，图中依次是r 、v 、u p 和d o w n 的波形， 参考信号r 的频率是2 5 0 m h z ，分频器输出信号v 的频率是2 0 0 m h z ，u p 输出 不规则的充电脉冲，其脉冲平均脉冲占空比近似等于0 5 ，而d o w n 输出瞬时脉 冲是由延迟电路产生的，这个结果也完全验证了前面的分析。 一 0 i 暑2 0 0 一 誊4 12 00 嚣4 雾2 善。 器4 52 20 图2 - 5 c a ) r 端的电压波形 图2 - 5 ( b )v 端的电压波形 图2 - 5 ( c ) u p 端的电压波形 图2 - 4 ( c ) d o w n 端的电压波形 2 1 2h o g g e 鉴相器 当电荷泵锁相环用作时钟与数据恢复电路时，因为n r z 数据会连续地出现 长串1 或0 ，这会导致鉴频鉴相器的d o w n 连续地输出高电平，所以鉴频鉴相器 不适合于时钟与数据恢复电路。h o g g e 鉴相器作为一种线性鉴相器被广泛应用于 时钟与数据恢复电路，图2 - 6 是h o g g e 鉴相器的触发器级逻辑电路，由一个d 触发器、一个d 锁存器和两个异或门构成。h o g g e 鉴相器的工作原理是仅仅当 8 乜了= 科技大学硕上论史 n r z 数据发生从l 到0 或从0 到l 的跳变时鉴相器才会响应输入信号，从而避 免了当n r z 数据连续地出现长串i 或0 时鉴相器产生错误的判断。 当输入n p , z 数据发生跳变时，u p 产生的充电脉冲宽度正比于输入n r z 数 据和时钟信号的相位误差，d o w n 产生的放电脉冲宽度是固定的，并且宽度为半 个时钟周期。当输入n r z 数据的跳边沿与时钟信号的下降沿完全同步时，u d 产 生的充电脉冲宽度和d o w n 产生的放电脉冲宽度相等，并且都是半个时钟周期。 当输入n r z 数据的跳交沿超前时钟信号的下降沿时，u p 产生的充电脉冲宽度超 过半个时钟周期，并且超过的宽度分量正比于相位误差，而d o w n 产生的放电脉 冲宽度固定不变。当输入n r z 数据的跳变沿滞后时钟信号的下降沿时，类似的 情况将会发生。 图2 7 和图2 - 8 是用s i m u l i n k 仿真的h o g g e 鉴相器的鉴相特性，图中依次 是输入n r z 数据、时钟信号、u p 和d o w n 的波形。图2 7 是在输入n r z 数据的 跳变沿和时钟信号的下降沿完全同步的t 青； 3 1 t 仿真的波形，由图可见完全符合上 面的分析。图2 - 8 时在n r z 数据的跳变沿超前时钟信号的下降沿的情况下仿真 的波形，这也符合上面的分析。 1 1 d d 6 图2 - 6h o g g e 鉴相嚣 图2 - 7 ( a ) 输入n r z 数据 图2 - 7 ( b ) 时钟信号 图2 - 7 ( c ) u p 端的波形 图2 - 7 ( d ) d o w n 端的波形 i 坚! 型垫墨兰塑! 丝墨一一 图2 - 8 ( a ) 输an r z 数据 图2 - 8 ( b ) 时钟信号 图2 - 8 ( c ) u p 端的波形 图2 - 8 ( d ) d o w n 端的波形 2 1 3a i e x a n d e r 鉴相器 h o g g e 鉴相器具有线性的鉴相特性，并且产生连续的相位误差信号，所以 使用h o g g e 鉴相器的时钟与数据恢复电路具有线性的跟踪特性。但是在某些应 用场合时钟与数据恢复电路需要非常快的建立特性，在这种情况下a l e x a n d e r 鉴 相器非常适用。a l e x a n d e r 鉴相器是一种非线性鉴相器，并且量化相位误差信号， 所以使用a l e x a n d e r 鉴相器的时钟与数据恢复电路具有非线性的跟踪特性和快的 建立时间。 图2 - 9 是a l e x a n d e r 鉴相器的触发器级逻辑电路，由三个d 触发器、一卜d 锁存器和两个异或门构成。a l e x a n d e r 鉴相器的工作原理是仅仅当n r z 数据发生 从1 到0 或从0 到l 的跳变时鉴相器才会响应输入信号，从而避免了当n r z 数 据连续地出现长串1 或0 时鉴相器产生错误的判断。当输入n r z 数据的跳变沿 超前时钟信号的下降沿时，u p 产生固定宽度的充电脉冲，脉冲宽度为一个时钟 周期，并且不随相位误差的大小而变化，而d o w n 一直输出低电平。当输入n r z 数据的跳变沿滞后时钟信号的下降沿时，类似的情况将会发生。从上面的分析中 可以看出a 1 e x a n d e r 鉴相器是一种典型的非线性鉴相器，只是比较相位误差的极 性，而不必较相位误差的大小。 图2 1 0 和图2 1 1 是用s i m u l i n k 仿真的a l e x a n d e r 鉴相器的鉴相特性，图中 依次是输入n r z 数据、时钟信号、u p 和d o w n 的波形。图2 1 0 是在输入n r z 数据的跳变沿超前时钟信号的下降沿的情况下仿真的波形，u p 产生固定宽度的 充电脉冲，脉冲宽度为一个时钟周期，而d o w n 直输出低电平，这完全验证了 所分析的结果。图2 ，1 1 是在输入n r z 数据的跳变沿滞后时钟信号的下降沿的情 况下仿真的波形，d o w n 产生固定宽度的充电脉冲，脉冲宽度为一个时钟周期， 电子科技人学硕 = 论文 并且不随相位误差的大小而变化，而u p 一直输出低电平，这也完全验证了所分 析的结果。 n t a c l k d o c l k 0 1 丽p e r a t o r llh 兰竺! c b 矗d u f l i p - f l o p 2 d 0 c l k ! c l r 1 0 图2 - 9a l e x a n d e r 鉴相器 c1 0 dl j t o h 廿” l o g i c i o p er a t or l 啦， l o g i o a l o p e t a t o r z 图2 - 1 0 ( a ) 输入n r z 数据 图2 - 1 0 ( b ) 时钟信号 图2 1 0 ( c ) u p 端的波形 图2 - i 0 ( d ) d o w n 端的波形 图2 一】( a ) 输入n r z 数据 图2 - 1 l ( b ) 时钟信号 图2 - i i ( c ) u p 端的波形 图2 - 1 l ( d ) d o w n 端的波形 。萋i 茜 明 皇王型垫查兰堡主丝兰 2 2 分频器 在分数分频的电荷泵锁相环中，分频器必须在高速高频的条件下工作，同 时分频器必须具有可编程分频特性。但是很难同时满足这两个条件，为了解决这 个；o l 题，一般分频器设计划分为两级，即前置双模高速分频器与低速可编程分频 器。因为通常用标准数字单元库对低速可编程分频器电路进行逻辑综合，所以本 文只讨论前置双模高速分频器，前置双模高速分频器由前置固定分频模数分频器 和双模分频器级连构成。 2 2 1 前置固定模数分频器 在高速数字电路设计领域，动态逻辑和源极耦合逻辑这两种技术占主导地 位。源极耦合逻辑是采用差分信号路径，对电源噪声抑制能力比较强，并且速度 最快的逻辑电路，光纤通信用的数据与时钟恢复电路中的h o g g e 鉴相器和 a l e x a n d e r 鉴相器通常采用源极耦合逻辑电路技术来实现。但是源极耦合逻辑电 路需要很大的静态电流，一般在几个毫安培量级，并且需要偏置电路，功耗是非 常大，逻辑电路设计复杂。 动态逻辑电路是一种高速逻辑电路，但速度比源极耦合逻辑电路要慢。动 态逻辑电路没有静态功耗，并且功耗低，是无比例逻辑电路。动态逻辑电路的工 作过程分为p r e c h a r g ep h a s e 和e v a l u a t ep h a s e 两个阶段，并且是依靠电路的寄生 电容来冲放电，需要不断地r e f r e s h 以避免因电荷泄漏造成的电平变化。 因为前置固定模数分频器般由除2 分频器级连构成，所以本文用动态逻 辑电路设计除2 分频器。把d 触发器的反向输出端接到输入端，并且被分频的 输入信号接到时钟输入端，这样就构成了一个除2 分频电路，因此除2 分频器的 设计主要是触发器的设计。个触发器是由两个锁存器构成，图2 1 2 是两相时 钟动态锁存器电路，在图中c l k l 和c l k 2 是互补的两相时钟。当c l k l 是高电平， 并且e l k 2 是低电平时，动态锁存器处于p r e c h a r g ep h a s e 阶段：当c l k l 是低电平， 并且e l k 2 是高电平时，动态锁存器处于e v a l u a t ep h a s e 阶段。但是这种动态锁存 器需要互补的两相时钟，设计比较复杂。 单相时钟动态逻辑电路因为不需要互补的两相时钟而倍受青睐 5 】，图2 1 3 是t u r es i n g l ep h a s ec l o c k e dl a t c h 。其中图2 1 3 ( a ) 是d o u b l en c 2 m o sl a t c h 的电路，仅仅当c l k 是高电平时，锁存器处于传输状态。图2 1 3 ( b ) 是d o u b l e p - c 2 m o sl a t c h 的电路，仅仅当c l k 是低电平时，锁存器处于传输状态。t u r e s i n g l ep h a s ec l o c k e dl a t c h 的优点是简单的时钟分布，并且速度非常高。图2 1 4 是由一个d o u b l e 一c 2 m o sl a t c h 和一个d o u b l ep - c 2 m o sl a t c h 级连构成 1 2 坐王塑垫盔兰翌主笙苎 的下降沿触发的触发器。 jr 掣 叫；“ h 匡 t 一参 酬旨 l r 叫譬 审 卜 i 一一叫拿j ，_ 掌 羚 0 叶i 掺 j 鞔 ； 。 i 酬昏蚓昏 ! 叫毒“1 ，叫焉”； ：一j 一一 图2 1 2 两相时钟动态锁存器图2 1 3 ( a ) d o u b l en c 2 m o sl a t c h 图2 - 1 3 ( b ) d o u b l ep c2 m o sl a t c h图2 - 1 4 两个锬存器级连构成的下降沿触发器 但是图2 1 4 所示的下降沿触发的触发器不能提供反向输出信号，因而不能 直接构成除2 分频器，同时这种触发器的速度不够高，特别是对于g i - i z 的高速 分频器的设计存在相当的困难。为了解决这两个问题，本文对图2 1 4 所示的下 降沿触发的触发器进行简化。图2 1 5 是经过优化的真实单相时钟逻辑电路构成 的下降沿触发的触发器，图中总共只有九个晶体管 1 6 1 。当e l k 是高电平时，左边 三个晶体管构成的锁存器处于传输状态，右边三个晶体管构成的锁存器处于锁存 状态，并且右边的锁存器处于p r e c h a r g e p h a s e 阶段。当e l k 是低电平时，左边的 锁存器处于锁存状态，右边的锁存器处于传输状态，并且右边的锁存器处于 善，。j气“岭卜口 酬 酬 q e v a l u a t ep h a s e 阶段。从图中可以看出输出信号与输入信号反向，因而可以直接把 输出信号接到输入端构成除2 分频器。图2 - 1 6 是用上升沿触发的触发器构成的 除2 分频器，图中把输出信号直接接到触发器的数据输入端，被分频的信号接到 时钟输入端。图2 1 7 ( a ) 和图2 一1 7 ( b ) 分别是对1 g h z 正弦波时钟和1 5 g h z 正弦波 时钟进行除2 分频时用c a d e n c e 仿真的波形，这证实了除2 分频器的分频频率可 以达到g h z 的范围。 一 畛势叫臣 ： 。”一 f 1 巳 1 。 e 刊巨 ”一一一一一一一 卜。 审 图2 - 1 5 经过优化的t s p c 下降沿触发器 7 0 50 j ，毋 一 1 0 1 0 5a 一 ) 3 ，0 10 1 毋 0 图2 1 6 上升沿触发器构成的除2 分频器 图2 - 1 7 ( a ) 对i g h z 正弦波时钟进行分频时的仿真波形 ： 图2 - 1 7 ( b ) 对1 5 g h z 正弦波时钟进行分频时的仿真波形 1 4 ，卅h；一h 1 酬 叫 电了科技人学硕 j 论文 2 2 2 双模分频器 双模分频器支持两种分频比，一般情况下所设计的分频比是v + 1 ，并且 依据相应的控制信号来选择。尽管在实际应用场合中所要求的双模分频器的分频 比各不相同，但是这些模数的双模分频器都是以除2 3 分频器和除3 4 分频器作 为核心电路来实现。 图2 1 8 是一个除2 3 分频器的触发器级电路，由两个d 触发器和相应的控 制逻辑组成。当c o n 是低电平时，左边d 触发器的d 输入端被置零，此时分频 器利用右边d 触发器构成除2 分频器。当c o n 是高电平时，右边d 触发器的反 向输出直接接到左边d 触发器的d 输入端，此时分频器利用两个d 触发器和一 个或门组成除3 分频器，并且电路只有三个逻辑状态，若用o 。绋分别表示左右 两个触发器的正向输出，则电路逻辑状态图是0 0 j 1 1 寸0 1 一o o ，状态1 0 不可 能出现，图2 1 9 是除2 3 分频器的输出波形。 i n 图2 - 1 8 除2 1 3 分频器 图2 1 9 ( a ) 输入信号 图2 - 1 9 ( b ) 除2 分频输出信号 o u t 图2 - 1 9 ( c ) 除3 分频输出信号 图2 - 2 0 是一个除3 4 分频器的触发器级电路，由两个d 触发器和相应的