（电路与系统专业论文）soc低功耗技术的研究及在物理设计中的应用.pdf

摘要 i i l ll ll li lfl l l ll li u l y 2 11 4 3 8 0 摘要 在数字超大规模集成电路( v l s i ) 设计中，低功耗设计成为越来越备受关注的 一个问题，尤其是对于便携式和高性能的系统。当集成电路的工艺发展进入深亚 微米和超深亚微米阶段，功耗已经成为制约芯片性能的关键因素。低的能量消耗 可以节约封装成本，延长移动便携设备的电池寿命。因此，对低功耗设计技术的 研究和应用是未来进行芯片设计的重要方向。 本文首先主要研究和分析了c m o s 电路的主要功耗来源，功耗来源包括动 态功耗和静态功耗。其中动态功耗包括丌关功耗和内部功耗，静态功耗的主要来 源为亚阈值泄漏电流。然后，着重研究和分析了芯片设计的各个抽象层次上的低 功耗设计方法，层次化低功耗设计分别从制造工艺级、电路级、门级、寄存器传 输级( r t l ) 、体系结构级以及系统级研究了所应用的低功耗设计技术。其中，制 造工艺级主要分析了封装和工艺技术对功耗的影响；电路级低功耗技术重点分析 了多电源电压技术降低功耗的技术，同时分析了路径平衡技术降低功耗的技术； 门级低功耗技术主要分析了门级电路的功耗优化技术和多阈值电压优化技术；寄 存器传输级低功耗技术主要分析了门控时钟降低功耗的技术；体系结构级低功耗 技术主要分析了并行结构低功耗技术和流水线结构低功耗技术；系统级主要分析 了电源门控技术降低系统的静态功耗技术。抽象的层次越高所能降低的功耗越 多。 最后，结合一款可重构视频解码芯片的物理设计，该芯片采用的为t s m c 6 5 n ml p 的工艺，具体阐述了芯片物理后端的设计流程。我们使用s y n o p s y s 公 司的工具i cc o m p i l e r 完成后端的布局布线的工作，以i 局布线为后端物理设计的 核心部分，其完成的质量直接影响着芯片的性能。该芯片采用了门控时钟技术很 好的降低了芯片的动态功耗，同时在整个后端布局布线的过程中采用了多阈值电 压优化的方法很好的降低了芯片的静态功耗。多闽值电压优化的方法贯穿于芯片 设计的整个过程中，我们在逻辑综合阶段和后端的布局阶段以及布线阶段都使用 多阈值优化静态功耗的方法，很好的取得了时序优化和功耗优化的折中。 关键词：低功耗；层次化；多阈值电压；布局布线；物理设计 i i a b s t r a c t a bs t r a c t l o wp o w e rd e s i g ni sa t t r a c t i n gag r e a td e a lo fa t t e n t i o ni nv l s id i g i t a ld e s i g n ， e s p e c i a l l yf o rp o r t a b l es y s t e m sa n dh i g hp e r f o r m a n c es y s t e m s a st h ep r o c e s so f i n t e g r a t e dc i r c u i t sh a se n t e r e di n t od e e ps u b m i c r o na n du l t r ad e e ps u b m i c r o ne r a ， p o w e rd i s s i p a t i o nh a sb e c o m et h ec r i t i c a lf a c t o r st o r e s t r i c tt h ep e r f o r m a n c eo ft h e c h i p l o wp o w e rd i s s i p a t i o nc a ns a v et h e c o s to ft h ep a c k a g i n ga n dp r o l o n gt h e b a t t e r yl i f eo ft h ep o r t a b l ed e v i c e s t h e r e f o r ed e v e l o p i n gt h el o wp o w e rt e c h n o l o g yi s a l li m p o r t a n td i r e c t i o nf o rt h ef u t u r ei cd e s i g n s t h et h e s i sf i r s t l ys t u d i e da n da n a l y z e dt h em a i np o w e rs o u r c eo ft h ec m o s c i r c u i t t h ep o w e rs o u r c ec o n t a i n sd y n a m i cp o w e ra n ds t a t i cp o w e r , t h ed y n a m i c p o w e rc o n t a i n s s w i t c h p o w e ra n di n t e r n a lp o w e r , m e a n w h i l et h es u b - t h r e s h o l d l e a k a g ec u r r e n ti st h em a i ns o u r c eo ft h es t a t i cp o w e r t h e nv a r i o u sl o w e rp o w e r d e s i g nm e t h o d o l o g i e sa td i f f e r e n tl e v e l so fa b s t r a c t i o na r ea n a l y z e d t h eh i e r a r c h i c a l l o wp o w e rd e s i g nm e t h o d o l o g i e si n c l u d ep r o c e s sl e v e l ，c i r c u i tl e v e l ，g a t ei e v e l ，r t l l e v e l ，a r c h i t e c t u r a ll e v e la n ds y s t e ml e v e l t h ep r o c e s sl e v e lm a i n l ya n a l y z e st h e i n f l u e n c eo ft h ep a c k a g i n ga n dm a n u f a c t u r et e c h n o l o g yt ot h ep o w e r , t h ec i r c u i tl e v e l m a i n l ya n a l y z e dt h et e c h n o l o g yo ft h em u l t i - s u p p l yv o l t a g e ( m s v ) ，a l s oa n a l y z e dt h e p a t hb a l a n c et e c h n o l o g y t h eg a t el e v e ll o wp o w e rt e c h n o l o g ym a i n l ya n a l y z e dg a t e l e v e lp o w e ro p t i m i z a t i o na n dm u l t i - t h r e s h o l dc m o sc i r c u i to p t i m i z a t i o n t h er t l l e v e lm a i n l ya n a l y z e dc l o c kg a t i n gl o wp o w e rt e c h n o l o g y t h ea r c h i t e c t u r a ll e v e l a n a l y z e dp a r a l l e ls t r u c t u r ea n dp i p e l i n es t r u c t u r et os a v et h ep o w e r t h es y s t e ml e v e l a n a l y z e dp o w e rg a t i n gt e c h n o l o g yt o r e d u c et h el e a k a g ep o w e r t h eh i g h e rt h e a b s t r a c tl e v e li s ，t h em o r ep o w e rc a ns a v e f i n a l l y , t h ef l o wo ft h ed i 百t a lb a c k e n di se x p l a i n e da c c o r d i n gt ot h ep h y s i c a l d e s i g no ft h er e c o n f i g u r a b l ev i d e od e c o d e rc h i pw h i c hi sb a s e do nt s m c6 5 n ml p p r o c e s s t h ep l a c ea n dr o u t eo ft h ec h i pi sf i n i s h e db yt h es y n o p s y st o o li cc o m p i l e r , w h i c hi st h em o s ti m p o r t a n ts t e po ft h ed i g i t a lb a c k e n d t h eq u a l i t yo ft h ep l a c ea n d r o u t ed i r e c t l yi n f l u e n c e st h ep e r f o r m a n c eo ft h ec h i p t h er e c o n f i g u r a b l ev i d e o d e c o d e rc h i pa d o p t sc l o c k g a t i n gt e c h n o l o g y t or e d u c et h ed y n a m i cp o w e ra n d i i i a b s t r a c t m u l t i t h r e s h o l dt e c h n o l o g yt or e d u c et h es t a t i cp o w e r t h em u l t i t h r e s h o l dt e c h n o l o g y i su s e dt h r o u g h o u tt h ew h o l ep r o c e s so ft h ec h i pd e s i g n ，w h i c hi n c l u d e sl o g i c s y n t h e s i sp r o c e s sa n dp la c ea n dr o u t ep r o c e s s b a l a n c i n gt h et i m i n go p t i m i z a t i o na n d p o w e ro p t i m i z a t i o ni sa c h i e v e dp e r f e c t l y k e y w o r d s ：l o wp o w e r ；h i e r a r c h i c a l ；m u l t i t h r e s h o l d ；p l a c ea n dr o u t e ；p h y s i c a l d e s i g n i v 第一章绪论 第一章绪论 1 1 低功耗技术研究的背景以及意义 自从晶体管的发明以来，集成电路的发展经历了从手工设计阶段、小规模集 成电路设计阶段、大规模集成电路设计阶段以及现在的超大规模集成电路的设计 阶段。集成电路的发展正如i n t e l 创始人之一的摩尔所提出的摩尔定律所描述的 那样，即芯片的集成度每隔1 8 个月会翻一倍。片上系统( s o c ，s y s t e mo nc h i p ) 集成的晶体管数目的不断剧增同时也伴随着工艺的特征尺寸的不断缩小。特征尺 寸的不断缩小可以使得睢个片上系统可以集成更多的品体管。特征尺寸的发展经 历了0 3 5 u m 到0 18 u m 的深亚微米阶段( d e e ps u b m i c r o n ) 以及9 0 n m 、6 5 n m 、4 0 n m 、 2 8 n m 的超深亚微米阶段( u l t r ad e e ps u b m i c r o n ) 。特征尺寸的不断发展足由于半 导体制造技术的不断发展，其中最为关键的制造技术为光刻技术。光刻技术为一 种精密的微细加工技术，随着特征尺寸进入超深亚微米阶段，所要求的光刻技术 的波长越来越短。国内主要的芯片生产厂商有台积电( t s m c ) 、中芯国际( s m i c ) 等，其中t s m c 的6 5 n m 、4 0 n m 的工艺节点已经可以量产。工艺的发展会带来 设计技术的不断更新。 如今设计的芯片需要处理的数据量是巨大的，处理速度已达到g h z 的水平。 处理器的处理速度和处理数据的能力都得到了很大的提高。因而芯片的复杂度是 非常之大的，所集成的晶体管数日可以达到上亿个。这些晶体管集成在个硅片 上并且在g h z 的水平下运行必将导致芯片的功耗是巨大的。以前设计的芯片只 考虑芯片的时序和面积方面，而很少考虑功耗的因素。在超深亚微米下，阈值电 压也随之降低，导致亚阈值电流也随之增大，如6 5 n m 下静态泄漏功耗可以达到 动态功耗的水平。因而，功耗已经成为制约芯片朝着高速、高集成度方向发展的 重要因素，功耗的大量增加会导致芯片工作状况的下降，影响芯片的质量，低功 耗设计技术应运而生，成为集成电路设计工程师所必须掌握的设计技术。 如今便携式设备广泛应用于日常生活中，比如笔记本电脑，移动电话，以及 个人数字助理( p d a s ) ，这些设备的供电由电池产生，因而采用低功耗技术可以降 低这些设备所消耗的能量，延长电池的寿命。由于大量的功耗会产生过多的热量 从而对芯片的可靠性产生影响，因而低功耗技术有助于提高产品的质量，增加产 品的无故障时间，延长产品的使用时间。同时低功耗技术的应用减少了热量的产 l s o c 低功耗技术的研究及在物理设计中的应用 生，从封装角度来说可以节约封装的成本，可以选择成本较低的塑料封装即可， 而不必选择成本昂贵的陶瓷封装等。将低功耗技术应用于超深亚微米设计中意义 更大。超深亚微米下芯片的集成度很大导致芯片的功耗密度和电流密度的不断增 大，因而低功耗技术有助于提升超深亚微米下芯片的性能和可靠性。同时，降低 功耗在一定程度上降低了电迁移( e l e c t r om i g r a t i o n ) 现象的发生以及减少了电压 降( i r d r o p ) 的大小。在实际的设计中需要取得功耗、延时、面积这三个因素的平 衡。 1 2 低功耗技术的研究情况 低功耗设计技术要求在设计的初期就要将功耗考虑为设计的约束之一。常用 的低功耗技术包括：门控时钟降低动念功耗的技术、多闽值电压优化降低静念功 耗的技术、多电压设计降低动态功耗的技术、变阈值电压降低静念功耗的技术以 及门控电源降低静态功耗的技术。如下表所示为各种低功耗设计技术之间的比 较： 表1 1 各种低功耗设计技术比较 t a b l e1 1t h ec o m p a r i s o no fl o wp o w e r t e c h n o l o g y 影响静态动态功耗时序面积 功耗牺牲牺牲对实现方法的影响 低功耗 设计方法 架构设计验证实现 、 多阈值优化6 倍 o 少少无低无低 门控时钟 o2 0 少少无低低中等 多电源电压设2 信 4 0 5 0 一此 少 名， 中等中等同同 计 电源门控 1 0 5 0o一此 一止匕 局高尚同 倍 动态电压频率 2 34 0 一7 0 此 一此 高高同同 自适应调节倍 以上所示的低功耗设计技术分别应用于设计的不同阶段进行，这些低功耗技术主 2 第一章绪论 要围绕电源电压、阂值电压以及频率等方面来降低功耗。 设计的不同阶段按照不同的抽象层次，可以分为工艺级、电路级、门级、寄 存器传输级、体系结构级以及系统级等设计层次上进行功耗的降低。般抽象的 层次越高所能降低的功耗越多。如下表所示为不同的设计层次所能降低的功耗比 例： 表1 2 不同的设计层次对功耗的影响 t a b l e1 2t h ei n f l u e n c eo fd i f f e r e n td e s i g nl e v e l st ot h ep o w e r 抽象的层次降低功耗的比例所使用的低功耗技术 系统级 5 0 - 9 0 电源门控技术、功耗管理技术等 r t l 级3 0 - 5 0 门控时钟技术等 逻辑门级 2 0 3 0 门尺弋r 优化、多阈值优化等 电路级1 0 - 2 0 路径平衡技术等 系统级所能降低的功耗是最多的，但问时实现的难度也是比较大的。 1 3 论文的组织结构 本文阐述了芯片功耗的主要米源以及分析了在各个抽象层次上降低芯片功 耗的方法，最后结合可重构项目中视频解码芯片的物理设计实现，具体阐述了芯 片的后端物理设计流程以及所运用到的低功耗技术。该论文的组织结构如下所 示： 第一章为绪论部分，阐述了课题的研究背景和意义，以及低功耗技术的研究 现状。 第二章具体阐述和分析了功耗的来源，包括动态功耗和静态功耗的主要来源 以及产生机理，为低功耗设计方法提供理论依据。 第三章阐述了在各个设计的抽象层次上进行功耗降低的各种低功耗设计方 法。主要包括工艺级、电路级、门级、寄存器传输级、体系结构级以及系统级上 进行各种低功耗技术的方法研究。 第四章为基于一款可重构视频解码芯片的后端物理设计具体阐述后端物理 设计的设计流程以及物理设计中所运用的低功耗设计技术，主要包括逻辑综合的 多阈值优化和后端物理设计的多阈值电压的优化过程以及门控时钟技术。 最后为总结和展望，总结了本文所做的研究工作，同时对以后的工作研究提 气 s o c 低功耗技术的研究及在物理设计中的应用 出了建议以及研究方向。 4 第二章c m o s 电路功耗的来源及分析 第二章c m o s 电路功耗的来源及分析 以自i 的集成电路设计者往往只关注芯片的面积和时序问题，而忽略对芯片的 功耗的分析。如今随着集成电路制造工艺朝着深亚微米和超深亚微米方向的发 展，集成度不断的提高，功耗的问题成为集成电路设计者关注的一个重要的问题。 在设计的时候若不考虑功耗的问题，可能会导致电路某些部分由于功耗过大引起 温度过高从而使得系统工作不稳定或失效。在芯片的后端物理设计中，功耗的大 小影响着电源网络的电压降的大小，从而影响着芯片的时序问题。因此，功耗问 题和面积以及时序问题是不可分割的，都是影响芯片性能重要的参数指标。 数字集成电路的功耗分为两个部分即动念功耗( d y n a m i cp o w e r ) 署n 静态功耗 ( s t a t i cp o w e r ) ，其中动念功耗包括丌关功耗( s w i t c hp o w e r ) s 1 内部功耗( i n t e r n a l p o w e r ) 。动态功耗的大小与单元输入的转换时问、输出的负载电容以及电路的翻 转率有关；静态功耗与输入管脚的状态以及所处的工艺角( c o m e r ) 有关。如图2 1 所示为动态功耗和静态功耗的示意图： i s w i t c h - c h a r g e d i s c h a r g ec u r r e n t i i n t e n i a l ： i n t e m a lc u r r e n t i l e a k a g e ：l e a k a g ec u r r e n t 图2 1 功耗来源 f i g u r e2 1t h es o u r c eo ft h ep o w e rc o n s u m p t i o n 2 1 动态功耗 动态功耗是芯片处于工作的时候产生的，在工艺节点为0 1 8 u r n 甚至o 1 3 u r n 5 s o c 低功耗技术的研究及在物理设计中的应用 以上的时候，动态功耗占据着整个芯片功耗的主要来源1 1 。动念功耗又包含开关 功耗和内部功耗。 2 1 1 开关功耗 开关功耗( s w i t c hp o w e r ) 为电路结点翻转的时候向各个电路结点电容充电或 者放电时所产生的功耗，其为动态功耗的主要来源。如图2 2 所示： 图2 2 丌关功耗 f i g u r e2 2s w i t c hp o w e r l o a d 当电容气d 通过p m o s 管充电的时候，其电压会从零升高到v d d ，这时候会从 电源吸收一部分的能量。吸收的能量其中一部分消耗在p m o s 的晶体管中，其 余的能量会被存放在负载电容气d 中。当n m o s 管被打开时，储存在电容中的 能量会被泄放出去，在n m o s 管中消耗掉，这时候结点电压会从v d d 下降到零。 下面推导一下结点电容进行充放电的时候，能量转换的精确大小。现在假设输入 的波形具有零的上升或下降时f j j ( t r a n s i t i o nt i m e ) ，即n m o s 和p m o s 器件不会同 时导通，当输入信号从v d d 下降到零时，输出结点会从零电压充电至v d d ，此 时从电源吸收的能量为： = i 钿鲫出= 脚了0 ，1 虬出= i o d c 埘彳j 虬= c 喇v o d 2 ， 该能量即是电源所消耗的总能量。其中储存在电容上的能量为： 6 第二章c m o s 电路功耗的来源及分析 耳= i 钿国啦鲁啦= 町一= 垒字亿2 ， 由上面两个公式可以看出，从电源吸收的能量只有半被储存在结点电容上，还 有一半消耗在p m o s 晶体管中。当输入的信号从零上升到v d d 的时候，储存在 结点电容上的能量会从n m o s 晶体管释放出去。因此，每一个丌关周期( 结点电 压由低到高和由高到低所组成) 所消耗的电源能量为气j v d d 2 。计算总的功耗还 需要考虑器件的翻转频率，动态丌关功耗可由下式表示【2 】： 只州枷= a c t 刚v d d ! f ( 2 3 ) 其中，口为丌关活动因子，表示每个时钟周期发生状态变化器件的个数，厂为消 耗能量的翻转的频率，v d d 为电源电压值，为负载电容值。 由上式可以看出，丌关功耗与负载电容，电路的工作频率以及电源的二次 方等因数有关。因此降低负载电容，降低电路的工作的翻转率，以及降低电源电 压都可以有效的降低芯片的开关功耗。在芯片物理的后端设计中，优化：签片的动 态功耗技术中，将翻转率高的器件引脚接到负载电容小的引线上，改变器件的位 置使得器件之间的连线电容最小等。在低功耗设计中，为了降低电路的翻转率， 采用门控时钟的方法使得不需要翻转的寄存器不翻转，从而减少电路的翻转率。 由于开关功耗与电源电压的平方成正比，所以在不改变电路结构的情况下降低电 压可以显著降低开关功耗，但降低电压会导致电路性能的下降，当电源电压接近 阈值电压的时候，电路的延时会增加并且漏电流也会迅速增大。因此一般v d d 应不小于2 v t 【3 1 。 2 1 2 内部功耗 内部功耗( i n t e r n a lp o w e r ) 是指在器件内部消耗的功耗，包括内部短路功耗和 内部开关功耗。内部短路功耗为内部功耗的主要部分。内部短路功耗是指p m o s 管和n m o s 管由于同时导通而消耗的功耗。由于上面开关功耗的推导是在输入 信号的上升或下降时间为零的理想情况下得出的，而实际中信号的上升或下降的 时间不可能为零，当电路状态改变的时候即从高电平变成低电平或从低电平变成 高电平的时候，假设n m o s 管和p m o s 晶体管的阈值电压分别为v t n 和v 1 1 p ， 输入电压为v i n ，当v t n b 图3 1 8 一