（计算机应用技术专业论文）基于ras结构的soc测试方法的应用研究.pdf

基于r a s 结构的s o c 测试方法的应用研究 摘要 微电子技术的迅速发展促进了片上系统( s o c ) 的出现，并由此将集成 电路带入了一个新的发展时期。由于s o c 采用的是以复用i p 芯核为主的设计 技术，因而既能加快开发进度，又能提高系统整体性能。但随着超大规模集 成电路( v l s i ) 制造技术的进一步发展，芯片的集成度越来越高，加上s o c 集成i p 核数目的增多，功能越来越复杂，s o c 的测试数据量也随之急剧增加， 而对其测试访问也变得更加困难，进而也就为s o c 的测试带来了更大的挑 战。 在v l s i 钡0 试中采用的扫描结构可提高电路内部节点的可控制性和 可观测性，现已在v l s i 内部和外部测试中得到大量应用，并已成功应 用于当前流行的可测试性设计方法之中。但传统的串行扫描技术由于 对数据逐位串行操作的特点，随着测试数据量的增大，该结构已经逐 渐不能适应目前测试工作的需要，而r a n d o ma c c e s ss c a n 技术则可以有 效的解决目前测试工作中面临的测试数据量大，测试时间过长，测试 功耗过大等问题。本文对r a s 的结构，扫描单元，解码结构，以及基于 r a s 的数据压缩，测试功耗和测试时间等内容进行了研究。 本文从r a s 基本结构入手，根据r a s 结构的寻址特性，改进了传统 二维地址解码结构，同时利用触发器的反向输出，进一步精简了r a s 的扫描单元，在降低硬件开销的基础上，取得了不错的数据压缩效果， 同时减少了测试时间，而测试功耗与传统的串行扫描技术相比，几乎 可以忽略不计。该方法与其他方法相比，具有硬件开销小，解码结构 简单，大大降低了解码的复杂性。 此外，本文结合相容原理，通过分析测试集合的特性，对扫描单 元进行相容分组处理后，再结合改进的r a s 结构，对数据进行进一步的 优化处理。实验结果表明，该方法的数据压缩率达到了7 7 5 3 ，而且 在数据压缩率和测试时间上也明显优于其它几种基于r a s 的测试方法。 关键词：串行扫描；随机存取扫描；数据压缩；测试功耗；测试时间 t h er e s e a r c ho fs o ct e s tm e t h o db a s e do nr a s ar c h i t e e t ur e a b s t r a c t t h er a p i dp r o g r e s si nm i c r o e l e c t r o n i ct e c h n o l o g yp r o m o t e st h ea d v e n to f s y s t e m - o n a c h i p ( s o c ) ，w h i c hb r i n g si n t e g r a t ec i r c u i t ( i c ) i n t oan e wp e r i o d o fd e v e l o p m e n t t h ed e s i g no fs o cm a i n l ya d o p t st h et e c h n i q u eo fr e u s a b l e i n t e l l e c t u a l p r o p e f t y ( i p ) c o r e s ，s oi tc a na c c e l e r a t et h ep r o c e s so fd e v e l o p m e n t a n di m p r o v et h es y s t e mp e r f o r m a n c e h o w e v e r ，w i t ht h ed e v e l o p m e n to ft h e v l sim a n u f a c t u r et e c h n o l o g y ，t h eh i g h e ra n dh i g h e rd e g r e eo fi n t e g r a t i o n i nac i r c u i ta n dt h ei n c r e a s en u m b e ro fi pc o r e si n t e g r a t e d ，a n di t sf u n c t i o n b e c o m i n gm o r ec o m p l e x ，t e s td a t av o l u m eg r o w sq u i c k l y ，a n dt e s ta c c e s si sa l s o m o r ed i f f i c u l t a l lt h e s ec a s e sp o s et h em o r ec h a l l e n g e sf o rs o ct e s t s c a ns t r u c t u r e su s e di nv l s it e s t sg i v eav e r yg o o ds o l u t i o nf o r i n c r e a s i n gt h ec o n t r o l l a b i l i t ya n do b s e r v a b i l i t yo fi n t e r n a ln o d e so ft h e c i r c u i t t h e yh a v es u c c e s s f u l l yb e e nu s e di nt h ep r e v a l e n ta p p r o a c h e so f d e s i g nf o rt e s t a b i l i t y ( d f t ) b u ta l o n gw i t ht h em a n i f o l do ft e s td a t a v o l u m e ，t h et r a d i t i o ns e r i a ls c a n sc h a r a c t e r i s t i cm a d et h es c a ns t r u c t u r e s d o e s n tc o i n c i d e n tw i t ht h en e e do ft o d a y st e s t t h er a n d o ma c c e s ss c a n m e t h o dc a nd e a lw i t ht h r e et e s tp r o b l e m ：t e s td a t av o l u m e ，t e s tp o w e r d i s s i p a t i o na n dt e s ta p p l i c a t i o nt i m e t h i sd i s s e r t a t i o nm a k e sr e s e a r c hi nt h e a r c h i t e c t u r eo fr a s ，t h er a ss c a ne e l la n dt e s td a t ac o m p r e s s i o n ，t e s tp o w e r d i s s i p a t i o na n dt e s ta p p l i c a t i o nt i m eb a s e do nt h er a s t h ed i s s e r t a t i o na n a l y s e st h er a s sb a s i ca r c h i t e c t u r e ，a n di m p r o v et h e t w o d i m e n s i o na d d r e s ss t r u c t u r ea c c o r dt h er a sc h a r a c t e r i s t i c ，a n da tt h e s a m et i m e ，m a k eu s eo ft h er e v e r s eo u t p u to ft h ef l i p - f l o pt or e d u c et h e f l i p f l o p s o v e r h e a df u r t h e r c o m p a r ew i t ht h et r a d i t i o ns e r i a ls c a n m e t h o d ，t h er a sm e t h o d st e s tp o w e rd i s s i p a t i o nc a nb ei g n o r e d ，w i t ht h e g r e a tr e d u c t i o ni nt e s td a t av o l u m ea n dt e s ta p p l i c a t i o nt i m e m e a n w h i l e ，t h ed i s s e r t a t i o nm a k eu s eo ft h ec o m p a t i b i l i t yo ft h et e s t v e c t o rt og r o u pt h es c a nc e ll ，a n df u r t h e ro p t i m i z et h en e wt e s ts e ta i m e d a tt h et e s tp o w e rd i s s i p a t i o n e x p e r i m e n t a lo nb e n c h m a r kc i r c u i t sh a v e s h o w no na v e r a g e 7 7 53 r e d u c t i o ni nt e s td a t av o l u m e ，a n dc o m p a r ew i t h o t h e rt e s tm e t h o db a s e do nr a s ，o u rm e t h o de x c e l l e do t h e rm e t h o dm u c h a tt e s td a t ac o m p r e s s i o nr a t i oa n dt e s ta p p l i c a t i o nt i m e k e y w o r d s ：s e r i a ls c a n ；r a n d o ma c c e s ss c a n ；d a t ac o m p r e s s i o n ：t e s t p o w e rd i s s i p a t i o n ；t e s ta p p l i c a t i o nt i m e 插图清单 图2 1 缺陷水平与成品率和缺陷覆盖率的关系曲线- 1 1 图2 2 一般性故障模拟示意图1 l 图2 3 用于选择测试生成中目标故障的故障模拟1 2 图2 - 4 扫描路径示意图1 7 图2 5 扫描路径设计示例1 9 图2 6 内建自测试电路的一般结构2 l 图3 1 基本的r a s 结构2 4 图3 2 改进的r a s 扫描单元2 5 图3 3 解码电路2 7 图3 - 4 编码举例2 8 图3 5 利用海明举例构造测试向量序列示例3 0 图3 - 6 改进的模拟退火算法3 0 图4 一l 输入精简示例3 5 图4 2 扫描单元着色分组示例3 7 图4 3 解压结构图3 8 表格清单 表3 1r a s 扫描单元工作模式2 6 表3 2 假定的测试集合2 9 表3 3 本方案和串行扫描结构在测试时间和测试数据量的对比3 1 表3 - 4 本方案r a s 结构的电路数据3 2 表3 5 本方案与串行扫描结构的功耗对比3 3 表4 一l 本方案与文献 4 7 方案测试数据量和测试时间的比较3 9 表4 2 本方案与文献 4 8 4 9 测试数据量的比较4 0 表4 3 测试功耗对比4 0 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究 成果。据我所知，除了文中特别加以标志和致谢的地方外，论文中不包含其他人已 经发表或撰写过的研究成果，也不包含为获得 金目巴王些太堂 或其他教育机构 的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已 在论文中作了明确的说明并表示谢意。 学位论文作者签字：劫俑 签字日期：a 口孵年歹月f 日 学位论文版权使用授权书 本学位论文作者完全了解名词坠虬莶堂一有关保留、使用学位论文的规客， 有权保留并向国家有关部门或机构送交论文的复印件和磁盘，允许论文被查阅或借 阅。本人授权金理王业太堂 可以将学位论文的全部或部分论文内容编入有关数 据库进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文a ( 保密的学位论文在解密后适用本授权书) 学位论文者签锄确u ， 签字日期：a 乏霜钐年f 月r 日 学位论文作者毕业后去向： 工作单位： 通讯地址： 铷躲锄以 签字日期：反谚年占月岁日 电话： 邮编： 致谢 两年多的硕士研究生的学习和生活就要随着这篇论文的答辩而结 束了。有许许多多的舍不得，也有许许多多的感谢要说。 首先，我要衷心地感谢我的导师欧阳一鸣副教授。我的导师，学 识渊博，对专业孜孜以求，精益求精。您两年多来对我学习和研究的 悉心指导和谆谆教诲令我终身受益。在您的指导下，我在各方面的能 力都得到了相应的提高。您的睿智、对知识孜孜不倦的追求、对教育 科学研究的热爱、严谨的治学态度让我学到了如何做事，您在生活中 的幽默、宽容、豁达教会了我如何做人。导师敏锐的洞察力、渊博的 学识、严谨的治学态度及忘我的奉献精神，是我永远学习的楷模。 衷心地感谢系统结构实验室的老师梁华国教授。本课题得到了梁 老师的悉心指导和殷切关怀。您严谨细致、实事求是的治学态度，认 真勤奋、不知疲倦的工作作风，以及对事业的执着追求都将使我终生 难忘。在此，对老师两年来对我学术上的精心指导与生活上的关怀表 示最崇高的敬意和最衷心的感谢。 衷心地感谢合肥工大大学系统结构研究室的易茂祥老师，陈田老 师，黄正峰老师，王伟老师，李扬老师，刘军老师，感谢你们在我两 年多的研究生生活中对我的莫大帮助。 衷心地感谢实验室的各位同学，成丽丽，冯伟，余健，张永，王 杰，叶一群，詹凯华，时峰，张念，祝沈财，董少周，朱兵，刘娟， 张岚，支永安等。 衷心地感谢合肥工业大学计算机与信息学院及计算机系的各级领 导在我平时工作及完成论文过程中对我的大力支持与帮助，因为他们 辛勤而周密的工作，才使我能够全身心投入到学习和工作中。 最后我要感谢我的父母多年来对我毫无保留的支持，他们对我无 私的关爱和热情的鼓励是我多年来不断学习的支柱与动力，没有他们 也就没有这篇文章。 再次对所有关心我、帮助我、支持我顺利完成学业的老师、朋友 及家人们表示衷心的感谢! 作者：杨倩 2 0 0 8 年5月1 日 第一章绪论 随着微电子技术的迅速发展，芯片集成度的越来越高，特别是随着v l s i ( v e r y l a r g es c a l eo fi n t e g r a t i o n ，超大规模集成电路) 技术的出现，使得原来要由多个 芯片才可以实现的复杂系统现在可以被集成在单个芯片上，从而促进了s o c ( s y s t e m o nac h i p ，片上系统) 的出现。s o c 的出现一方面不仅能够缩小系统的体积、 降低成本，满足市场对小型化、低功耗设备的要求；另一方面更为突出的是它能够通 过复用大量的i p ( i n t e l l e c t u a lp r o p e r t y ，自主知识产权) 芯核，缩短开发周期，加快了 产品上市时间。尽管s o c 技术为集成电路的设计带来了诸多优点，但同时也为如何有 效地测试这些越来越复杂的s o c ，带来了更大的挑战。 1 1s o c 测试综述 1 1 1集成电路测试产业简介 一个系统的测试( t e s t ) 是一个实验的过程，在这个过程中运行该系统并 分析它的响应结果，以判定该系统是否正确地运转。若检测到不正确的行为， 测试实验的第三个目标可能就是诊断( d i a g n o s i s ) 或定位导致不正确行为的原 因。 当今先进的设计和制造能力为创造功能和性能空前强大的芯片提供了巨大 的潜力，与此同时，高速度、高集成度的设计也给测试带来了严峻的挑战。市 场越来越要求产品的低成本和上市时间，这要求测试开发人员必须快速而有效 地完成测试程序。如果测试程序需要在拿到样片之后进行大量的测试，那就会 延误量产，推迟上市时间，从而造成很大的损失。这些潜在的风险说明了一个 道理，即在目前的集成电路设计流程中，测试不能作为最后考虑的内容。为了 控制不断增长的测试复杂度，设计者必须在集成电路开发过程的早期考虑测试， 因为这会深刻影响测试开发的复杂度和后期的测试成本。 集成电路产业是衡量国家综合实力的重要支柱性产业。这个庞大的产业主 要由集成电路设计、芯片制造、封装和测试为主体构成。在这个集成电路产业 链条中，集成电路测试是唯一一个贯穿集成电路生产和应用全过程的产业。如 果集成电路设计没有通过原型的验证测试，就不可能投入量产；量产中，晶圆 片如果没有通过探针测试台的中测，就无法在下一个工序中进行封装：而封装 后的成品测试( 成测) 又是集成电路产品的最后工序，只有测试合格的电路才 可能作为正式的集成电路产品出场。而在随后的市场流通和工程应用中，集成 电路还必须经过多种不同应用目标和不同使用条件的综合性或特需性测试。 集成电路测试产业主要解决两个问题，即提供用于集成电路测试所需的设 备和解决集成电路制造和缺陷检测中的测试问题，测试业界常常将其归纳为集 成电路测试设备制造和集成电路测试服务。集成电路测试设备主要是指各种数 字电路测试、模拟电路测试和数模混合信号测试的测试仪( 器) 或系统，其中 包括各种专用的测试仪和测试系统，比如r a m 测试、r f i d 测试、d f t 测试、 t f t l c d 测试、a d c 测试、d a c 测试等，也包括各种集成电路测试服务是一 个相当广义且极具内涵的概念，具体化可以包括集成电路生产和集成电路流通、 应用中的测试。集成电路生产中的测试可以是前述的验证测试、晶圆中测、产 品成测，也可以是集成电路工艺过程控制、工厂综合信息管理、可靠性分析、 芯片模拟、验证、安全、解密、解剖中的测试，还可以为集成电路可测试性设 计提供测试技术的服务。至于集成电路流通、应用中的测试则更具有多样性， 比如是应用中用于产量控制的测试，用于验收检验的测试，用于现场维修的测 试等：由此可见，集成电路测试产业的发展对国家的繁荣和人民生活的改善有 着重要的意义。 1 1 2v l s i 的发展对测试技术的影响 v l s i 芯片上晶体管的特征尺寸每年以大约1 0 5 的速度减少，导致晶体管 密度以每年大约2 2 1 的速度增长。圆片和尺寸的尺寸，电路设计和工艺革新 几乎以同样的速度增长。微处理器芯片中晶体管的数量每年以大约4 4 $ 的速 度增长，每两年几乎增长一倍。从2 0 世纪7 0 年代中期开始，集成电路上的晶 体管数量每1 8 - 2 4 个月增长一倍，这就是著名的摩尔定律乜1 阳儿们晦1 。尽管很多人 预测摩尔定律已经到头了，但它仍然继续在起作用，并导致如下几个结果。 ( 1 ) 测试复杂性。测试难度随着晶体管的密度增加而增加。首先是由于芯 片的内部模块( 特别是嵌入式存储器) 变得难以访问。此外芯片子集之间的测 试存在相互干扰。在最坏的情况下，测试向量的生成时间将随着芯片的主输入 管脚数和片上触发器的数目呈指数增长。 ( 2 ) 特征尺寸和功耗。缩小器件特征尺寸的一个基本目标就是提高电路速 度和晶体管密度阳】。在更小的亚微米范围，晶体管的闽值电压不在随着特征尺 寸等比例减小。当电源电压接近阈值电压时，开关速度下降，虽然时钟频率的 提高能够继续保持，但功率密度将增加z 倍哺1 ，这对测试将造成一些重要影响： a ) 验证测试必须检查由于过量电流引起的电源总线超载。这里超载可能导 致芯片烧毁，如同城市的电力配送网超载会引起掉电一样。也可能由于金属迁 移而导致芯片的电源总线烧毁，如同老式的保险丝烧毁一样。 b ) 测试向量的应用可能产生向量功耗，并烧毁芯片，因此必须调整测试向 量以降低功耗。 c ) 特征尺寸的缩小客观上要求按降低的阈值电压进行晶体管的设计，这些 2 器件具有较大的漏电流阳3 ，将降低i d d o 测试的有效性。 ( 3 ) 电流测试。近期一种非常成功的测试芯片的方法是测量芯片的静态电 流，这种方法成为i d d o 测试。数字逻辑的c m o s 电路在逻辑门的开关过程中会 产生静态电流，该电流在输出达到稳态时变得很小。但是，当电路出现故障时 ( 如晶体管短路，晶体管的漏极和栅极短路等) ，会使静态电流增大。i d d q 只要 测试静态电流超过预先规定的阈值就可认为芯片实效。集成度的提高造成电流 测试的困难。 1 2 研究现状 s o c 技术为集成电路的设计带来了诸多优点，但同时也为如何有效地测试这些越 来越复杂的s o c 带来了更大的挑战，这个问题引起了集成电路领域厂商和研究人员的 极大关注。目前s o c 测试领域为提高测试效率，减少测试成本，往往在设计阶段引入 多种结构化d f t ( d e s i g nf o rt e s t ，可测试性设计) 技术，目前采用最广泛的方法是 b i s t ( b u i l t - i ns e l f t e s t ，内建自测试) 技术和扫描设计技术。 ( 1 ) 内建自测试技术。b i s t 的基本思想是利用芯片本身所带有的t p g ( t e s tp a t t e r ng e n e r a t o r ，测试生成器) ，在芯片上直接生成测试矢量，以降低对 a t e ( a u t o m a t i ct e s te q u i p m e n t ，自动测试仪) 的需求。b i s t 可让预先计算的 测试向量嵌在由片上硬件产生的序列中，并能支持测试复用和快速测试，有利 于保护知产权。常采用的t p g 有基于l f s r ( l i n e a rf e e d b a c ks h i f tr e g i s t e r ，线 性反馈移位寄存器) 的t p g 和基于c a ( c e l l u l a ra u t o m a t a ，细胞自动机) 的t p g 等方案。 由于b i s t 生成的多是伪随机测试矢量，测试时通常要引入r r f ( r a n d o mr e s i s t a n t f a u l t ，随机难检测故障) ，又称之为硬故障。故存在着故障覆盖率不高和测试序列较 长的弊端。对此虽然可以通过加权随机矢量测试和混合模式的b i s t 等方法来进一步提 高测试效率，获得更高的故障覆盖率，但随着电路规模的扩大，难测故障的增多，要 付出的硬件开销将显著增加。因此b i s t 目前仅在存储器的测试中获得了较为成功的应 用，相比之下在逻辑功能测试方面还显得不太成熟。而且只有当i p 核具备b i s t 结构时， s o c 的设计才可能考虑采用b i s t 的测试方案。 ( 2 ) 扫描设计技术。由于时序电路测试生成相当复杂，生成的测试向量非 常多，因此测试施加时间也就相应较长，而且很难对电路内部节点设置逻辑值， 电路的内部状态也难以观察。时序电路测试的复杂性还在于测试是反馈环节个 数和长度的函数，反馈长度越长，初始化和敏化测试向量所需的时钟周期越长。 扫描设计的主要思想是要获得对触发器的控制和可观测性。通过对电路增 加一个测试模式，使得当电路处于此模式时所有触发器在功能上构成一个或多 个移位寄存器来实现的。这些移位寄存器( 也称为扫描寄存器) 的输入与输出 3 可以变成原始输入与原始输出。这样，利用这个测试模式，通过将逻辑状态移 位到移位寄存器中的方法，可以把所有的触发器设置成任意需要的状态。类似 地，可以通过将扫描寄存器的内容移位出来的方法观察触发器的状态。 目前扫描设计技术中应用的最广泛的是串行扫描设计技术，许多国际著名 的e d a 软件上都已实现了改技术。由于串行扫描技术对数据进行逐位移动操作， 随着测试数据量日益增大，其测试的时间开销变的难以忍受。在测试数据的移 入移出过程中，还会引起电路产生大量的无用跳变，造成测试功耗的大幅增长。 虽然可以通过改造扫描链的结构来降低功耗，或者使用多扫描链结构加快测试 速度，但由于方法本身的局限性，往往只能解决某一方面的问题，而加剧其他 方面的开销。 1 3 研究意义 在s o c 设计蓬勃发展的形式下，进行面向系统级芯片测试技术的深入研究，对 我国s o c 产业的健康发展非常有益。在国内s o c 的开发大多集中在设计领域，对于测 试研究的投入相对较少，并且系统芯片测试也是我国集成电路事业中的薄弱环节之 一。而测试过程对于s o c 来说，是不可逾越的一个阶段。 另外，从国家安全的角度出发，自主研制生产芯片是十分必要的，如果我国将要 开发拥有知识产权的高质量系统芯片产品，就必须解决好系统芯片的测试问题。因此， 对于系统芯片测试的研究不仅是国内集成电路发展的迫切需要，也是改变我国在微电 子领域的落后面貌，是赶超世界先进水平所不可缺少的重要一环。所以，展开s o c 芯 片测试的研究对我国国民经济和现代化国防建设具有重要意义。 随着集成电路系统复杂度和工艺复杂度的增加，使得s o c 的测试工作面临 越来越多的挑战。测试数据量，测试时间和测试功耗成为目前测试工作中的三 个难题。测试数据量和测试时间是影响测试成本的两个重要因素，而在测试过 程中的功耗比正常运行时的功耗大的多，使得被测电路可能在测试过程中可能 因功耗过大而被损坏，因此减少测试过程中的功耗也成为测试工作必须解决的 一个重要问题。低功耗测试技术已经成为研究的热点。 目前在集成电路的测试领域，广泛采用串行扫描这种d f t 技术来降低集成 电路的测试难度。串行扫描技术具有硬件开销小，易于设计实现的优点。但随 着测试数据量的增大，其时间和功耗开销，已经渐渐难于忍受。r a n d o ma c c e s s s c a n 技术的引进，可以较为有效的解决目前测试工作中面临的三方面问题，在 增加少许硬件开销的前提下，可以大幅度减少测试时间和降低测试功耗。 2 1 世纪将是s o c 技术真正快速发展的时期，为了不使s o c 测试成为制约该技术发 展的“瓶颈 ，同时也为了让我国能紧紧跟上国际微电子技术发展的步伐，对s o c 测 试领域展开相关理论和方法的研究，无论是理论上还是在实际应用中均具有十分重要 4 的意义。 1 4 本文工作 在对s o c 测试方法进行细致而长期的研究工作基础上，本文的工作主要分 为四类：r a s 解码控制结构的研究，r a s 扫描单元的研究，测试集合的优化处 理，测试过程的优化。实验使用v c + + 6 0 和m i n t e s t 测试集合等工具进行验证。 本文的主要研究是在国家自然科学基金“系统芯片s o c 夕b 建自测试方法研究” ( 9 0 4 0 7 0 0 8 ) 和安徽省自然科学基金“基于测试源划分的测试方法研究 ( 0 5 0 4 2 0 1 0 3 ) 等项目支持下完成的。 i 4 i 基于改进r a s 架构的s o c 测试方法 本文通过分析r a s ( r a n d o ma c c e s ss c a n ，随机访问扫描) 的地址解码结 构，提出一种改进的二维r a s 解码结构，利用列地址的y o 信号线作为测试过 程的控制信号，去除了对行地址信号的依赖，降低了测试数据量；此外，并通 过利用扫描单元的反向输出，对扫描单元进行了进一步的硬件精简，减少了芯 片的晶体管开销和布线开销。在i s c a s 8 9 基准电路上进行的试验表明，该方 法与传统的串行扫描技术相比，平均数据压缩率可以达到5 5 ，测试速度提升 2 倍以上，同时，其测试的平均功耗几乎可以忽略不计。 1 4 2基于数据相容压缩的r a s 测试方法 本文提出一种随机存取扫描的测试方法，对扫描单元进行相容处理，形成 新的测试集合，再结合r a n d o ma c c e s ss c a n 结构的特性，对新的测试集合进 行以降低功耗为目的的优化，以同时解决测试工作中面临的测试数据量、测试 功耗、测试时间三方面的难题。在i s c a s 8 9 基准电路上进行的试验表明，该 方法的平均数据压缩率可以达到7 7 5 3 ，平均功耗也只有传统多扫描链结构的 4 8 6 。 1 5 论文的组织结构 本论文从不同角度对随机访问扫描方法进行深入的剖析和研究，讨论了 r a s 测试方法特点，分别从硬件结构、测试数据优化，测试过程优化等方面做 了论述。本论文的组织结构如下： 第一章绪论： 5 本章首先以测试的相关内容作为文章的基础，介绍了s o c 测试的基本概 念，接着给出文章的研究背景、研究意义。再概括介绍本文的各项工作，并点 明本文的创新之处。最后说明了本文的结构安排。 第二章数字电路测试： 首先对数字电路测试进行概述，说明了测试的意义。然后描述测试的分类。 再对测试的几个主要环节进行了论述。最后介绍技术的发展对测试提出的挑战。 第三章基于改进r a s 架构的s o c 测试方法： 本章结合串行扫描设计的研究背景，介绍了进行r a s 测试方法研究的重要 意义。文章分析r a s 的基本测试结构和测试过程的特点，改进了二维的地址解 码结构和扫描单元，再通过对测试过程的控制，在降低测试功耗的同时，减少 了测试数据量，测试时间。最后通过实验结果验证了该设计方法。 第四章基于数据相容压缩的r a s 测试方法： 本章介绍一种通过对扫描单元进行相容压缩并结合r _ a s 测试结构的测试 方法。首先对测试集合进行分析，对扫描单元进行相容压缩分组，形成新的测 试集合。在此基础上，结合第三章提出的i 乙气s 解码结构，对新测试集合进行以 降低功耗为目的的优化处理。最后通过实验结果验证了该设计方法，简述该方 法的优势和缺点。 第五章结束语： 对全文的工作进行了总结，概括了本文的主要意义，并提出了今后的研究 和发展方向。 6 第二章数字电路测试 v l s i 测试是其设计制造中费用最高、难度最大的个环节。据报道，随着 v l s i 集成度的提高，测试费用可占到芯片制造成本的5 0 以上。p r i m e 研究集 团报告称，2 0 0 0 年半导体行业在数字电路与系统级芯片测试仪器上的花费是4 9 亿美元。，测试费用则更高。按照i t r s ( i n t e r n a t i o n a lt e c h n o l o g yr o a d m a pf o r s e m i c o n d u c t o r s ) 的研究，到2 0 1 4 年晶体管的测试成本要大于其制造成本哺】。本 章首先对测试进行概述，介绍其分类，然后对测试中的几个重要环节进行介绍， 最后简要说明了技术的发展对测试带来的挑战。 2 1 测试概述 测试和诊断的概念具有广泛的应用范围，例如，医学测试与诊断、汽车驾 驶测试，或者测试一个计算机程序。集成电路的测试，主要指各种应用的数字 集成电路、模拟集成电路和数模混合信号集成电路测试。本文只涉及其中的数 字集成电路测试。 如果设计一个集成电路产品，并制造和测试这个产品，而它没有通过测试， 那么可能的原因包括：测试本身有错；制造过程有问题；设计不正确： 最初提出的规范( s p e c i f i c a t i o n ) 有问题。测试就是要发现是否有问题，而诊 断就是要发现到底是哪里有问题了，哪个步骤需要调整。所以测试的正确性和 有效性对于产品质量是非常重要的。如果测试过程是正确的，而产品没有通过 测试，那么我们就有理由怀疑制造过程、设计或者规范。测试的作用不仅仅局 限于判断被测期间是否合格，它还可以提供关于制造过程的有用信息，从而有 助于提供成品率，还可以提供有关设计方案薄弱环节的信息，有助于检测出设 计方面的问题。对于一个工程师来说，如果他对制造和测试过程的原理没有深 刻的理解，那么他就不可能设计出高质量的产品。 当今先进的设计和制造能力为创造功能和性能空前强大的芯片提供了巨大 的潜力，与此同时，高速度、高集成度的设计也给测试带来了严峻的挑战。市 场越来越要求产品的低成本和上市时间，这要求测试开发人员必须快速而有效 地完成测试程序。如果测试程序需要在拿到样片之后进行大量的测试，那就会 延误量产，推迟上市时间，从而造成很大的损失。这些潜在的风险说明了一个 道理，即在目前的集成电路设计流程中，测试不能作为最后考虑的内容。为了 控制不断增长的测试复杂度，设计者必须在集成电路开发过程的早期考虑测试， 因为这会深刻影响测试开发的复杂度和后期的测试成本。 从工程的角度而言，测试包括了验证测试和产品( 量产) 测试两个主要阶 段，它们分别对应不同的目的。在产品测试中，测试工程师试图找到最快的方 法来检测芯片的制造缺陷。因此，他们运用每一种可能的编程技巧，例如时钟 7 变化、波形变化、电平变化等来提供检测效率。同时，测试工程师也尽力用最 短的测试向量集提供最高的故障覆盖率，并得出简单的测试结果，例如“合格 或者“不合格 。而验证测试需要向设计工程师提供有关芯片功能和性能方面的 综合数据。所以，验证测试是一个测试和设计交互的过程，其内容包括调试、 提高成品率和进行失效分析，从而找到特定的错误或者获得被测芯片全面的性 能特征。项目包括更多短小的测试向量，用以找出器件的特定行为并且明确器 件的功能。需要强调的是，产品测试和验证测试是两种互补的方法，而不可以 互相替换。通常在验证测试的过程中同步开发出产品测试流程，以从总体上缩 短开发时间。 2 2 测试的分类 按照所设计的内容，集成电路测试可分为参数测试、功能测试、结构测试 在占 1 亍o ( 1 ) 参数测试( p a r a m e t e rt e s t ) ：参数测试通过芯片的交、直流参数测试 检测芯片性能和缺陷程度。直流参数测试包括短路测试( s h o r tt e s t ) 、开路测试 ( o p e nt e s t ) 、最大电流测试( m a x i m u mc u r r e n tt e s t ) 、漏电流测试( l e a k a g et e s t ) 、 输出驱动电流测试( o u t p u td r i v ec u r r e n tt e s t ) ，以及阈值测试( t h r e s h o l dl e v e l t e s t ) 等。交流参数测试包括传输延时测试( p r o p a g a t i o nd e l a yt i m et e s t ) 、建立 和保持时间测试( s e t u pa n dh o l dt i m et e s t ) 、工作频率测试( f u n c t i o n a ls p e e d t e s t ) 、访问时间测试( a c c e s st i m et e s t ) 、刷新时间测试( r e f r e s ht i m et e s t ) ，以 及上升和下降时间测试( r i s ea n df a l lt i m et e s t ) 。这些测试通常是和集成电路工 艺相关的，例如测试c m o s 输出电压的时候不需要负载，而测试t t l 器件则 要求有电流负载。 数字、模拟和数模混合信号电路均有各自定义的参数系，要求对参数系中 定义的每个参数完成准确测试和测量。 ( 2 ) 功能测试( f u n c t i o n a lt e s t ) ：功能测试由输入向量和对应的响应所 组成，检验芯片的内部结构是否实现了设计方案所要求的正确的操作。功能测 试能够对模型化故障( 例如固定故障) 达到一定的覆盖率。通常，功能向量被 理解成验证用的向量，可以验证硬件是否满足设计规范。 ( 3 ) 结构测试( s t r u c t u r a lt e s t ) ：早在1 9 5 9 年，e l d r e d 提出了一种测试 方法【9 】，在一个大规模数字系统的原始输出端口观察其内部信号的状态。这样 的测试被视为结构化的，因为它依赖电路的特定结构( 门类型、互连、网表) 。 我们可以将功能测试和结构测试进行简单的比较。功能测试是依赖电路功能的， 例如同样的输入信号2 和3 ，对于加法器，其输出应该是5 ，而对于乘法器，其 输出应该是6 ，这是与电路功能有关的。而结构测试则不关注电路功能。对于 某个输入引脚的信号变化，结构测试的测试产生算法会根据电路的内部结构( 例 8 如相关通路上依次经过了什么类型的f - j ) 来推算内部节点的状态变化，以及输 出引脚的值的变化。 结构测试最大的优点就是使得我们可以研发测试相关的算法，这是以故障 模型为核心的，即大多数测试产生算法和测试评估算法都基于某种故障模型。 这在后面的章节会介绍。 2 3 故障模型 由于芯片在制造过程中要经历多次物理和化学变化，部分芯片不可避免会 带有缺陷。物理上的缺陷可以通过分析其对芯片逻辑运算的影响来检测。比如， 如果某一个信号线由于缺陷而连接到电源上，那么该信号的值就会固定为l ； 同样，如果某个信号线由于发生缺陷而连接到地上，那么该信号值就会固定为 0 ，这两种情况都不能实现正常的逻辑值变化。可以通过设计测试向量，使得信 号线上的值发生翻转来检测固定为1 和固定为o 缺陷。然而，物理缺陷发生的 原因有很多，表现的形式也多样，不可能使用算法来针对所有这些具体类型缺 陷产生向量。故障模型将物理缺陷抽象成模型，该模型能够体现出缺陷对电路 的影响，利用该模型，就可以设计算法，高效地产生测试向量。根据设计的不 同层次划分，可以有不同层次的故障模型。权衡一种故障模型是否有效，既要 考虑测试向量产生的复杂度，也要考虑测试质量( 故障模型对物理缺陷的覆盖 率) 。物理缺陷可以抽象成开关级故障模型，但此时向量产生的复杂度要相对高 一些；也可以抽象成行为级故障模型n 们，此时向量生成的复杂度要低很多，但 是行为级故障模型的缺点也很明显，它的抽象层次高，对物理故障的覆盖率不 够。这两种故障模型的一个折衷就是将物理故障映射到门级故障模型，既考虑 了测试向量生成的复杂度，也保证了对物理缺陷的覆盖率，因此得到了广泛的 应用，大部分研究都集中在这一层次。 单固定型故障u ”是目前在数字电路测试中最为广泛使用的一种门级故障 模型。它假设在某一时刻，电路中只有一个永久性故障，且该故障体现出的影 响等同于带有缺陷的信号线被连接到电源( 固定型l 故障) 或地( 固定型0 故 障) 上。固定型故障模型可以覆盖绝大部分制造中出现的物理缺陷n ”，如源漏 短路、过度杂质扩散、金属短路等。据1 9 9 9 年国际半导体技术路线图的资料显 示，单固定型故障可以覆盖数字c m o s 电路7 0 的制造故障n 引。多固定型故障 是单固定型故障的一个扩展，它假设在某一时刻，电路上可以发生多个固定型 故障。 电路中有些缺陷可能并不影响运算结果，但是影响电路的时序，使得高频 电路由于时序不能满足而无法正常工作，这一类故障称为“时延故障 。对时延 故障测试的研究一般基于两种时延故障模型n 钔：门时延故障模型( g a t ed e l a y 9 f a u l tm o d e l ) n 5 1 和通路时延故障模型( p a t hd e l a yf a u l tm o d e l ) 1 刚【1 7 】 i 们。门时延 故障模型指的是由电路中单独某个元件的延迟过大而引起的电路在时间特性上 的不正确表现。作为门时延故障模型的一个特例，翻转时延故障模型 ( t r a n s i s t i o n - d e l a yf a u l tm o d e l ) u 指的是带有故障的门在信号输出时，信号上 升跳变比较慢或是下降跳变比较慢而导致信号值不能按时到达下一级门。如果 跳变时延足够大，它的逻辑效果就会和固定型故障一致。通路时延故障模型 ( p a t h - d e l a yf a u l tm o d e l ) 类似于翻转时延故障，它假设在某条逻辑通路上， 时延超过了允许的最大值而导致逻辑计算错误。 对于数字电路，还有其它一些故障模型，比如短路故障模型、开路故障模 型、桥接故障模型等等，这些故障模型都各自表征了一类物理缺陷。当然，这 些故障模型也不是绝对相互独立的，它们覆盖的物理缺陷可能有交集。 2 4 故障模拟 故障模拟是采用所谓的故障模拟器，对故障出现的设计模型施加测试向量， 进行模拟，然后分析有故障和无故障设计模型的响应，确定由测试向量所检测 的故障。 故障模拟可用于评估一个测试( e v a l u a t e ( g r a d e ) at e s t ) t 砼们。通常通过故 障覆盖率( f a u l tc o v e r a g e ) 来评估t ，该覆盖率是由t 所能发现的故障的数目 与被模拟的故障的总数的比值得到的。这一数字，仅与被故障模拟器