（电路与系统专业论文）基于FPGA的正弦信号发生器研究与设计[电路与系统专业优秀论文].pdf

摘要 在现代电子测量技术的研究及应用领域中，常常需要高精度且频 率可调的信号源。而随着大规模可编程逻辑器件f p g a 的发展以及可 编程片上系统( s o p c ) 设计技术的日渐成熟，为这类信号发生器的设 计与实现提供了理论依据与技术支持。 本课题的研究就是针对某学校数字电子技术实验室数字信号源 的需求为背景展开的。本设计采用a l t e r a 公司的c y c l o n e 系列f p g a 为数字平台，利用v h d l 语言在f p g a 中设计出了产生正弦信号的d d s 器件，并将其封装成i p 核；然后运用了基于n i o si i 嵌入式处理器 的s o p c 技术对d d si p 核加以控制。整个系统可以实现i h z 4 0 m h z 的正弦信号输出、其最小步进频率达到i h z ；并能实现调幅、调频、 二进制p s k 、二进制a s k 调制等功能。 论文详细的介绍了该系统的软件实现和各部分的硬件实现，着重 对d d s 的设计过程、工作原理及其输出信号的性能进行了分析；对 d d si p 核的形成、n i o s 软处理器的设计与实现等问题进行了比较系 统的研究。 关键词：正弦信号；片上可编程系统；n i o si i ；数字频率合成 a b s t r a c t s i g n a l s o u r c e sw i t h h i g ha c c u r a c y a n d o p e r a t i o n a l f r e q u e n c ya r eu s e di nt h ef i e l d so fr e s e a r c ha n da p p l i c a t i o n o fm o d e r ne l e c t r o n i c s m e a s u r i n gt e c h n o l o g y w i t ht h e d e v e l o p m e n to ff p g ai nal a r g es c a l ea n dt h em a t u r i n go fs o p c ， d e s i g nt e c h n o l o g yh a v ep r o v i d e dt h e o r e t i c a lb a s i sa n d t e c h n o l o g i c a ls u p p o r tf o rt h ed e s i g na n dr e a l i z a t i o no fs u c h sig n a lg e n e r a t o r s i nt h i sp a p e r ，as o u r c eo fd i g i t a l ，w i t hb a s e do nt h en e e d o fad i g i t a le l e c t r o n i cl a b i no n ep o l y t e c h n i cc o l l e g e i n t h er e s e a r c hf p g ao fc y c l o n es e r i a l sf r o ma l t e r ac o m p a n yi su s e d a st h ed i g i t a lp l a t f o r m ，d d sd e v i c ew h i c hg e n e r a t e ss i n e s i g n a l sa r ed e s i g n e di nf p g ab yt h eu s eo fv h d l ，a n dt h e np a c k a g e i pn u c l e a rw h i c hi sc o n t r o l l e db ys o p ct e c h n o l o g yb a s e do nn i o s iie m b e d d e dp r o c e s s o r t h ep r o g r a m m i n gi nn i o sc a nr e a liz ea n d c h o o s ed i f f e r e n tm o d u l a t i o nm e t h o d s t h ew h o l es y s t e mc a n o u t p u tt h es i n ew a v e sw i t hf r e q u e n c i e s r a n g i n gf r o m1 h zt o 4 0 m h z ，w i t hh em i n i m u ms t e pf r e q u e n c yo f1 h z i t isp e r f e c t e d t og e n e r a t ek i n d so fs i g n a l s ，i n c l u d i n ga m ，f m ，2 p s ka n d2 a s k t h i st h e s i sd e t a i l e di n t r o d u c e st h er e a l i z a t i o no ft h e s y s t e mi ns o f t w a r ea n dh a r d w a r eo ft h i ss y s t e m ，a n df o c u s e so n t h ea n a l y s i so nt h e d e s i g n i n gp r o c e s s a n do p e r a t i o n a l p r i n c i p l e sd d sa n do ni t so u t p u ts i g n a lp r o p e r t y ：i ta l s om a k e s as y s t e m a t i c a lr e s e a r c ho nt h ef o r m a t i o no fi pn u c l e a r ，a n dt h e d e s i g na n dr e a l i z a t i o no fn i o ss o f tp r o c e s s o r k e yw o r d s - s i n es i g n a ls o p c n i o si id d s 湖南师范大学学位论文原创性声明 本人郑重声明：所呈交的学位论文，是本人在导师的指导下， 独立进行研究工作所取得的成果。除文中已经注明引用的内容外，本 论文不含任何其他个人或集体已经发表或撰写过的作品成果。对本文 的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。本 人完全意识到本声明的法律结果由本人承担。 学位论文作者签名：缪逢矽汐年歹月彩日 湖南师范大学学位论文版权使用授权书 本学位论文作者完全了解学校有关保留、使用学位论文的规定， 研究生在校攻读学位期间论文工作的知识产权单位属湖南师范大学。 同意学校保留并向国家有关部门或机构送交论文的复印件和电子版， 允许论文被查阅和借阅。本人授权湖南师范大学可以将本学位论文的 全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫 描等复制手段保存和汇编本学位论文。 本学位论文属于 1 、保密口，在年解密后适用本授权书。 2 、不保密口。 ( 请在以上相应方框内打“ ) 作者签名：4 盥行日期：晰j 7 月衫日 导师签名j 三晕胪日期： 年月 日 基于f p g a 的正弦信号发生器研究与设计 1 1 概述 第一章信号发生器的综述 信号发生器作为一种常用的信号源，在现代通信领域和测量领域 得到广泛的应用，例如：电子测量、产品检修以及各种电类实验室等。 信号发生器的种类繁多，如：脉冲信号发生器、函数信号发生器、 扫频信号发生器等，这些信号发生器的主要功能是为待测器件或设备 提供不同频率、不同波形的电压、电流信号，例如：正弦波、方波、 三角波、锯齿波等。 1 2 数字信号发生器的发展状况 信号发生器从上世纪2 0 年代诞生发展到如今，从技术上看，先 后经历了模拟式信号发生器数字式信号发生器虚拟信号发 生器三个发展阶段。 从4 0 年到6 0 年代期间，信号发生器主要采用以电子管工艺为基 础的模拟电路构成；此时的信号发生器不仅其电路结构复杂、产生波 形种类少，而且信号的精度和可控性都不够好。到了6 0 年代中期， 随着晶体管工艺的出现、大规模和超大规模集成电路的应用，使信号 发生器得到了一定的发展，其信号的输出精度得到一定提高。 到了7 0 年代微处理器出现以后，使得信号发生器的产生方法发 生了改变；这个时期的信号发生器多以软件为主，实质是采用微处理 硕士学位论文 器对d a c 的程序控制，就可以得到各种简单的波形。软件控制波形的 一个最大缺点就是输出波形的频率低，这主要是由c p u 的工作速度决 定的，如果想提高频率就要改进软件程序减少其指令执行周期时间或 提高c p u 的时钟周期，但这些办法是有限度的，根本的办法还是要改 进硬件电路乜3 。 到了8 0 年代后，随着d d s ( 直接数字频率合成) 技术逐步发展 成熟以及其专用d d s 芯片( 如a d 公司的：a d 7 0 0 8 、a d 9 8 5 0 、a d 9 8 5 1 、 a d 9 8 5 2 、a d 9 8 5 4 、a d 9 8 5 8 等) 的面世，使得数字信号发生器得到迅 速的发展。运用微处理器和专用d d s 芯片设计出的信号发生器在这一 时期得到广泛应用。这类信号发生器不仅能产生传统函数信号发生器 能产生的正弦波、方波、三角波、锯齿波等，还能产生任意编辑的波 形。如：惠普公司的h p 3 3 1 2 0 可以产生l o m h z 一1 5 m h z 的正弦波和方 波，同时还可以产生l o m h z 一5 m h z 的任意波1 。 进入9 0 年代，随着现场可编程门阵列( f p g a ) 技术的迅速发展 和广泛应用以及硬件描述语言的标准化进一步确立，极大的促进了数 字化技术在电子测量仪器中的应用，使原有的模拟信号处理逐步被数 字信号处理所代替，从而扩充了仪器信号处理能力。为数字信号发生 器的实现提供了更简捷的实现方式。 如今，随着百万门以上的大规模可编程逻辑器件的陆续面世，以 及嵌入式处理器软核的成熟，使得s o p c ( s y s t e mo nap r o g r a m m a b l e c h i p ) 步入大规模应用阶段，在一片f p g a 上实现一个完备的数字处 理系统已成为可能“3 。而随着单片机技术的成熟和a r m ( a d v a n c e dr i s c 基于f p g a 的正弦信号发生器研究与设计 m a c h i n e s ) 处理器技术的发展，为数字信号发生器的设计又多了一种 实现方式。目前，数字信号发生器的设计主要有以下两种方式： 第一种方式：采用微处理器加专用信号发生器芯片( 如：m a x 0 3 8 、 a d 9 8 5 4 等) 。如文献 2 便是采用这种设计方式。该设计主要采用 a r m 7 t d m i 处理器芯片$ 3 c 4 5 1 0 b 和m a x 0 3 8 ( 高频函数发生器) 芯片组 成。该系统实现的输出波形频率在l o h z i o m h z 之间，频率偏低且输 出波形频率不易数控调节。这些问题的产生主要是由m a x 0 3 8 芯片引 起的。m a x 0 3 8 的输出频率范围在0 i h z 一2 0 m h z 之间，这样就限制了 产生波形的输出频率，另外m a x 0 3 8 芯片是一个压控芯片，即频率的 变换需要通过调节电压实现，不易数控调频。以上存在的问题都需解 决。 第二种方式：基于f p g a 的s o p c 片上可编程嵌入式系统方式。该 方式即在一片f p g a 芯片中嵌入一个软核处理器，再用v h d l 硬件描述 语言设计出d d s 和必需的外围电路，将其封装成i p 核的形式，然后 将其与软核处理器一起集中在f p g a 芯片中，实现s o p c 片上可编程嵌 入式系统。目前的数字信号发生器的设计大多朝着这一设计理念发 展。本论文中的正弦信号发生器就是采用这一设计方式。系统实现了 输出波形频率在i h z 一4 0 m h z 之间任意可调。可以完成最小频率步进 为0 0 2 9 1 0 h z 且频率数控可调。成功的解决了采用第一种方式所存在 的问题。 硕士学位论文 1 3 本论文研究的背景与意义 在现代电子技术的研究及应用领域中，常常需要高精度且频率可 调的信号源。并且要求由数字信号来控制，这就是数字式频率合成器， 也即d d s 技术。首先，d d s 的频率分辨率在相位累加器的位数n 足够 大时，理论上可以获得相应的分辨精度，这是传统方法难以实现的； 其次，d d s 是一个全数字结构的开环系统，无反馈环节，因此其速度 极快，一般在毫微秒量级；再次d d s 的相位误差主要以来于时钟的相 位特性，相位误差小；第四，d d s 的相位是连续变化的，形成的信号 具有良好的频谱，这是传统的直接频率合成方法无法实现的。 因此，d d s 技术为这类高精度且频率可调的信号发生器的设计与实现 提供了理论依据与技术支持d 1 本课题的研究就是针对某学校数字电子技术实验室数字信号源 的需求为背景展开的。本设计采用a l t e r a 公司的c y c l o n e 系列f p g a 为数字平台，利用v h d l 语言在f p g a 中设计出了产生正弦信号的d d s 器件，并将其封装成i p 核；然后运用了基于n i o si i 嵌入式处理器 的s o p c 技术对d d si p 核加以控制。通过在n i o s 中软件编程解决不 同的调制方式的实现和选择。系统频率实现i h z - - 一4 0 m h z 可调，步进 达到了坩z ；完成了调幅、调频、二进制p s k 、二进制a s k 调制等功 能。 论文详细的介绍了该系统的软件实现和各部分的硬件实现，着重 对d d s 的设计过程、工作原理及其输出信号的性能进行了分析；对 d d si p 核的形成、n i o s 软处理器的设计与实现等问题进行了比较系 4 基丁二f p g a 的正弦信号发生器研究与设计 统的研究。 1 4 本论文完成的工作 本文的主要内容是基于f p g a 的数字信号发生器的设计与实现。 因此，论文将详细的阐述了以下主要内容： 1 、d d s 技术及其原理； 2 、n i o s l i 软处理器的设计与实现； 3 、数字信号发生器的系统组成和硬件电路设计； 4 、数字信号发生器调制方式的实现与选择； 5 、显示及键盘工作原理； 本章主要介绍了信号发生器应用领域以及目前国内外的发展状 况；阐述了研究正弦信号发生器的背景及意义；提出了论文应完成的 任务及目标。 硕士学位论文 第二章正弦信号发生器整体设计方案 2 1 概述 高精度的正弦信号在现代科研工作中使用较为频繁，而目前市场 上的波形发生器的价格昂贵，且很多使用模拟按钮调频，因而无法实 现数字调频和计算机控制，不适合教学科研应用陌1 。随着直接数字频 率合成( d d s ) 技术和现场可编程门阵列( f p g a ) 技术的迅速发展和 广泛应用，极大地促进了数字化技术在电子测量仪器中的应用，使原 有的模拟信号处理逐步被数字信号处理所代替，从而扩充了仪器信号 处理能力。为数字信号发生器的实现提供了更简捷的实现方式。 2 2 方案比较选择 2 2 1 系统功能分析 本设计的核心问题是d d s 正弦信号的产生、信号的控制问题，其 中包括信号频率调节、频率显示、信号强度的控制等。d d s 实现的方 式有很多，如：采用a d 公司生产的专用d d s 芯片；利用v h d l 语言在 f p g a 中设计出一个d d si p 核等。而信号的控制可以采用单片机、a r m 处理器或在f p g a 中嵌入软核处理器等。因而，在设计的过程中我们 综合考虑了以下两种实现方案： 基于f p g a 的正弦信号发生器研究与设计 2 2 2 系统方案论证 方案一：以单片机为系统控制核心；采用a d 公司的d d s 集成 芯片a d 9 8 5 4 来产生1 k h z , 凹4 0 m h z 的正弦信号及调制信号；单片机用 来负责完成对a d 9 8 5 4 频率控制字和控制信号的置入，以及对键盘操 作和液晶显示的控制：而低通滤波器主要用于抑制谐波干扰，保证输 出信号频谱的纯度。整个系统由控制模块、d d s 模块、输出模块构成。 系统框图如图2 1 所示。该方案结构简单，控制方便、软件容易实 现，但硬件集成度不高。 图2 1 方秉一系统框图 方案二：根据d d s 原理利用f p g a 自行设计d d s 芯片，再引入s o p c 片上可编程技术，并在f p g a 内嵌入3 2 位的软处理器n i o si i ，实现 对整个系统的控制，最大限度地实现了设计的数字化、集成化；该设 计方案的系统构成框图如图2 2 所示1 。 图中n i o si i 是整个系统的控制核心，主要通过控制片内各个 i p 核，如：d d si p 、k e y p a di p 、l c d c r t li p 等来达到管理外围电 路的目的；d d sc o d e 用于产生正弦信号和各种调制信号，如：a m 、 硕士学位论文 f m 、a s k 、p s k 等信号；k e y p a di p 主要用于管理按键开关的各种工作 模式；而按键开关就是用于各种工作方式的设置；l c d c r t li p 则用 来管理液晶显示模块；而液晶显示模块则主要用于显示各种波形的幅 度和频率；片上存储器用于存放正弦波形r o m 表，r o m 表中存放着正 弦波一个周期内的2 1 0 个点的采样数据；d a c s 6 5 1 a 模块用于将d d s 输 出数字波形信号转换成模拟信号；y i 型l c 滤波网络是为了有效地滤 除主频以外的杂散分量，保证输出信号频谱纯度；功率放大模块则是 保证输出波形的幅度。该方案具有设计新颖、集成度高等优点。 以上两种方案都切实可行，但方案二较方案一相比更具有以下优 占 j 、 1 、方案二将必要的外围电路和处理器集中在一块芯片上，无需 专门的处理器芯片，减小了系统的体积，简化了系统的规模； 2 、在p c 机开发的算法和c 语言程序能够很快地移植到n i o s 处 理器上； 3 、在外围电路不变的情况下，通过更新算法和对f p g a 内部电路 的重新设计，便可以使系统功能得到提升和加强； 4 、采用了f p g a 实现了片上可编程系统s o p c ： 5 、更具有设计灵活、集成度高等优点； 因此，选用方案二作为本系统最终设计方案。 基于f p g a 的l e 弦信号发生器研究与设计 i 片上程序存储器 i 片上数据存储器 n i o s i i ll c d c r t ll 扫膏日目= i p t 队h 目业，j 、 外 、几 k e y p a d ll 七扣詹卦 议 i p i 】x 眦i 八 i f 仇md a c 5 6 5 1 a d d s 模 。 i a s k 兀型l c 滤波网络 ：以 軎b c o r e l l 功去大l 大l 川 l p s k j r 1 八厂 d d si p 图2 2 方案二系统整体框图 2 3 系统主要性能指标 输出标准的正弦波，其主要技术指标有： 输出频率范围1 h z 4 0 m h z ( 可调)； 具有频率设置功能，频率步进：1 h z ： 频率稳定度：优于1 0 ； 失真度：无明显失真； 输出电平及阻抗：g o ( m ) = 6 l v ，输出功率1 0 0 r o w ； 输出的正弦波能实现模拟幅度调制( a m ) ； 输出的正弦波能实现模拟频率调制( f m ) ； q 硕士学位论文 产生2 p s k 、2 a s k 信号； 2 4 主要芯片介绍 本系统所应用的主要有两款芯片：a l t e r a 公司的c y c l o n e 系列 f p g a 中的e p l c l 2 芯片以及高速d a 芯片t h s 5 6 5 1 a 。以下是关于这两 款芯片的详细介绍。 2 4 1g y cio n e 器件概述 e p l c l 2 芯片是a l t e r a 公司c y c l o n e 系列f p g a 中的一种。 c y c l o n ef p g a 系列器件基于1 5 v 、0 3 n m 全铜s r a m 工艺制造，器件 密度达到了2 0 0 6 0 个逻辑单元，拥有2 8 8 k 比特容量的片内r a m ，并 提供了多个用来管理板级时钟网络的全功能锁相环以及同工业标准 外部存储器件相连的专用i o 接口。a l t r e r a 的n i o s 嵌入式处理器 和丰富的i p 库也可以用于c y c l o n e 器件的开发，该系列器件在设计 之初就充分考虑了成本的节省，从而对价格敏感的应用提供了全新的 可编程解决方案。a l t r e r a 公司还提供了新的低成本串行配置器件， 用来对c y c l o n e 器件进行配置。c y c l o n e 系列器件的主要特点如下口3 ： 拥有2 9 1 0 - - 2 0 0 6 0 个逻辑单元； 高达2 9 4 9 1 2 比特( 3 6 8 6 4 字节) 的r a m 空间； 支持低成本的串行配置器件； 支持l v t t l 、v c m o s 、s t l - 2 和s s t l - 3i o 标准； 支持6 6 3 3 m h z ，6 4 3 2 位p c i 标准 支持高速( 6 4 0 m b s ) l v d si o 接口 1 n 基于f p g a 的止弦信号发生器研究与设计 支持高速( 3 11 m b s ) l v d st o 接口 支持3 1 1m b sr s d si o 接口 每个器件最多拥有2 个锁相环，用于实现时钟倍频和相移等功 能 多达8 个全局时钟线并在每个2 a b 行有6 个时钟资源 支持高速外部存储，包括d d rs d r a m ( 1 3 3 m h z ) 、f c r a m 以及单 倍数据速率( s d r ) s d r a m 等 支持多种由a l t r e r a 公司及其第三方合作伙伴( a m p p ) 提供的 i p 功能模块。 表2 1 列出了c y c l o n e 系列器件的性能特点： 表2 1c y c l o n e 系列器件特性 特性e p l c 3e p l c 6e p l c l 2e p l c 2 0 逻辑单元 2 9 1 05 9 8 01 2 0 6 02 0 0 6 0 m 4 k r a m 块( 1 2 8 3 6 位) 1 32 05 26 4 总r a m 位5 9 9 0 49 2 1 6 02 3 9 6 1 62 9 4 9 1 2 锁相环( p l l ) l222 最大用户i 0 引脚1 0 4 1 8 5 2 4 93 0 1 2 4 2e p lc 12 简介 e p l c l 2 芯片是a l t e r a 公司c y c l o n e 系列f p g a 中的一种。该芯 片采用p q f p 封装共2 4 0 个引脚，典型门数位6 万门，r a m 总数位 2 3 9 6 1 6 b i t 最大用户i o 脚个数为2 4 9 个。内核电压采用1 5 v 供电， i o 电压采用3 3 v 供电。图2 3 为c y c l o n e 器件e p l c l 2 的内部结 构框图陋1 ： 硕士学位论文 雾 缪 墓 j 麓 ；够 瑚 笺 圈 鬟 矗 幽 瑟 e p l c l 2 缓 霪 g h j k 霪 霪 毳 雾 荔甏 2 4 3t h s 5 6 5 1a 简介 图2 3e p i c l 2 内部结构图 t h s 5 6 5 1 a 是一款1 0 位高速d a 转换芯片，其主要性能如下1 ： 引脚兼容c o m m sd a c 产品家族成员； 1 2 5 m s p s 更新率： 1 0 分辨率； 4 0 m h z 输出奈奎斯曲线； 寄生震荡动态性能范围：6 2 d b c ： 建立保持时间l n s ； 微分可升级电流输出为：2 2 0 m a ： 具有片内1 2 v 参考电压； 具有3 v 和5 v 兼容的c o m m s 数字接口； 具有标准二进制或t w o s 补码输入； 电源功耗：1 7 5 m w 5 v ： 休眠模式：2 5 m w 5 v ： 基于f p g a 的正弦信号发生器研究与设计 t h s 5 6 5 1 a 采用2 8 脚s o i c 和t s s o p 封装，其引脚分布图如图2 4 所示。 d 9 d 8 d 7 d 6 d 5 d 4 d 3 d 2 d 1 d 0 n c l n c 2 n c 3 n c 4 u 至； 2 6 2 5 2 4 2 3 t h s 5 6 5 1 a2 2 2 1 2 0 1 9 1 8 1 7 1 6 1 5 图2 4t h s 5 6 5 1 a 引脚图 表2 2 为t h s 5 6 5 1 a 各引脚功能定义 c l k d v d d d g n d m o d e a v d d c o m p 2 l o u t l l o u t 2 a g n d c o m p 2 b i a s j e x 丌。1 0 e x l t l 0 s l e e p 表2 2t h s 5 6 5 1 a 各引脚功能表 引脚 i o 功能 序号符号 2 0a g n di 模拟接地端返同内部模拟电路 2 4a v d di 模拟电源电压正极( 4 5 5 5 v ) 1 8b i a s jo 全比例输山电流偏压 2 8c l ki 外部脉冲输入端，脉冲上升沿输入数据锁存 1 9c o m p li 补偿和玄耦1 了点，需要0 1 u f 电容接a v d d 端 2 3c o m 呼2i 内部微型栅极电流节点，需要0 1 u f 去耦电容接a v d d 端 1 一1 0 d 9 _ 一d 0i 数据位1 1 0 ，d 9 是最高位( m s b ) d o 是最低位( l s b ) 2 6d g n di数字接地返同内部数字逻辑电路 2 7d v d dl 数字电源电压止极( 4 5 5 5 ) 内部参考电压无效时，e x t l o = a v d d ，用作外部参考电压输出 1 7 e x n i o ；e x t l o = a g n d 时，用作内部参考电压输出，用作输出时， 需要o i u f 玄耦电容接a g n d 1 6e x i t l oo 内部参考电压接地，连接a v d d ，内部参考电乐无效 2 2i o u t lo d a c 电流输出，当所有输入位置1 时，为全比例电流 2 1i o u t 2o 补偿d a c 电流输出，当所有输入位置0 时，为全比例电流 模式选择端，内部卜拉，如果引脚浮空或连接d g n d ，模式0 2 5m o d ei 被选中 1 1 一1 4 n cn 不连接 硬件异步断电输入端，高电平有效，内部下拉，需要5 u s 断 1 5s l e e pi 电，3 m s 上电 1 3 1 2 3 4 5 6 7 8 9竹坦伶似 硕十学位论文 本章从设计功能出发，详细地叙述了实现系统设计的两种方案， 并对这两种方案的优缺点进行了对照比较，从而确立了第二种方案为 最优方案，作为本系统的设计方案。 根据所选方案，确定了系统应达到的性能指标，以及为达到这一 目标而选择的两款主控芯片：e p l c l 2 和t h s 5 6 5 1 a ；并对这两款芯片 的主要功能和特点进行了详细地介绍。 基于f p g a 的正弦信号发生器研究与设计 第三章s o p c 系统概述及其开发环境 3 1s o p c 系统概述 s o p c ( s y s t e mo np r o g r a m m a b l ec h i p ) 即可编程的片上系统，或 者说是基于大规模f p g a 的单片系统。s o p c 的设计技术是现代计算机 辅助设计技术、e d a 技术和大规模集成电路技术高度发展的产物。s o p c 技术是将尽可能大而完整的电子系统，包括嵌入式处理器系统、接口 系统、硬件协处理器或加速系统、d s p 系统、数字通信系统、存储电 路以及普通数字系统等，在单一f p g a 中嵌入实现。大量采用i p 复用、 软硬件协同设计、自项向下和自底向上混合设计的方法，边设计、边 调试、边验证，原本需要写上几千行的v h d l 代码的功能模块，通过 嵌入i p 核后，只需几十行c 代码即可实现。因此，可以使得整个设 计在规模、可靠性、体积、功耗、功能、性能指标、上市周期、开发 成本、产品维护及其硬件升级等多方面实现最优化n 引。 s o p c ( 片上可编程系统) 可将处理器、存储器、外设接口和多层 次用户电路等系统设计需要的功能模块集成到一块芯片上，因其灵 活、高效、设计可重用特性，已经成为集成电路未来的发展方向，广 泛应用到测试和测量、汽车、军事、航空航天、广播、消费类电子、 无线通信、医疗、有线通信等领域。 硕士学位论文 3 2 基于nio si l 软核s o p c 简介 a l t e r a 的s o p c 系统有两种嵌入式内核：一种是在f p g a 器件内 嵌入a r m 硬核，另一种是使用a l t e r a 自己的3 2 位嵌入式精简指令集 软核n i o si i 。n i o si i 是a l t e r a 公司推出的新一代3 2 位r i s c 嵌入 式软核处理器。也是本文设计中所使用的处理器。该处理器系统主要 包括一个或多个n i o sc p u 、a v a l o n 交换结构总线以及h a l 系统库等。 下面就将以上三个组成部分加以详细介绍1 2 1 。 3 2 1nio si i 软核处理器 n i o si i 是一个基于流水线设计的通用r i s c 微处理器，拥有多级 流水线和指令与数据内存分开的哈佛结构。该处理器具有如下一些特 占 j 、 完整的s o p c 解决方案 高效、灵活的处理器模块，可以通过软件配置成1 6 位或3 2 位的中央处理单元( r i s c 结构) ，并可选择不同的内部存储器大 小，其最高执行速度可以达到5 0 瑚z ； 具有多种其他功能模块的选择，包括：s d r a m 控制器、u a r t 控制器、p c i 接口模块、m a c 接口模块等多种功能模块； 具有完整的、廉价的、便捷的开发系统。所有开发( 包括 设计、调试) 均通过软件进行，不再需要专门的硬件仿真器和编 程器，大大减少了开发设备的成本； 基于r t o s 的操作系统支持，完善了使用n i o si i 的s o p c 基丁f p g a 的正弦信号发生器研究与设计 解决方案。 拥有一个完整的开发环境n i o si ii d e ，所有软件开发任务都 可以在n i o si ii d e 下完成，包括编辑、编译和调试程序。 由以上一些特性可以看出，n i o si i 基本上提供了主流嵌入式处 理器的性能。同时因为n i o si i 是一软核处理器，因此设计者给用户 提供了一定的定制特性，用户可以根据需要选择合适的n i o si i 实现。 a l t e r a 公司提供了三种实现，分别为经济型的n i o si i e 、标准型的 n i o si i s 、最高性能的n i o si i f 。如表3 1 所示： 表3 1n i o s 软核处理器的分类 n i o si i f ( 高性能型)n i o sl i s ( 标准型)n i o si i e ( 精简型) 流水线6 级5 级无 硬件乘法器周期 1 3 软件执行 分支预测动态静态 无 指令高速缓存可配置可配置无 数据高速缓存 可配置无无 逻辑单元占用数 1 4 0 0 1 8 0 01 2 0 0 1 4 0 0 6 0 0 - - 7 0 0 用户自定义指令最高2 5 6 个 3 2 2a v aio n 交换结构总线 a v a l o n 交换结构总线是a l t e r a 公司开发的用于n i o s 嵌入式处 理器的参数化接口总线，由一组预定的信号组成，用户用这些信号可 以连接一个或多个i p 模块。也即实现片内n i o si i 和外设以及外设 之间的互联。a l t e r a 的s o p cb u i l d e r 系统开发工具自动地产生 a v a l o n 交换结构总线逻辑。 3 2 3h a l 系统库 n i o si i 与a v a l o n 总线都属于n i o si i 系统中的硬件范畴，而 硕士学位论文 h a l 框架则是属于软件范畴。 s o p cb u i l d e r 在生成一个新的系统后，会自动生成一个当前系 统配置信息文件，包括各个外设的地址空间、中断优先级以及外设的 一些特性等。n i o s i ii d e 则根据这个信息文件为系统的软件开发自 动生成一个h a l 系统库。图3 1 是一个基于h a l 系统库的n i o s i i 系 统的软硬件层次图。 h a l 系统库给n i o s i i 系统的软件开发提供了一个轻型的运行支 持环境，在软件开发中起一个承上启下的作用。它通过使用设备模型 来将设备驱动封装成统一的h a la p i ，从而给用户提供一个统一a p i 接口的软件开发环境。另一方面它通过n e w l i b 库，还支持了a n s i c 标准，允许用户使用熟悉的标准c 库里的函数进行设备操作。 例如对于字符型l c d 和串口设备，它们都属于字符型设备。 n i o s i i 系统的软件开发中使用相同的h a la p i 对它们进行访问，只 是在操作对象上有所区别，并且h a l 系统库还允许用户通过p r i n t f ( ) 等标准函数对这些设备进行访问。 总的来说，h a l 系统库提供了如下服务： 与a n s i c 标准库整合提供了熟悉的c 标准库函数； 设备驱动提供了系统中各种设备的读取方式； h a l 应用程序接口给h a l 服务提供了一致而且标准的接口， 比如设备读取、中断句柄和报警工具； 系统初始化在m a i n 函数之前对处理器和运行环境执行初 始化操作； 基于f p g a 的正弦信号发生器研究与设计 设备初始化在m a i n 函数之前例化并初始化每个设备； 图3 1 基于n i o s i ih a l 系统库的软件结构 3 3nio sl l 开发环境 n i o s 嵌入式处理器系统的开发环境包括硬件和软件部分，即 n i o s 开发板和n i o s 开发工具，两者均包含在n i o s 开发套件中。 n i o s 系统设计员可以使用n i o s 开发工具创建高性能的可编程片 上系统( s o p c ) 。有效的n i o s 嵌入式处理器开发工具允许用户配置一 个或多个n i o sc p u ，从标准库中添加外围设备，综合处理自定义系 统，与q u a r t u si i 设计软件一起编译系统，用r e dh a t 的g n u p r o 软 件开发工具进行程序设计、编程和调试。 n i o s 嵌入式系统的开发流程包括硬件开发和软件开发两大部 分，如图3 - 2 所示n 3 l 。 硕士学位论文 图3 - - 2n i o s 嵌入式系统开发流程 硬件的开发步骤如下：用s o p cb u i l d e r 生成n i o s 嵌入式处理 器，用q u a r t u si i 将n i o s 嵌入式处理器和其他逻辑电路结合进行 设计输入，然后进行编译( 包括分析综合和布局布线) ，最后通过下 载电缆将硬件配置数据下载到f p g a 中。 软件开发的步骤如下： 第一步：利用s o p cb u i l d e r 生成的软件文件，用文本编辑器编 写汇编语言或c c + + 源程序； 第二步：用g n u p r o 将源程序连编( 包括汇编编译和连接) 成可 执行程序； 第三步：通过下载电缆对可执行程序进行调试和运行，也可以用 第三方软件进行程序调试； 可以看出，硬件开发和软件开发的步骤十分相似，两者都由s o p c 基于f p g a 的止弦信号发生器研究与设计 b u ii d e r 开始，最后将设计结果下载到f p g a ，都由输入、处理和下载 三大步骤组成。但两者使用的开发工具不同：硬件开发使用q u a r t u s i i ；软件开发使用g n u p r o 。所使用的语言也不同：硬件开发采用的 是硬件描述语言( h d l ) ；软件开发通常采用c c + + 。 n i o s 嵌入式处理器支持下列s o p c 设计开发工具： e s o p cb u ii d e r 系统定义和集成工具 e q u a r t u si i 开发工具 e g n u p r o 嵌入式软件开发工具 第三方嵌入式操作系统和调试工具 3 4 小结 本章主要对基于n i o s ii 软核s o p c 系统从三个方面作了比较全面 的介绍；即s o p c 系统、n i o s i l 软核处理器、n i o s i i 软核开发环境。 重点对n i o s ii 软核处理器的组成、性能特点作了详细的叙述；并用 流程图的方式对n i o s i i 嵌入式系统的开发环境和开发流程作了详细 的说明。 硕士学位论文 第四章信号发生器的系统硬件设计 4 1f p g a 及其集成开发环境简介 目前，世界上生产c p l d f p g a 的大公司约有十几家，如：a l t e r a 公司、n i li n x 公司、l a t t i c e 公司等。其中，a l t e r a 公司的f p g a 经 过多年的发展，已经形成了从低端到高端的一系列产品。从过去单一 的f l e x 系列，发展到现在的多个系列。如：f l e x 系列、a c e x 系列、 c y c l o n e 系列、s t r a t i x 系列等。规模从最初的几千门发展到百万门。 这些系列的f p g a 中普遍采用了许多新技术。如低电压供电，i o 电压 与核内电压分开等。a l t e r a 公司在推出各个系列的f p g a 芯片的同 时也提供了相应的开发软件。在这些软件平台上我们可以按照我们的 需要进行电路设计。q u a r t u sii 是a l t e r a 提供的f p g a c p l d 开发集 成环境：所谓集成开发环境就是把许多种开发工具集成在一个软件 系统中。q u a r t u si i 集成了从电路设计到综合，适配最后形成下载 文件以及在线配置f p g a 这些电路设计实现过程中所需的所有工具， 并且还可以对设计的电路进行功能仿真，对适配以后最终形成的电路 进行时序仿真。也就是说只要有了这个集成开发环境就可以完成如图 4 1 所示的f p g a 开发过程中的所有工作n 们n 5 1 。 基于f p g a 的正弦信号发生器研究与设计 图4 1f p g a 的开发流程 此外为了方便设计，q u a r t u si i 还提供了一些常用电路和模块， 如计数器、存储器、加法器、乘法器、d s p 模块、l p m 模块等，用户 在开发过程中只需要直接调用这些模块，并为其设定适当的参数，就 能满足自己的设计需要。这样就大大简化了开发过程。除了这些免费 的l p m 模块之外。a l t e r a 公司还开发了许多i p 核有偿的提供给用户 使用。这些i p 核有的功能非常强大且带负载能力强，利用这些i p 核 进行设计将大大简化设计过程，缩短开发周期。正弦信号发生器正 是利用在f p g a 中嵌入n i o si i 软核实现的。考虑到正弦信号发生器 所需要的资源，特别是片内存储器的资源。我们选用了c y c l o n e 系列 规模为6 万门的芯片。c y c l o n e 系列芯片支持n i o si i 嵌入式处理器， 具有低到中等容量的片内存储器、低到中等速度的i o 引脚和存储器 接口、广泛的i p 组合支持等特点。 硕士学位论文 通常情况下在硬件调试的过程中，我们采用下载电缆进行编程下 载，在这种方式下，只要系统复位或断电配置文件立马消失；如图4 2 所示的是用计算机通过b y t e b l a s t e r m v 下载电缆来配置f p g a 的 电路原理图。通过这个电路计算机就可以通过并口产生一定的时序来 配置f p g a 了。 v c c a y 2 5 针母座 1 4 9 2 3 8 1 0 0 q 2 a y c 、 f 、 v c c 1 0 针插座 g n d v c cc - 一 2 2 k q x 3 g n d 10 0 q 10 0 q x 11 12 15 1 8 2 5 g n d 7 4 h c 2 4 4 1g 2 g 1 a 1 1 a 2 1 a 3 1 a 4 2 a 1 2 a 2 2 a 3 2 a 4 v c c g n d 1 y 1 1 y 2 1 y 3 1 y 4 2 y 1 2 y 2 2 y 3 2 y 4 v c c g n d 10 0 q 10 0 q 10 0 q 2 2 k q _ g n d 图4 2b y t e b l a s t e r m v 下载电缆配置f p g a 的电路图 4 7 3 1 5 9 而当系统