（电路与系统专业论文）基于tms320lf2407a的嵌入式系统平台设计及其网络互联研究.pdf

硕士学位论文 m a s t e r st h e s i s 摘要 嵌入式系统是以应用为中心的硬件设计和面向应用的软件开发为基础的专用 计算机系统，广泛应用于制造工业、过程控制等领域。 随着信息技术、网络技术和i c 集成技术的高速发展，嵌入式系统的未来将向 多媒体化和网络化方向发展，特别是与i n t e m e t 、无线网络的结合。嵌入式系统通过 以太网连入i n t e m e t ，成为当今“后p c ，时代的特征。 数字信号处理器d s p 是嵌入式应用领域的一个重要研究热点，具有强大的运算 和控制能力，给d s p 加入网络接入功能后，d s p 处理的输入数据和输出数据可以 自接通过h i t e m e t 实现信息共享。 本文以嵌入式系统网络化发展为契机，以工业测量保护系统中网络化改造为背 景，来讨论嵌入式系统设计的思想和方法。本课题深入研究了1 m s 3 2 0 ”2 4 0 7 ad s p 和快速以太网控制器u 蝌9 1 c 1 1 1 的结构和工作原理，设计了带有快速以太网通信 接口的基于d 灌的嵌入式系统硬件平台。在透彻理解d s p 软硬件特点和以太网控 制器工作机制的基础上，实现了该嵌入式系统的l c d 、串口等功能。最后在d s p 上设计了进行网络通信所需的t c p 皿网络协议软件，设计了b s 和c s 两种网络 通信方案，用v c + + 6 o 编写了相应的访问界面。 虽然本系统是基于d s p 平台开发的，但实现过程中建立的模型、处理流程都具 有可参考性，对其它嵌入式系统的设计有一定的借鉴作用。 本课题的完成将为进一步讨论嵌入式系统功能扩展、不同网络间互联，协议转 换、远程控制等应用问题提供前提保障。 关键字：d s p ；嵌入式系统；啪s ；l 脚i p ；s o c k c t 顾士学位论文 m a s t e r st h e s i s a b s t r a c t e m b e d d e ds y s t e mi sb a s e do na p p l i c a t i o n - c e n t e r e dh a f d w 盯ed e s i 助a n ds o f t w a r e d e v e l o p m e n tf a c i n ga p p l i c a t i o n e m b e d d e ds y s t e m sa r ew i d e l ya p p l i e di ns u c ha r e a sa s m a l l u f a c t u r e ，p r o c e s sc o n t r 0 1 w i t ht h ed e v e l o p m e n to fi n f o h n a t i o n ，n c t w o r k sa n di ct e c h n o l o g y t h ed i r c c t i o no f d e v e l 叩m e n to fe m b e d d e ds y s t 锄i sm u l t i m e d i aa n d e t w o r k s ，e s p e c i a l ly ，c o m b i n a t i o n o fj n t e m e fo rw j f c l e s sn e t w o r k s i ci sc o n 、，e n j e n tf o rp e o p l et oe n i o yt h ep l e a s u r eo fi i f e a n y t i m ea n da 工l y w k r e “e m b e d d e ds y s t e m + i n t e n 埠t ”h a v eb e e nt h ef e a t u f eo ft h e 畦m e o f “d o s t p c ” d s pi sa n i m p o r t a n tr c s e a r c h f i e l di ne m b e d d e d a p p l i c a t i o n n h a s s i i d n g c o m p u t a t i o n 觚dc o n t r o la b u t y a d d i n gn e t l o 呔f i l c 曲nw i l lm a k cd s ph a v es t r o n g c o 枷u n i c a t 王0 na b l i t ya ts a l n ct i m e t 1 l ed a t ad s pi n p u to rd s po u t p u tc a i ls h a r ew i t l l o 出e rn e h v o r kd c v j c e sd i i 它c y o nm ec h a c eo ft h ed e v e l o p m e n to fn e t w o r k sb a s e do e m b e d d e ds v s t c m ，t h e t t l e s i sd i s c i l s s e st h et 圭l o u g h to ft 王l ed e s i 印o fe m b e d d e ds y s t 锄，i nt i l eb a c k g r o u n do f f e c o n s t n l c t i o no fn e t w o r ki nt h ei n d u s t 眄c o n t m ls y s t e m t h i sd 髂i g nb u i l tah a r d w a r e p l a 锄珊埘t hc i h e m e tc 0 i n n l u n i c a t i o ns y s t c mu s i n gt m s 3 2 0 蝤2 4 0 7 ad s pa | l df a s t e t h e m e tc o n d l l e ru n 9 1 c 1 1 1 h n p l 锄e n tl c d ，s e r i a lc o m u n i t i o n 蛐dp w mo ft h e s y s 把m f j n a l l y ，j m p l e m 曲酬j o no fi h ci 胛口t n 年6 月j 日 1 1 嵌入式系统简介 第一章绪论 对于嵌入式系统，国内外有各种各样的定义。目前国内一个被普遍认同的定义 是：以应用为中心，以计算机技术为基础、软硬件可裁减，适用于应用系统对功能、 可靠性、成本、体积、功耗有严格要求的专用计算机系统。一般的嵌入式系统主要 由硬件( 嵌入式微处理器、外围硬件设备) 、软件( 嵌入式操作系统、用户的应用 程序) 以及介于两者之间的板级支持包( b s p ) 组成。是集软硬件于一体的可独立 工作的“器件”。用于实现对其他设备的控制、监视或管理等功能。 嵌入式系统不同于一般的系统，它具有其它应用所不具有的一些特性： 体积小。在智能化设备、仪器仪表、信息家电等应用场合，一般要求将计算机 控制部分安装在系统内部，并且要求所占用的空间尽可能地小。 良好的性能价格比。嵌入式系统要求开发周期短，性能优越，良好的性能价格 比是在市场上取得优势的关键，这也是嵌入式系统设计的目标之一。 实时性比较强。嵌入式系统，一般作为应用的关键部分，时间特性要求非常严 格。在一些应用系统中，超过了一定的时限，即使得出了所需的结果，但效果和没 有得出结果是一样的，对应用系统没有作用甚至是有害的。 多任务的操作系统 嵌入式软件开发要想走向标准化，合理地调度多任务，利用系统资源、系统 函数以及专家库函数接口，就必须使用多任务的操作系统。 专门的开发工具和环境 嵌入式系统开发需要专门的开发工具和环境，因为嵌入式系统本身不具各自 主开发能力，b 8 使设计完成以后用户通常也不能对其中的程序功能进行修改，必须 有一套开发工具和环境才能进行开发，这些工具和环境一般是基于通用计算机上的 软硬件设备以及各种逻辑分析仪、混合信号示波器等。 1 2 嵌入式系统的发展 1 2 1 嵌入式系统的发展现状 随着信息化、智能化、网络化的发展，嵌入式系统技术获得广阔的发展空间。 1 近年来，嵌入式实时系统在个人数据处理、多媒体通信、在线事务处理、生产过程 控制、交通控制等各领域得到了广泛的应用，各种相关的嵌入式产品纷纷涌现。如： 移动通讯设各、p d a 、移动机器人等等n 硬件方面，不仅有各大公司的微处理器芯片，还有用于学习和研发的各种配套 开发包。目前底层系统和硬件平台经过若干年的研究，己经相对比较成熟，各种功 能的芯片从8 位、1 6 位、3 2 位应有尽有。目前，国内也有些i c 企业开始研制自主 产权的嵌入式l p 内核芯片。 软件方面，国外商品化的嵌入式实时操作系统，己经有w i n d r i v e r 的 v x w o r k s ，m i c r o s o f t 的、i n d o w sc e ，3 c o m 的p a l mo s 以及嵌入式l i n u x 等。在国内， 多家企业和高校也正在自主开发实时操作系统。如：电子科技大学和科银公司联合研 发的d c l t ao s ，凯思公司的h o p e n0 s ( 女蜗计划) 等。 1 2 2 嵌入式系统发展趋势 信息时代、数字时代使得嵌入式产品获得了巨大的发展机遇，为嵌入式市场展 现了美好的前景，同时也对嵌入式生产厂商提出了新的挑战。从中可以看出未来嵌 入式系统的几大发展趋势【2 l ； 嵌入式开发是一项系统工程，因此要求嵌入式系统厂商不仅要提供嵌入式软硬 件系统本身，同时还需要提供强大的硬件开发工具和软件包支持。 硬件上：网络化、信息化的要求随着因特网技术的成熟、带宽的加大面日益提 高，这就要求芯片设计厂商在芯片上集成更多的功能，以满足应用功能的升级。一 方面开发更强大的嵌入式处理器或d s p 芯片，同时增加功能模块扩展总线类型， 提供多种网络通讯接口来加强对多媒体和网络通讯等事务的处理，并逐步实施片上 系统( s o o 的概念。 - 开发工具上：精简系统内核、算法，降低功耗和软硬件成本。要求设计者选用 最佳的编程模型，不断改进算法，优化编译器性能。采用实时多任务编程技术和交 叉开发工具来控制功能复杂性，简化应用程序设计，保障软件质量和缩短开发周期 等措旌来达到最佳效益。 软件上：随着网络互联和大信息量处理的要求，需要开发优秀的系统内核和嵌 入式操作系统支持网络模块，文件管理模块、数据库模块，提供友好的多媒体人机 界面。嵌入式w e b 浏览器和嵌入式移动数据库的开发研究目前是个热点。 可以预见，在不久的将来，嵌入式系统应用将越来越多样化，为用户提供更多 的选择方案。已不仅广泛应用于信息家电、工业、农业、商业、服务业等各行业， 硕士学位论文 m a s t e r st h e s i s ! ! = = = ! = = = ! = ! = ! ! ! = ! ! ! = ! ! = = = ! = = = ! - = 而且将渗透到社会和家庭的各个角落。嵌入式系统的未来将更加绚丽缤纷、丰富多 彩。 1 3 嵌入式系统的设计方法 1 3 1 嵌入式系统的总体结构 嵌入式系统一般由嵌入式计算机系统和执行装置组成，其中嵌入式计算机系统 是整个嵌入式系统的核心，由硬件层、中间层、软件层和功能层组成。执行装置是 被控对象，可接受嵌入式计算机系统发出的控制命令，执行所规定的操作或任务【”。 硬件层： 由嵌入式微处理器、存储器系统、通用设备接口和i ，o 接口( a 仍d 恤、啪l 等) 以及必要的电源电路、时钟电路等外围电路组成。它是以嵌入式处理器为核心，最 初都是为通用目的而设计的，后来出现了专用的集成芯片a s i c ，可以减少系统软 件和硬件设计的复杂程度，降低系统成本。近年来，出现了“可重构计算”的f p g a 使得电子系统仅仅需要一个标准模块构成：微处理器、存储器和可编程逻辑器件。实 现了电子系统设计领域的一次重大变革。 中间层： 也称为硬件抽象层或板级支持层( b o a r ds u p p o np a c k a g e ，b s p ) ，它把系统软件与 底层硬件部分隔离，使得系统的底层设备驱动程序与硬件无关。设计一个完整的 b s p 需要完成两部分工作：嵌入式系统初始化以及与硬件相关的设备驱动。 - 软件层： 由实时多任务操作系统( r t o s ) 、文件系统、图形用户接口( g u l ) 、网络系统及 通用组件模块组成。 - 功能层： 由基于l 汀o s 开发的应用程序组成，用来完成对被控对象的控制功能。 1 3 2 嵌入式系统的设计流程 嵌入式系统设计一般由5 个阶段构成( 图1 1 ) 需求分析、体系结构设计、硬 件软件设计、系统集成和系统测试、各个阶段之间往往要求不断的反复和修改，直 到完成设计目标【2 】。 硕士学位论文 m a s t e r st h e s l s i 系统需求分析说明书 l 、- - - 。_ _ _ _ _ _ _ _ _ _ - - 。- - 。_ _ _ _ _ _ _ _ _ _ _ 。- - - - - - - - - - - j 医壶圈 由 图1 1 嵌入式系统的设计阶段 1 3 3 嵌入式系统的硬件软件协调设计技术 应用系统的多样性和复杂性，要求依据一定的指导原则和分配算法对硬件软件 功能进行分析及会理的划分，资源合理调度与分配、系统优化和整合，从而使系统 的整体性能、运行时间、能耗等达到最佳状态【1 】【2 】吐 传统的嵌入式系统设计方法是把硬件和软件分开为两个独立的部分分别完成。 这种设计方法只能局部改善硬件软件各自的性能，而有限的设计空间不可能对系统 做出较好的性能综合优化。 软硬件协同设计方法是：首先，应用独立于任何硬件和软件的功能性规格方法对 系统进行描述，进行功能划分和综合；然后，从系统功能要求和限制条件出发，依据 算法，对硬件软件进行功能模块分配，并对此进行性能和参数评估。反复进行这一 过程直到系统获得一个满意的硬件软件实现为止，一个典型的硬件，软件协调设计 过程如图1 2 所示。 软硬件协同设计过程可归纳为： ( 1 ) 需求分析； ( 2 ) 软硬件协同设计； ( 3 ) 软硬件实现： ( 4 ) 软硬件协同测试和验证。 4 盘南 顾士学位论文 m a s t e r st h e s i s 图1 2 嵌入式系统的硬件，软件协调设计方法 这种方法的特点是协同设计( c 0 一d c s i g n ) 、协同测试( c o t e s t ) 和协同验证 ( c 0 一v e r i f j c a t i o n ) 上，充分考虑了软硬件的关系，并在设计的每个层次上给以测试 验证，使得尽早发现和解决问题，避免灾难性错误的出现。 1 4 课题的意义及研究内容 课题来源于工业测量保护系统。在工控领域，大量的测控设备，如仪器仪表、 数据采集和显示设备、过程控制设备等，需要用c p u 控制电机工作，用h 、d 进行 实时显示结果，用串口进行数据传输。但这种通信距离比较有限，有关的通信协议 也比较少，并且一般是孤立于h l t e m e t 以外的。随着嵌入式应用和互联网的迅速普 及，利用嵌入式技术解决联网问题日益引人关注。 数字信号处理器d s p 是嵌入式应用领域的个重要研究热点，1 m s 3 2 0 l f 2 4 0 7 a 不仅适用于工控，而且具有强大的运算能力，给d s p 加入网络接入功能后，d s p 处理的输入数据和输出数据可以直接通过h l t e m e t 实现信息共享，有效地解决了工 业现场信息共享问题。 本课题的研究将为嵌入式系统开发提供一个实用的开发平台，并能够进行相关 技术方案的实验论证，以便于更多的基于r t o s 产品的应用开发。同时，也将有助 于嵌入式系统的网络应用开发，为企业的全面信息化建设的推广应用做出一定的贡 献。 课题研究的主要内容包括： f 1 1t m s 3 2 0 u 砭4 0 7 a d s p 系统设计 f 2 1l 气n 9 1 c 1 1 1 快速以太网控制器的硬件接口电路设计 硕士学位论文 m a s t e r st h e s i s = = ! = = = = ! ! ! = ! ! ! ! = = ! ! = = = = = = = ! = = = ! 。 ( 3 ) t c p ，口协议栈的研究 ( 4 ) t c p i p 协议栈l w i p 在嵌入式系统中的软件实现 ( 5 ) 用v c + + 编写网络访问界面 ( 6 ) 系统调试 课题的难点： ( 1 ) 基于d s p 系统的电路设计 包括主要的内部电路及外部相关接口，涉及的芯片多，信号复杂。从芯片选型、 时序匹配、电路连接到p r 0 n m 原理图、p c b 制板、焊接、调试等，都具有一定 难度。 ( 2 ) 高速通信系统的电路设计 系统中使用的处理器t m s 3 2 0 i 托4 0 7 a 的最高工作频率为4 0 m h z ，快速以太网 控器的数据传输速率也达到1 0 0 m b p s 。二者的接口速率很高，具有严格的时序匹配 要求。而且在电路板布线时，还要考虑高频情况下的电磁兼容性影响和信号完整性 设计。 ( 3 ) d s p 系统的主要功能的实现 在工控领域，用c p u 控制电机工作，用液晶u 0 d 进行结果显示，用r s 一2 3 2 、 r s 4 8 5 串口进行数据传输，这些功能的实现看似简单，具体实现时编程和调试的工 作量是相当大的，特别是液晶的编程和调试。 ( 4 ) t ( 、p 口协议栈软件实现的复杂性 t c i 】旷协议栈是一个庞大而复杂的协议族，由上百个协议组成。结合嵌入式 系统的特定要求进行简化之后的l w 驴，仍然还有a r p i p ，i c mp ，u d p 和t c p 几个 必需协议。特别是t c p 协议，控制机制复杂，代码量大，调试较困难。 本文内容编排如下： 论文共分为6 个部分： 第一章：即本章，介绍了嵌入式系统常识和本课题的背景、意义、研究的内容和 难点。 第二章：阐述了d s p 系统的硬件设计，详细分析了t m s 3 2 0 l f 2 4 0 7 a d s p 的系 统各个模块硬件电路设计。 第三章：快速以太网控制器l n 9 1 c 1 1 1 与t m s 3 2 0 u 屹4 j 0 7 ad s p 的硬件接口设 计。 第四章：t c 【p 协议栈l w i p 在嵌入式系统上的实现过程。 第五章：对系统进行了各功能模块的调试。 第六章：对全文进行总结和展望。 硕士学住论文 m a s t e r st h e s i s 第二章基于d s p 的嵌入式系统实验板硬件设计 2 1 微控制器t m s 3 2 0 u 陀4 0 7 a 简介 2 1 1d s p 芯片的基本特征 d s p 芯片之所以具有快速数字信号处理运算的能力，是因为d s p 芯片普遍采 用了特殊的硬件和软件结构，以提高其数字信号处理的运算速度，并且多数d s p 运算操作可在一个指令周期内完成。d s p 芯片的基本结构特征1 4 】主要有： ( 1 ) 哈佛结构及改进的哈佛结构 ( 2 ) 流水线操作 ( 3 ) 专用的硬件乘法器 ( 4 ) 特殊的d s p 指令 ( 5 ) 片内外两级存储结构 ( 6 ) 快速的指令周期 2 1 2t m s 3 2 0 l f 2 4 0 7 a 微控制器特点 作为工控环境下使用的微控制器不仅要有相当的信号处理能力，而且应该有较 强的数据采集和数字模拟驱动能力。同时。应该有基本的通讯接口模块以及扩展功 能的外设接口等。基于此，我们采用主流的d s p 芯片1 1 的t m s 3 2 0 u 诧4 0 7 a 为微 控制器，1 m s 3 2 0 u 口4 0 7 a 有以下的特点f 5 l 【6 】： 采用高性能静态c m o s 技术，使得供电电压降为3 3 v ：减小了控制器的功耗； 4 0 m 口s 的执行速度使得指令周期缩短到2 5 璐( 4 0 m h z ) ，从而提高了控制器的实时 控制能力。 片内有高达3 2 k 字( x1 6 位) 的f l a s h 程序存储器，高达2 5 k 字的数据程序 r a m ，5 4 4 字双口r a m ( d a r a m ) 和2 k 字的单口r a m ( s a r a m ) 。 两个事件管理器模块e w l 和e v b ，每个包括：1 6 位通用定时器；8 个1 6 位的 脉宽调制( p w m ) 通道。它们能够实现多种电机控制；事件管理器模块适用于控制交 流感应电机、无刷直流电机、开关磁阻电机、步进电机、多级电机和逆变器。 可扩展的外部存储器总共1 9 2 k 字空间：6 4 k 字程序存储器空间；6 4 k 字数 据存储器空间；6 4 k 字i o 寻址空间。 1 0 位刖d 转换器最小转换时间为5 0 0 n s ，可选择由两个事件管理器来触发两 硕士学位论文 m a s t e r s t h e s i s = = = = ! = = ! ! = ! ! = = ! ! = = = = = = ! = ! ! = ! = = ! ! ! 。：! ! 个8 通道输入a 巾转换器或一个1 6 通道输入的a d 转换器。 串行通信接口( s c i ) 模块。 1 6 位的串行外设( s p i ) 接口模块。 基于锁相环的时钟发生器。 5 个外部中断( 两个电机驱动保护、复位和两个可屏蔽中断1 。 基于扫描的j 1 t a g 实时仿真接口，符合i e e e 标准1 1 4 9 1 0 t a g ) ； l d r e b 。lp l l c i 口文 i 2 5 8 w 汀曲 i i 蜀身b k i c 2 娃 d | t m ( 剐j 0 s p 2 昭w o 一 1 4 m a cl v s 弘 葡可1 狲 c o m 一嚣黑i 屯0 p j 。 r 枷l 扫 女 。-，l s 鞠 l 甜涮“口k w “ l s 纠i l目罪h 口1 0 f 月d e h 恫0 m “n 屯c p 芦 c 啦k w 口d ： 4 嘧1 2 船1 2 褂嗡 。； 婚i 1 p 墨e 西酉 1 蓬赫：l 雕o 一门1 0 p e m 。玎 面 lh f m j m l 0 目 h k m 甜e m o i孵 i n 凼饽 l j t j gp 。n l l q 掰l l e 删瞄d r 日笋 e y e n lm 湖蛔e r b 3 t 付啪i n p 3 、c a p i l 聃i n p m 6v c 肿哺删m6 - c 0 m h m o l 岫u lo 0u f 2 g p2 x g p m w g p d 而n e * w 2 11 m s 3 2 0 u 屯4 0 7 a 的功能结构 8 硕士学住论文 m a s t e r s t h e s i s 2 2d s p 外围电路的设计 包括d s p 的稳定可靠的最小系统是整个系统稳定运行的基础。本文中，由于 d s p 芯片采用3 3 v 供电，为了电压匹配，所用的外部控制电路尽量采用3 3 v 芯片， 这样可以不使用电压转换芯片，避免了信号电平转换延时，同时减少功耗和成本。 此外，为了便于p c b 板设计方便和减少电磁干扰，也尽量采用表面贴装( s m 叼元件。 如图2 2 所示为基于d s p 的嵌入式系统硬件结构框图，其中包括晶体振荡器、 外部存储器、串行接口、i o 接口等。t m s 3 2 0 i j 毪4 0 7 a 是面向电机控制的专用d s p 。 其片内集成了大量的外设接口，建立起最小系统就可以直接使用其外围接口。最小 系统中的主要信号有： a 【0 。1 5 】：1 6 位地址总线，a 0 a 1 5 ； d 【0 1 5 1 ：1 6 为数据总线，d 0 d 1 5 ； j 1 a g 边界扫描测试端口，用于在线仿真和程序配置； p s ，d s ，l s ：为别为程序存储寻址空间选通，数据存储寻址空间选通，加i 空间 寻址选通； w e ，r d ：为读选通使能，写选通使能引脚，该两引脚信号下降沿表示相应控锦4 器 驱动外部总线，它们对所有外部程序、数据、的有效； s t r b ：外部存储器访问选通： e n a1 4 4 ：使能外部接口信号，高电平有效； 。m p ，m c ：微处理器微控制器方式选择引脚，复位期间为低电平时芯片工作在微 控制器方式下，并从内都程序存储器( f l a s he r o m ) 的0 0 0 0 h 开始程序执行；若 在复位期间为高电平，则工作在微处理器方式下，并从外部扩展存储器的0 0 0 0 h 开 始程序执行。 9 图2 2 基于d s p 的嵌入式系统硬件结构框图 2 2 1j 1 1 a g 仿真器的接口设计 边界扫描技术( j 1 a g ) 是一种不需要测试设备的电子系统测试技术，不仅可以 测试集成芯片或印刷电路板( p c b ) 的逻辑行为和功能，还可以测试芯片器件之间、 p c b 之间的连接故障，目前它已成为现代数字电路系统系统测试性设计的基本技术 i 矧。 1 m s 3 加c 2 x x 的，i a g 逻辑扫描电路与姗标准1 1 4 9 1 兼容。该电路仅用于 仿真和测试。串行扫描用于测试引脚与引脚之间是否相通，以及执行对片内外围的 操作测试。内部逻辑扫描电路可以访问所有的片内资源，因此1 m s 3 2 0 c 2 x x 器件 的扫描引脚和仿真引脚允许在线仿真，在所有的t m s 3 2 0 c 2 x x 器件上，串行扫描 不具有边界扫描逻辑。 在使用仿真开发系统时，硬件扫描是通过停止处理器内核的工作实现的。当需 要调试程序时，先停止d s p 内核电路的工作，在通过器件上的j t a g 头对器件进行 扫描，扫描时可把信息输入到d s p 器件，也可从器件中读出所需要的数据。j t a g 端对数据进行符合i e e e l l 4 9 1j 1 a g 标准的传输。j 1 1 a g 口连接需要和仿真器上给 出的引脚一致，n 公司的仿真器1 4 脚。j t a g 的通用接法如图2 3 所示【7 j 。 1 0 硕士学位论文 m a s t e r s t h e s l s 图2 3 d s p 与仿真器接口图 2 2 2 电源部分 由于t m s 3 2 0 i j f 2 4 0 7 a 工作频率高，数据吞吐量大，对供电电源的质量要求非 常高，因此供电质量的高低将直接影响到系统的稳定性，所以设计出高效率、高性 能的供电系统是非常有必要的。 1 m s 3 2 0 u 砣4 0 7 a 对电源需求多样化。f i a s h 编程c c n 采用5 v 数字电压供 电，内核( v d d ) 、i ，o d d 0 ) 和锁相环( p u c c a ) 采用3 3v 数字电压供电，a d 转换器( v c c a ) 采用3 3 v 模拟电压供电。可以看出1 m s 3 2 0 if 2 4 0 7 a 既需要5 v 和 3 3v 两种供电电压，同时又区分模拟电压和数字电压，这就给我们硬件电路设计 带来了难度。 解决5 v 到3 _ 3v 的电压转换问题，通常有多种方案。在这里我们采用的低压 差稳压器是t p s 7 1 3 3 f 7 】。t _ p s 7 1 3 3 是德州仪器公司出品的双输出l d 0 高精度数字稳 压电源。它有8 脚d 和2 0 脚p w 两种封装形式。在上电复位时，它可以产生一个 长达2 0 0 m s 的低电平复位信号，足以满足1 m s 3 2 0 u 恐4 0 7 的系统复位要求。它的 静态电流典型值为2 8 5 u a ，最大输出电流为5 伽i i l l 气可提供3 3v 的固定输出，能够 满足d s p 对供电电源的要求。此外它还具有p o w e rg 0 0 d ( 电源好) 指示功能，可以监 视调节器的输出电压，对d s p 能起到保护作用。 硕士学位论文 m a g t e r s 1 h e s i s 倒2 4t p s 7 1 3 3 内部结构图 图2 4 为t l p s 7 1 3 3 的内部结构图。其中m 是电压输入端，输入电压范围为4 3 1 0 v 。o u t 是电压输出端，在2 5 时的典型值是3 3 v ，在4 0 + 1 2 5 的工作温 度范围内其输出电压最小为3 2 3 v ，最大为3 3 7 v 。t p s 7 1 3 3 片内有两个比较器， 其中一个的参考电压是1 1 7 8 v ，这个比较器另一个输入是s e n s e 端经过r 1 和r 2 分压后的电压。在实际应用中，s e n s e 一般与电压输出端0 u t 相连，片内r 1 为 4 2 0 k ，r 2 为2 3 3 k ，当输出电压为3 3 v 时，可以计算出比较器的正输入端的电压为 1 1 7 7 v ，因此这个比较器的输出为低电平。对另外一个参考电压为1 1 2 v 的比较器 来说，它的负输入端为1 1 7 7 v ，因此这个比较器的输出也为负。 如前所述，1 m s 3 2 0 u ；2 4 0 7 采用5 v 和3 3 v 双电源电压供电。假设己经得到了 5 v 电压，那么，利用r p s 7 1 3 3 设计的d s p 电源电路如图2 5 所示n 图2 5 中，输 入电压为5 v ，可作为d s p 的加电压；输出为3 3 v ，可作为d s p 的核心电压。 2 2 3 复位和时钟电路 1 复位电路 l 2 一 g 图2 5t m s 3 2 0 l i 以0 7 a 电源设计原理图 顾士学住论文 m a s t e r st h e s i s 在i m s 3 2 0 l f 2 4 0 7 中，有四种可能的原因会导致复位，即看门狗定时器复位； 软件产生的复位；非法地址引起的复位；复位引脚有效。复位引脚需要一个有效的 低电平脉冲，通常宽度不低于系统时钟周期的脉冲，以保证d s p 芯片能够识别。 t m s 3 2 0 l f 2 4 0 7 芯片的r s 是复位信号输入端，当该引脚电平为低时使芯片复 位。在设计复位电路时，一般两种复位需要考虑，一是上电复位；二是工作中的复 位。一种简单的复位电路是采用r c 电路，这种方法功耗大，可靠性差；另外一种 采用性能全、价格低、可靠性高的集成自动复位电路。由于d s p s 系统的时钟频率 较高，在运行中极易产生干扰和被干扰，甚至出现掉电和死机现象，因此系统采用 第二种方式，采用专门的自动复位电路元件。 这里使用了i m p 8 1 2 s 芯片吼i m p 8 1 2 s 是美国i m p 公司的产品。是美国m “i m 公司m a ) ( 8 1 2 的改进型替代产品。它们的功耗更低，性能更好，供3 5v 供电系 统选用。i m p 8 1 2 可以高电平复位，也可手动复位。图2 6 所示的手动复位电路，当 按下复位键s w 后，整个电路会产生一个连续的高电平复位信号对d s p 进行复位， 确保在系统运行出现故障时可方便地人工复位。 图2 6 i m p 8 1 2 s 自动复位电路 2 时钟电路 t m s 3 2 0 l f 2 4 0 7 a 的时钟源可以来自外部时钟信号或者振荡器。由于d s p 工作 是以时钟为基准，如果时钟质量不高，那么系统的可靠性、稳定性就很难保证。一 般d s p 系统中经常使用外部时钟输入，因为使用外部时钟时，时钟的精度高、稳定 性好、使用方便。 由于2 4 0 7 a 控制器的工作主频高达4 0 m h z ，控制器对时钟信号的抖动比较敏 感，严重的信号抖动可能造成控制器的时序操作紊乱。为了将这种抖动效应减至最 低，提高d s p 控制器的工作可靠性，需要在2 4 0 7 a 的锁相环模块外部设计环路滤 波器。所以，1 m s 3 2 0 u 屯4 0 7 的时钟源还采用了锁相环技术，可以对外部时钟源进 行倍频，得到非常稳定的内部时钟。时钟的倍频是通过寄存器s c s r l 的1 l 9 位的 设置完成的。此模块的外部元件是基频基准晶体。其外部晶体振荡器连接如图2 7 所示。 图2 ，7 晶振电路 本设计将系统时钟设在2 8 6 3 6 m h z ，采用的是外部1 4 3 1 8 瑚z 晶振，倍频设置 为2 。另外还须在t m s 3 2 0 i 皿4 0 7 的p u j l 和p u 屁引脚上外接电阻r 和电容c 1 0 1 和c 1 0 3 ，如图2 8 所示。 图2 8 锁相环电路 p l l f 2 p l l f i 1 0 p f 6 2 2 4 外扩存储模块 t m s 3 2 0 ：2 4 0 7 a 芯片中d a r a m 共有5 4 4 字可分为三块2 5 6 字的b o 块、2 5 6 字的b 1 块、3 2 字的b 2 块。当c n f = o 时，全部的5 4 4 字被配置为程序存储器( b o ，b 1 ， b 2 块) ；当c n f = 1 时，2 8 8 字被配置为数据存储器( b 0 ，b 2 块) ，2 5 6 字被配置为程 序存储器f b l 块) 。由于u 诧4 0 7 采用四级流水线工作，在流水线操作过程中，c p u 在第三个时钟周期中读取数据，并在第四个时钟周期中写数据。因此在一个时钟周 期内可以访问d a r a m 两次，完成数据的读和写，从而提高了c p u 的速度。 除了支持片内存储器之外，t m s 3 2 0 u 砣4 0 7 还提供通过外部存储器接口模块访 问外部存储器的能力，该接口有1 6 根外部地址线、1 6 根外部数据线以及选择数据、 1 4 硕士学值论文 m a s t e r st h e s i s 程序和“o 空间的相关控制线。只有当t m s 3 2 0 u 诧4 0 7 正在访问映射至外部存储器 单元的地址范围内存储单元时。外部数据和地址总线才有效。 t m s 3 2 0 if 2 4 0 7 a 具有可寻址6 4 k 的外部程序空间和6 4 k 的数据空间。当控制 器访问片外的存储空间时引脚p s ( 程序空间选择信号) 和d s 引脚( 数据空间选择信 号) ，s t r b 引脚( 外部存储器访问有效选通) ，都处于低电平状态，外部存储器被选 通。在与外部存储器接口时，一定要考虑外部存储器的速度。若使用较慢的外部存 储器时，必须使用片内等待状态发生器，在访问周期内插入一个等待状态，等待状 态一直持续到外部存储器提供准备就绪的信号才能解除。如果需要一个以上的等待 状态，就需要产生相应的等待状态逻辑。总之，可以通过r 酗d y 引脚建立等待状 态，以便和低速外部存储器器件接口1 1 ”。 在硬件实现时，本系统使用2 片1 2 8 k 8 的高速s r a m ，芯片具体型号为i s s i 公司的l s 6 1 c 1 0 2 4 1 9 j ，i s 6 1 c 1 0 2 4 是8 位1 2 8k b 的高速c m o s 静态r a m 。它的存 取周期为1 2 n s 、1 5 n s 、2 0 i l s 、2 5 i l s ，能够满足高速数据读写的要求，同时也适合大 容量数据的暂存。2 个8 位宽的s r a m 通过级联实现d s p 2 4 0 7 a 所需的1 6 位的字 宽。2 个芯片的a o a 1 5 地址线与d s p 相应的1 6 根地址线相连，a 1 6 接d s p 的程 序空间选择信号引脚p s 。c e 引脚一个接地，一个与d s p 的i s 脚相连，o e 、w e 引脚与d s p 的r d 、w e 相连如图2 9 所示。其中一片的8 根数据线与d s p 数据线 的低8 位相连，另一片的8 根数据线与d s p 数据线的高8 位相连，从而扩展为1 2 8 k 字节的程序存储区和数据存储区。 图2 9s r a m 电路图 还接有一片8 k 8 的e 2 p r o m ，芯片具体型号为勉5 6 4 5 【12 1 ，它具有可编程“看 门狗”，定时器功能、电源监视电路功能和串行e p r o m 等功能。1 m s 3 2 0 工作在 爨盛 p n 一 一 一 鐾磷 一一 熊壁 p 、 一 一 一 一一匿霞塞一 主动工作模式下，两者的时钟信号直接相连( 如图2 1 0 所示) ，当有信息传输时， s p i c l k 引脚将出现设定频率的方波信号，作为串行总线上数据输入输出的控制时 钟。t m s 3 2 0 的输出( m o ) 、输人( m i ) 分别接到x 2 5 6 4 5 的输人( s d 和输出( s 0 ) ，而 i o p f 5 作为x 2 5 6 4 5 片选信号c s 应用。当c s 为低时x 2 5 6 4 5 被选中，c s 由高变低 时x 2 5 6 4 5 一次时序操作开始，当本次操作结束后，c s 由低变高。在对x 2 5 6 4 5 的 读周期，数据被移至该管输出f s 0 ) ，且由时钟下降沿触发所有的指令、字节地址和 往存储器的数据写都输人到该引脚s i ，且在时钟的上升沿锁存。) 【2 5 6 4 5 还有两个 控制引脚r e s e t 和w p 。w p 为写保护引脚，当w p 为“1 ”时，写操作被允许，r e s e t 用于复位运行。 图2 1 0x 2 5 6 4 5 和d s p 的接口 下面以对x 2 5 6 4 5 存储单元的读操作为例，如图2 1 1 所示。分析各个时序的 构成。读存储单元时序如图2 所示。其基本过程为：( 1 ) c s 从高到低跳变；( 2 ) s c k 引脚产生方波脉冲；( 3 ) 依次往s i 引脚发送8 位指令码0 0 0 0 0 0 1 1 ( 低有效位在前) ，1 6 位地址( 高有效位在前) ；( 4 ) s o 引脚产生8 位数据输出( 高有效位在前) ；( 5 ) c s 从低 到高跳变，本次读操作结束。 磊弋 。k 捌一氯卉费宄奠硝硝卉文鼎科费弦建氏箍建建随心 1 6 m 地址 鼬感一。塑全亟。、厂弋渤( d g d 蕊：匿) x ：【受：x ：j ( x ，数据擒抟： s o 黛趾一屯i 0 歌泌玲 m s b 图2 1 l 读存储单元一个字节时序 1 6 2 2 5s c i 串口通信设计 随着计算机系统和网络的发展，通信功能越来越显的重要。由于串行通信是 在一根传输线上一位一位的传送信息，使用线路少、通讯简单、成本低，己成为计 算机、外围设备和许多通讯设备标准接口。在工业现场总线的应用中，串口通信使 用也极为普遍。特别是在远程传输中，避免了多条线路特性的不一致，被广泛地采 用。r s 2 3 2 标准对串行通信接口的有关问题，如信号线功能、电器特性都作了明确 的规定。其他串行通信接口标准大多是在该标准的基础上经过改进而形成的。由于 通信设备厂商都生产与r s 2 3 2 制式兼容的通信设备，因此，作为一种标准，r s 2 3 2 目前己在微机通信接口中被广泛使用。 考虑到基于r s 2 3 2 标准的串行通信不但可以应用于各个领域中，还可以在比 较艰苦或者没有网线的时候进行的双机通信，本系统实现了r s 2 3 2 标准的串行通 信，以提高系统在各种环境中的通信能力。 1 - t m s 3 2 0 u 吃4 0 7 d s p 异步串行口的特点 t m s 3 2 0 u ；2 4 0 7 a 提供了串行通讯接口s c i 模块，支持c p u 与其他使用标准格 式的异步外设之间的数字通信。s c i 接收器和发送器是双缓冲的，每一个都有它自 己单独的使能和中断标志位，两者都可独立工作，或者在全双工的方式下同时工作。 s c i 模块通过s c i r ) 引脚接收数据，通过s c r d ( d 引脚发送数据，在不使用s c i 模块的时候，这两个引脚可以被配置为通用i ，o 口。 2 串口通信硬件设计 r s 2 3 2 串口的电平和逻辑关系与d s p 存在很大的差别。以r s 2 3 2 标准为例， 对于数据逻辑“l ”的电平为- 3 v 1 5 v ，逻辑“o 的电平为+ 3 v + 1 5 对于控制信号： 接通状态( o n ) ，即信号有效的电平为+ 3 v 1 5 v ，断开状态( o f f ) ，即信号无效的电 平为- 3 v 一1 5 v 。 也就是说当传输电平的绝对值介于3 v 1 5 v 时，认为是有效信号，其它电平 均认为是无效的。而d s p 输出的电平却在3 3 v 左右，因此要想与p c 串口接口， 必须要进行r s 一2 3 2 与d s p 的转换。本设计采用m 6 2 3 2 芯片，m a x 2 3 2 芯片为 m a x i m 公司的产品，功耗低、集成度高，+ 5 v 供电，具有两个接收和发送通道， 可完成3 v 5 v 电平与串口电平的双向转换，其串行部分的电路如图2 1 2 ，其中 r x d ( d s p ) ，t ) a ) ( d s p ) 分别接到d s p 的s 口脚和s a t x d 端。 由于 1 m s 3 2 0 l f 2 4 0 7 采用3 3 v 供电，所以在s c r d 信号端有上拉电阻，以实现电平 匹配。该串行口接口电路简单，采用异步传输的工作方式可以建立可靠数据通信。 图2 1 2 串行通信硬件连接图 2 2 6 液晶显示模块的设计 1 液晶显示模块的选择 考虑到1 m s 3 2 0 m 4 0 7 a i o 管脚和各种特殊功能是复用的，如果将l c d 显示 直接和t m