（电路与系统专业论文）基于PCI总线的数字录音系统的设计与实现[电路与系统专业优秀论文].pdf

基于p c i 总线的数字录音系统的设计和实现 摘要 随着计算机技术和程控技术的发展，数字程控交换机的种类越来越多，数字 程控调度系统是一种d , f 3 数的数字交换机，它可完成特定的调度功能。本论文研 究的数字录音系统是数字程控调度系统中的一个组件，它可对数字程控调度系统 中的任何通话进行数字录音，并可将数据存储在p c 机内，随时回放。数字录音 系统在社会的特殊职能部门有很高的应用价值，它便于发生责任事故时进行责任 追查。 本文采用p c i 插卡形式，以p c i 总线作为系统板卡的接口，直接将板卡插入 p c 机主板的插槽内，板卡的另一端将数据线插头与p c m 中继的输出输入端连接， 话音数据可通过数据线从外部的程控交换网传入到系统内的数字交换网，并存储 在数字交换网m t 8 9 8 0 的话音存储器内，然后，p c 机将话音存储器的话音信号通 过p c i 接口存入到硬盘内保存。之所以选择p c i 局部总线是因为此类总线的性能 优越，具有良好的应用前景和很大的实用价值。它的传输速度快，突发速率达 1 3 2 m b p s ，数据传输不易丢失，处理能力强，为系统升级提供有力的保障。本系 统为全数字化系统，逻辑电路集成在可编程逻辑器件c p l d 内，c p l d 的使用可降 低成本，减小功耗，最主要的是可大大提高系统的可靠性。 关键字：程控交换；p c i ；m t 8 9 8 0 , 删8 9 7 9 0 b ；c p l d ： 基于p c i 总线的数字录音系统的设计和实现 a b s t i 矾c t w i t ht h ed e v e l o p m e n to f c o m p u t e rs c i e n c ea n dp r o g r a m - c o n t r o l l e d e x c h a n g et e c h n o l o g y ，m a n yo fd i g i t a ls w i t c h sh a v eb e e na p p e a r e d t h e d i g i t a lp r o g r a m m a b l es c h e d u l i n gs y s t e mi so n eo ft h es m a l lv o l u m ed i g i t a l s w i t c h s i tc a na c c o m p l i s ht h ee s p e c i a lc o o r d i n a t i o nf u n c t i o n t h e d i g i t a lr e c o r ds y s t e mi nt h i sa r t i c l ei so n ep a r to fd i g i t a lp r o g r a m a b l e s c h e d u l i n gs y s t e mi tc a nr e c o r da n yc a l li nt h es y s t e ma n ds t o r et h ev o i c e d a t a si nt h ec o m p u t e r t h ed i g i t a lr e c o r ds y s t e mh a st h eh i g ha p p l i e dv a l u e i nt h es p e c i a lf u n t i o n a ld e p a r t m e n t s t h i sa r t i c l ei n t r o d u c e st h ep c ip l u g i nc a r df o r m , a n dt h es y s t e mc a r d u s e st h ep c ib u sa st h ei n t e r f a c e t h ec a r dc a nb ed i r e c t l yp l u g g e di n t h ec o m p u t e r sm a i n b o r a d o nt h eo t h e rs i d eo ft h ec a r d ，t h ed a t a w i r e s c o n n e c tw i t ht h eo u t p u t i n p u tp i no fp c mc i r c u i t t h ev o i e c d a t a sa r e t r a n s f e r r e df r o mo u t e re x c h a n g en e t w o r kt ot h ed i g i t a le x c h a n g e n e t w o r k ( m t 8 9 8 0 ) b yt h ed a t a w i r e t h e nt h ec o m p u t e rs t o r e st h ev o i c ed a t a s o fm t 8 9 8 0 sm e m o r yi nt h ec o m p u t e r sh a r d w a r e t h er e a s o no fc h o o s i n g t h ep c ib u si st h a ti th a s t h eg o o dp e r f o r m a n c ea n da p p l i c a t i o n f o r e g r o u d i t st r a n s m i s s i ns p e e di ss of a s ta n dh a n d i n gc a p a c i t yi sb e t t e r t h a no t h e rb u s t h em o s ti m p o r t a n ti st h a tp c ib u si st h es t r o n gf u n d a t i o n o fs y s t e mu p g r a d i n gi nt h ef u t u r e t h i sr e c o r ds y s t e mi st h ea ld i g i t a l s y s t e m ，t h el o g i cc i r c u i t si n t e g r a t ei nt h ec o m p l e xp r o g r a m m a b l el o g i c d e v i c e ( c p l d ) t h ea r t i c l eu s e sc p l dt e c h n o l o g yt oi m p r o v et h es y s t e m r e l i a b i l i t y ，a l s oc u t sc o s t sa n dm i n i s h e sp o w e rc o n s u m p t i o n k e y w o r d ：p r o g r a m - c o n t r o l l e de x c h a n g e ：p c i ：m t 8 9 8 0 ： , 联1 8 9 7 9 0 b ；c p l d 基于p c i 总线的数字录音系统的设计和实现 前言 1 课题的来源及思路 随着数字交换技术研究工作的不断深入，应用范围的越来越广泛，数字程 控交换机的种类也越来越多。数字程控调度系统就是数字程控交换机的一种，它 广泛应用于社会的特殊职能部门如公安、消防、医疗急救、电力系统和一些大的 企业单位等，主要完成基于语音的指挥调度功能。数字调度系统的核心部分为数 字程控调度机。这种交换机需要具有录音功能，便于发生责任事故时进行有关责 任追查。 本文设计的数字录音系统是数字程控调度系统的一部分，它可对数字程控调 度机中的任何通话信息进行数字录音，数据通过系统与p c 机的接口存储在计算 机的硬盘内，随时可以回放。作者在前辈老师设计的数字程控调度机的基础上， 作为其后续设计，研究设计了数字录音系统，此系统与调度机的p 0 4 接口板直接 相连，链路中没有模拟信道传输，整个链路为全数字化系统。 在设计中运用了p c i 局部总线作为数字录音系统与计算机的接口。p c i 总线 是一种不依附于某个具体处理器的局部总线，它支持主控技术，允许智能设备在 需要时取得总线控制权，以加速数据传送。基于p c i 总线的数字录音系统充分利 用了p c i 总线的优点，实现对话音信号实时的，高效的采集和存储。 2 系统以p c i 总线为接口的前景和意义 随着计算机技术的不断发展，i s a 、e i s a 等总线已不能满足现在的需要，p c i 总线凭着它的高性能、低成本、开放性等方面的优势，迅速得到普及和发展，目 前已成为微型计算机事实上的总线标准，在嵌入式计算机和工业控制计算机方面 具有广泛的应用前景。 p c i 总线宽度为3 2 位，可访问4 g 存储空间，同步操作时钟频率为3 3 m h z ， 数据最大传输率1 3 2 m b p s ，它支持多总线主控和线性突发方式，这些都给它的发 展提供了有利的条件。它的高传输速率可满足图形操作系统和高速的网络要求， 而这些是其他总线望尘莫及的。p c i 总线能迅速发展的另一个原因在于它可以降 低系统成本。用p c i 局部总线的处理芯片来构造系统机、工作站、外围设备及板 i l l 基于p c i 总线的数字录音系统的设计和实现 卡，其性能优越，处理能力、传输速度都很高。 p c i 总线传输的高速数据采集系统嗍具有数据传输速度快、数据不丢失、 便于数据传输和处理等优点，因而具有良好的应用前景和很大的实用价值阑。 本系统虽然仅可与p c m 接口连接，传输话音信号，但基于p c i 总线传输速率高的 特点，已为系统功能的扩展升级奠定了坚实的基础，通过扩展它也可与用户电路 等接口连接，传输比话音数据量更大的图像数据，不再受现有总线在各方面的限 制。 3 本文所做的工作 本文设计的数字录音系统采用插卡的形式，可直接插入计算机的主板上，硬 件电路包括接口控制部分和p c l 数字中继部分。作者在对各种总线的性能、处理 能力、传输速率等进行比较之后，选择性能较好的p c i 总线作为数字录音系统的 接口总线；同时，选择南京沁恒公司研制的c h 3 6 5 为接口控制芯片。它们组成控 制部分，实现板卡与计算机的连接，系统可直接插入计算机的主板插槽内。板卡 另一部分是p c m 数字中继部分，通过对中继电路的原理、结构等进行研究分析， 电路中的数字交换开关选择m t 8 9 8 0 芯片，中继接口电路采用m h 8 9 7 9 0 b 芯片，再 配以外围电路8 2 5 5 ，话音信号即可通过p c m 中继接口从外部交换网传入到本系 统中。软件设计包括各种芯片的初始化，驱动程序的安装，但主要是对话音信号 的读取和存储，作者使用c + + b u i l d e r 2 0 1 设计出界面程序来控制系统的部分操作。 在设计的后段，因为话音数据量过大而存储器受容量限制的问题，作者对话音数 据的压缩技术进行初步的研究。另外，本设计的逻辑电路由c p l d 完成，a l t e r 公司生产的e p m 7 1 2 8 s l c 8 4 型芯片很适用于本系统的要求。 本文在第一章详细介绍了设计中涉及到的p c i 总线的原理、特点、协议等， 第二章介绍了p c i 的原理，这两章对后面的系统设计起到铺垫的作用。第三章数 字录音系统的硬件设计，第四章软件设计，这两章为全文的重点，介绍了系统的 整体设计和各个部分的详细设计；最后一章为总结，归纳本文的所做工作，并展 望了今后的研究工作。 i v 学位论文独创性声明 本人郑重声明： l 、坚持以“求实、创新”的科学精神从事研究工作。 2 、本论文是我个人在导师指导下进行的研究工作和取得的研究 成果。 3 、本论文中除引文外，所有实验、数据和有关材料均是真实的。 4 、本论文中除引文和致谢的内容外，不包含其他人或其它机构 已经发表或撰写过的研究成果。 5 、其他同志对本研究所做的贡献均己在论文中作了声明并表示 了谢意。 作者签名：盘选盘 日瓤专斗 学位论文使用授权声明 本人完全了解南京师范大学有关保留、使用学位论文的规定，学 校有权保留学位论文并向国家主管部门或其指定机构送交论文的电 子版和纸质版：有权将学位论文用于非赢利目的的少量复制并允许论 文进入学校图书馆被查阅；有权将学位论文的内容编入有关数据库进 行检索；有权将学位论文的标题和摘要汇编出版。保密的学位论文在 解密后适用本规定。 作者签名：跫遂亟 日期：卫弘啤 基于p c i 总线的数字录音系统的设计和实现 第一章p c i 总线 本文设计的系统以p c i 局部总线为接口，它独立于处理器的独特设计和高性 能、低成本、开放性等方面的优势，使其得到迅速的发展【l l 。当总线工作在3 3 g i z 时钟频率时，它的突发传输速率可达1 3 2 m b s 1 1 。这正好符合数字录音系统所要 求的高速数据传输率，可以实现对话音数据实时的采集和存储。详细的了解p c i 总线的功能、特性和协议，对硬件设计有着至关重要的作用。 1 1 总线的概念 计算机总线是计算机各部件之间进行信息传输的公共通道。微型计算机系统 广泛采用总线结构，其优点是系统成本低、组态灵活、维修方便。采用总线标准 设计、生产的硬件模块兼容性强，而且通过系统总线可以方便地组合在一起，以 构成满足不同需要的微机系统。 随着计算机技术的发展与进步，对数据的传输率、总线的宽度、总线时钟频 率等指标提出了更高要求，于是各种更高性能的系统总线也随之出现，先后推出 的有p c 总线、i s a 总线、e i s a 总线、1 i ，e s a 总线和p c i 总线。 1 2p c i 总线概述 p c i ( p e r i p h e r a lc o m p o n e n ti n t e r c o n n e c t ) 总线是i n t e l 公司联合i b m 、 c o m p a q 、a s t 、h p 等1 0 0 多家公司，于1 9 9 3 年推出的p c i 局部总线标准。优秀 的p c i 局部总线标准一经推出就倍受计算机业界的青睐，经过短短几年的发展， 已经替代了i s a 、v e s a 等总线成为主流的总线标准。p c i 总线是当前最流行的总 线之一，目前该总线可分为p c l l 0 和p c i 2 0 。p c i i 0 为3 2 位总线，时钟频率 3 3 ) 皿 i z ，总线最大传输率1 3 2 惦s ，而p c i 2 0 为6 4 位总线，时钟频率6 6 m t t z ，最 大传输率2 6 4 惦s 。p c i 总线主板插槽的体积比原i s a 总线插槽还小，其功能比 v e s a 、i s a 有极大的改善，支持突发读写操作，可同时支持多组外围设备，它不 受制于处理器，是基于奔腾等新一代微处理器而发展的总线。 表1 - 1 为p c i 总线与其他总线性能的比较 名称 p ci s ae i s a v e s ap c i 使用机型 8 0 8 68 0 2 8 6 ，3 8 6 i 蹦系列 1 4 8 6 p 5 个人机 个人机4 8 6 系列 3 8 6 ，4 8 8 p c - t 兼容工作站 个人机5 8 6 计算机个人机 最大传输速率 1 m b s1 6 m b s 3 3 m b s1 3 2 m b s1 3 2 m b s 基于p c i 总线的数字录音系统的设计和实现 总线宽度8 位 1 6 位3 2 位3 2 位3 2 位 总线工作频率 4 m h z 8 m h z 8 3 3 m h z 3 3 驸 z 3 3 m h z 同步方式半同步半同步同步同步同步 地址宽度 2 0 位2 4 位3 2 位3 2 位3 2 6 4 位 负载能力8 个 8 个6 个6 个3 个 信号线数目 6 29 81 4 39 01 2 0 6 4 位扩展不可以不可以无规定可以 可以 自动配置无无无可以可以 多路复用 非非非非是 1 3p c i 总线的特点 ( 1 ) 独立于处理器。为p c i 局部总线设计的器件是针对p c i ，而不是针对处 理器的，因此，设备的设计独立于处理器的升级。 ( 2 ) 总线主控及同步操作1 2 1 。p c i 总线支持总线主控及同步操作，p c i 独特的 同步操作功能可确保微处理器能与这些总线主控同时操作，无须等待主控操作完 成。 ( 3 ) 低成本、高效益。p c i 芯片将大量系统功能如内存、高速缓冲存储器、 控制器等高度集中，节省了逻辑电路，提高了性能，降低了成本。 “) 低功耗。p c i 技术规范的主要设计目标是实现电流尽可能小的系统设计。 ( 5 ) 在全部读写传送中可实现突发传送。3 2 位p c i 局部总线在读写传送中支 持1 3 2 姬s 的峰值传送速率。 ( 6 ) 访问时间快。当停靠在p c i 局部总线上的主设备写p c i 目标时，在3 3 m l t z 总线速度下，访问时间只需要6 0 n s ( 7 ) 预留发展空间。p c i 总线在开发时就预留了充足的发展空间。 1 4p c i 总线信号1 1 s l 在一个p c i 应用系统中，如果某设备取得总线控制权，就称其为“主设备”， 而被主设备选中以进行通信的设备称为“从设备”。对于从设备的p c i 接口至少 需要4 7 条信号线，而主控设备的p c i 接口至少需要4 9 条信号线。利用这些信 号线便可处理数据、地址、实现接口控制、仲裁及系统功能。 2 基于p c i 总线的数字录音系统的设计和实现 f m a 地蝴线j 咖 l - 接口控制信号 错误报告信号丁 l 仲裁信号f l 系统信号， l 必选信号 可选信号 1 o c = = 0 3 0 c = = p r。 p r 胍# t r d v # t r n v #。 盯删。 i ) c i 局部 t r 拣阳鼻 。 总线设备 n r v s w 土。 p 睐群。 s r r r 世 。 口黜 1r c n t # r 仃k # r 口s 他 3 2 1 i 们 i6 4 位总线 i 扩展信号 j 接口控制 1 l 中断信号 j l 边界扫描 j 信号 图i - - ip c i 局部总线信号 i 5 接口控制信号 f r a 脏# s t s ：帧周期信号。由主设备驱动，表示当前主设备一次交易的 开始和持续时间。其有效预示总线传输开始；失效后，是交易的最后一个数据期。 i r d y # s t s ：主设备准备好信号。该信号有效表明发起本次传输的设备能 够完成交易的当前数据期。它要与t r d y ) ) 配合使用，二者同时有效，数据方能完 整传输。 t r d y # s t s ：目标设备准备好信号。该信号有效表示目标设备可以进行相 应的数据传输，它要与i r d y # 配合使用。它们中任何一个无效时都为等待周期。 以上三个信号是数据传输所需的控制信号，当数据有效时，数据原设备需要 无条件设置x r d y # 信号有效，一旦主设备使f l i a m e # 信号有效，中途将不能改变 f r a m e ) ) 状态，直到t r d y # 无效和数据传送结束。 1 6 总线命令编码 总线命令1 1 1 是用来规定主、从设备之间的传输类型的，它出现于地址期的 c b e 3 ，0 ： 线上。当一个主设备获得f c i 局部总线的拥有权时，它可以启动表 卜2 中任何一种交易类型。 基于p c i 总线的数字录音系统的设计和实现 c b e 3 o #命令类型说明 0 0 0 0 中断应答 0 0 0 1特殊周期 0 0 1 0 i o 读( 从i o 口地址中读数据) 0 0 1 1i o 写( 向i o 地址空间写数据) 0 1 1 0 存储器读( 从内存空间映像中读) 0 1 1 l 存储器写( 向内存空间映像写) 1 0 1 0配置读 1 0 1 1 配置写 1 1 0 0存储器多行读 1 1 0 1 双地址周期 1 1 1 0存储器一行读 1 l l l存储器写并无效 其余地址为保留单元，暂未使用 表卜2 总线命令表 1 7p c i 总线上的读交易和写交易 1 ，7 1 总线上的读交易 图卜2 是总线上一次读操作中有关信号的情况，假设总线主设备已获得授权 访问总线，接下来它通过在每个时钟上升沿采样f r a m e # 、i r d y # 的状态来判断总 线是否变为空闲状态。当f r a 砸# 和i r d y # 都无效时，总线空闲，总线主设备启动 交易。 图卜2 读交易时序 从图卜2 中可知，一旦f r a m e # 信号有效，地址期就开始，并在时钟2 的上 升沿处稳定有效。在地址内，a d c 3 1 0 上包含有效地址，c b e c 3 o 灶含有一 个有效的总线命令。数据期是从时钟3 的上升沿开始的，在此期间，a d 3 1 0 4 弧 一 川 舢 鳓 觥 黜 二= 一一 心 腿 0 基于p c i 总线的数字录音系统的设计和实现 线上传送的是数据，而c b e 3 o # 线上的信息却指出数据线上的哪些字节是有 效的。d e v s e l # 信号和t r d y # 信号是由从设备提供的，而i r d y # 信号是由主设备提 供的。数据真正传输是在i r d y # 和t r d y # 同时有效的时钟前沿进行，这两个信号 有一个无效时，就要插入等待周期。 1 7 2 总线上的写交易 a 工 兀t 删 加 3 1 0 】 c b 肼 i m 鹏 订嗍 斑w 刚 图卜3 写交易时序 由图l _ 3 可知，f r a m e # 信号的有效预示着地址周期的开始，且在时钟2 的上 升沿处达到稳定有效。除了地址期之后没有交换期外，其它与读交易类似。值得 注意的是，f r a m e # 的撤销必须以i r d y # 的有效为前提，以表明是最后一个数据期。 另外，主设备在时钟5 处因撤销了i r d y # 而插入等待周期，表明要写的数据将延 迟发送，但此时字节使能信号不受等待周期的影响。 1 8 交易的终止过程 主设备和目标设备都可以提出终止一次p c i 局部总线交易的要求，但双方均 无权单方面实施交易停止工作，需要相互配合。值得注意的是，传输的最终停止 控制要由主设备完成，所有交易的结束标志是f r a m e # 信号和i r d y # 信号均已撤销 而进入总线空闲状态。 1 8 1 主设备发起的终止 主设备通过撤销f r a m e # 信号并建立i r d y # 信号来提出终止请求。这样做是为 了告诉目标设备，现在已进入最后的数据期，此后i r d y # 一直保持有效，直到出 现t r d y # 信号，即完成最后一个数据的传输。接着，i r d y # 便撤销，从而达到完 全终止的条件，结束传输进入总线空闲状态。 5 基于p c i 总线的数字录音系统的设计和实现 1 8 2 目标设备发起的终止 目标设备能够发出或接收主设备请求的数据直到主设备终止交易。但是，当 目标设备不能完成请求时，它可以用s t o p # 信号发起交易终止。在一个交易的初 始数据期，目标设备通过使s t o p # 有效而t r d y # 无效来表示重试：重试总在初始 数据期，并且没有数据传输。如果在目标设备终止交易的同时或是之前发生了数 据传输，就是断开，目标设备通过同时使t r d y # 和s t o p # 有效，可在任何数据期 标识有数据的断开；目标设备通过撤销d e v s e l # 并使s t o p # 有效来标识目标设备 废止。 1 9 小结 在阅读大量中外关于p c i 局部总线的文献和著作的基础下，仔细的分析了 p c i 总线协议，为实现p c i 接口设计打下基础。 本章主要介绍了p c i 总线相关知识。p c i 总线是一种先进的局部总线，已 成为当前微机的主流总线。p c i 总线上的外设系统不受处理器的制约；p c i 是支 持总线主控和突发传输的同步总线，具有相当高的总线带宽，在3 3 b l h z 时钟下， p c i 局部总线突发传输速率可达1 3 2 姬s ；p c i 协议定义了三个地址空间：i o 空间、存储器空间和配置空间；p c i 总线支持即插即用，可对所申请的资源进行 自动配置。采用p c i 总线对今后系统的扩展升级奠定了基础，系统不仅可以传输 话音信号，通过扩展升级后，更可传输图像等大数据量的信号。 6 基于p c i 总线的数字录音系统的设计和实现 第二章p c m 原理 数字程控交换技术是电子技术、通信技术、计算机技术的融合，脉冲编码调 制技术是它的基础。数字程控交换中采用的都是数字信号，数字信号的调制一般 有两种方法：脉冲编码调制和增量调制。本文使用脉冲编码调制的方法。 2 1 脉冲编码调制嘲的概述 脉冲编码调制简称p c m 。首先，在发送端进行波形编码，包括抽样、量化和 编码三个基本过程，把模拟信号变换为二进制数码。通过数字通信系统传输后， 在接收端进行相反的变换，由译码和低通滤波器完成，把数字信号恢复为原来的 模拟信号。 所谓抽样1 6 1 ，就是对模拟信号进行周期性的扫描，把时间上连续的信号变为 时间上离散的信号。我们要求经过抽样的信号应包含原信号的所有信息，即能无 失真逾恢复出原模拟信号。它的抽样速率的下限是由抽样定理确定的。在该设计 中，抽样频率为8 k h z 。 量化1 6 1 是把经抽样得到地瞬时值进行幅度离散，即指定q 个规定的电平，把 抽样值用最接近的电平表示。一个模拟信号，经过抽样量化后，得到已量化的脉 冲幅度调制信号，它仅为有限个数值。 编码1 6 l 是用二进制码表示有固定电平的量化值。实际上量化是在编码过程中 同时完成的。故编码过程也称为模数变换。 由此可见，脉冲编码调制方式就是一种传递模拟信号的数字通信方式。其原 理框图如图2 - 1 。 图2 1p c h 原理框图 在图2 1 中，话音信号先经防混叠低通滤波器，得到限带信号 基于p c i 总线的数字录音系统的设计和实现 ( 3 0 0 “3 4 0 0 1 1 z ) ，进行脉冲抽样，变成8 k h ：重复频率的抽样信号( 即离散的脉冲 调幅p a m 信号) ，然后将幅度连续的p 栅信号用“四舍五入”办法量化为有限个 幅度取值的信号，再经编码，转换成二进制码。 对于电话，c c i t t 规定抽样率为8 k h z ，每抽样值编8 位码，即共有2 8 = 2 5 6 个量化值，因而每条话路p c m 编码后的标准数码率是6 4 k b s 。为解决均匀量化 时小信号量化误差大、音质差的问题，在实际中采用不均匀选取量化间隔的非线 性量化方法。 2 2 抽样定理四 抽样定理是模拟信号数字化的理论基础。其内容是：一个频带限制在0 到正 以内的低通信号x ( t ) ，如果以zf f i 2 f ，的抽样速率进行均匀抽样，则x ( t ) 可以 由抽样后的信号x 8 ( t ) 完全确定。而最小抽样速率正= 2 正称奈奎斯特速率。 1 2 正这个抽样间隔称奈奎斯特间隔。 f s ( t ) t t t 图2 - 2 抽样的物理过程 图中给出了抽样定理的物理过程，实现抽样的方法很简单，只需有如图2 2 的三端乘法器即可。假设抽样用的脉冲为单位冲击脉冲序列，它可表示为 = a ( t 一圮) - 式中，代表脉冲序列周期，s ( t ) 的频谱也由一系列冲击函数组成，即 岛( w ) = 峨j ( w 一批) 2 万 心2 了 s 现在假定被抽样的连续信号x ( t ) 的频谱为x ( w ) ，它的最高角频率为。 8 匕札札 基于p c i 总线的数字录音系统的设计和实现 从图中乘法器可得出而( f ) = 并o ) 如( f ) = 工o ) 8 ( t - k t s ) 利用卷积定理，我们可以求出上式的傅氏变换为 x a w ) = 去【x ( w ) s a w ) = 丢( 叻砉占仰一杈) 】 = 彳1x x w ) , 5 ( w - k w , ) 由冲击函数卷积性质，上式变为 x a w ) = 了1 z ( 1 ，一地) 可见，抽样后的信号频谱由无限多个分布在m 各次谐波左右的边带组成， 而其中位于k = o 的频谱就是抽样值的信号频谱x ( 呐本身。对于低通信号，只要 遵循抽样频率大于或至少等于信号x ( t ) 最高频率的两倍，即2 l 。抽样频率 越高，越有利于收端提取信号。但z 太大，占用的频带过宽，不利于数据传输。 此外，抽样脉冲r 较窄，对信号的频谱影响小，但会影响带宽，不利于输出信噪 比，故对z 和f 要兼顾考虑。 2 3 非均匀量化 非均匀量化1 5 j 是一种在整个动态范围内量化间隔不相等的量化，在信号幅度 小时。量化级间隔划分得小；信号幅度大时，量化级间隔也划分得大，以提高小 信号的信噪比，适当减少大信号信噪比，使平均信噪比提高，获得较好的小信号 接收效果。 实现非均匀量化的方法之一是采用压缩扩张技术。它的基本思想是在均匀量 化之前先让信号经过一次压缩处理，对大信号进行压缩而对小信号进行较大的放 大。信号经过这种非线性压缩电路处理后，改变了大信号和小信号之间的比例关 系，大信号的比例基本不变或交小，雨小信号相应地按比例增大，即“压大补小”。 这样，对经过压缩器处理的信号再进行均匀量化，量化的等效结果就是对原信号 进行非均匀量化。 在p c m 技术的发展过程中，提出过许多压扩方法。目前p c m 语音码流中采用 9 基于p c i 总线的数字录音系统的设计和实现 两种压扩特性，一种是律压扩特性，另一种是a 律压缩特性。 2 3 1 律特性和a 律特性 律和a 律归一化压缩特性表示式分别为 律：= 等( 一l k 1 ) a 律： v o = a v i 1 + 1 n a 1 + l n ( a v j ) 1 + l n a ( o 巧s 丢) a ( _ 1 ，将出于消息模式，也就是说该接续存储器低位中 的字节将在对应通道的输出数据流中输出。反之，若此时比特2 为0 ，那么与其 对应通道的s t - b u s 输出端的内容将来自s t - b u s 输入端的某一通道，而此通道的 位置贝i j 由接续存储器低位的内容来选择( 见表3 9 ) 。 每一个接续存储器高位的比特l ( 见表3 8 ) 在每一帧都通过c s t o 端输出。 考虑到外部控制线路可能存在延时，这一比特输出对应于s t - b u s 数据流的各个 通道，提前了一个通道所占的实际。c s t o 端输出的具体顺序是8 条s t o o 7 输 出数据流的8 个0 通道所对应的接续存储器的高位，这8 个接续存储器高位的比 特l 组成一个字节，其中数据流0 所对应的比特在通道的最前面输出，这个字节 于0 通道的前一时隙( 即前一个帧的3 1 时隙) 在c s t o 端输出，接下来是8 个l 基于p c i 总线的数字录音系统的设计和实现 通道所对应的接续存储器高位的比特1 组成一个字节，这个字节于0 时隙在c s t o 端输出，依此类推，直至3 1 通道后再循环。 如果芯片的o d e 端为低，那么所有的s t b u s 输出端都为高阻态。如果o d e 端为高而控制寄存器的比特6 为0 ，那么接续存储器高位的比特0 将控制s t - b u s 输出流中的对应通道输出。若比特0 为l 则使能该通道，若比特0 为0 则禁止该 通道。 l 2l0 il 每个通道控制比特 比特 名称概述 2 消息模式置1 时，接续存储器低位的内容，将在与之对应通道的输出数据流中 输出，当置0 时，接续存储器低位的内容将作为话音存储器地址，指 明与其对应通道的输入数据流的位置 1 c s t o 比特这一比特将在c s t o 端输出，时间上提前一个通道，数据流0 的0 通道 的c s t o 比特最先输出 o 输出使能如果芯片的o d e 端为高而且控制寄存器的比特6 为0 ，这一比特将使能 对应通道的输出数据流，为l 使能输出，为0 禁止输出 表3 8 接续存储器高位比特位示意图 7 接续存储器低位 如果接续存储器高位比特2 为1 或者控制寄存器比特6 为1 ( 消息模式) ，那 么接续存储器低位的8 个比特都将在对应通道的数据流中输出，反之，这些比特 将用来指明应当接续的输入数据流的具体位置，该位置的内容在对应的通道的数 据流中输出，其中，比特0 4 是输入数据流的通道选择比特，比特5 7 是输入 数据流的选择比特。( 见表3 - 9 ) l 7 6 5432l0 数据流地址比特 通道地址比特 基于p c i 总线的数字录音系统的设计和实现 比特名称 概述 7 5 数据流这三个比特的二进制数指明应当接续的输入数据流的位置，比特7 是最 地址比高有效位，例如比特7 是1 ，比特6 是0 ，比特5 是1 ，那么应当接续的 特输入数据流是s t i 5 中的某一路通道 4 o通道地这比个的二进制数指明应当接续的s t - b u s 输入数据流的通道位置( 该通 址比特道位于哪一个输入数据流中已由比特7 、6 、5 指明) 。比特4 是最高有效 位，例如比特4 是i ，比特3 是0 ，比特2 是0 ，比特i 是0 ，比特0 是0 。 那么应当接续的通道为1 7 表3 - 9 接续存储器低位比特位示意图 3 3 2 数字中继接口电路m i 8 9 7 9 0 b s l 。 m h 8 9 7 9 b 是m i t e l 公司生产的c e p tp c 蝣0 接口，在2 0 4 8 k b i t sc e f r r e l 数 字中继线和m i t e l 串行通信总线s t b u s 间提供了完整接口嗍。内部包含s t - b u s 定时电路、两帧弹性存储器、c e f y r 链路处理逻辑、a b e d 线路信令存储器、时钟 提取等功能单元。它完全按照c c i t t 的g 7 0 4 建议设计。基本功能包括：位时钟 和帧同步提取、帧同步码插入、c r c - 4 校验、h d b 3 编解码、线路信令的插入和提 取、信号丢失告警、全“1 ”告警、远端告警等。 一、1 1 肛1 8 9 7 9 0 b 的连接电路图 i - n a 胜d 师 1 1 f b 甲 静n ” c 蜘0 咖l 姗 a ，i b c 铀 上 p a l l ” 粥烈 2 4 p d o例 2 y at r 2 璐2 5 7 4 - 4 6 r x r瞄 ：码 童 卜 伽 事 57 r 飙 v 豁 缝塑 l o s v 髓 脚9 7 9 0 b 图3 - 1 0 原理图 基于p c i 总线的数字录音系统的设计和实现 图3 - 1 0 中的i y a 、i y b 为p c m 中继的输出信号端，外接5 0 q 阻抗的同轴电 缆，而2 y a 、2 y b 为p c m 中继的输入信号端，同样外接5 0q 的同轴电缆。 1 皿- 1 8 9 7 9 0 b 的d s t i 、d s t o 传输3 0 路信道的语音信号，它的d s t i 与孵1 8 9 8 0 的s t b u s 输出数据流端s t o o 连接，d s t o 端与m t 8 9 8 0 的s t b u s 输入数据流端 s t i o 连接。 m h 8 9 7 9 0 b 的c s t i o 、c s t i l 为输入控制信号，与w 1 8 9 8 0 的输出数据流端连 接；m h 8 9 7 9 0 b 的c s t o 为输出控制信号，与f f r 8 9 8 0 的输入数据流端连接。 p c m 的传输采用同步传输方式，时钟信号从接收信号中提取，f o i 端帧起始 信号和c 2 1 端时钟信号均来自于外部时钟电路。而e 8 k o 端输出帧同步信号到外 部时钟电路，当对钟信号提取后同时转换为8 k l i z 信号，用以同步本系统对钟， 这样保证本系统的2 姗z 时钟和其它系统的2 m h z 时钟同步。 二、姗8 9 7 9 0 b 的功能介绍 m h 8 9 7 9 0 b 采用话路与信令分离和合并的方法，把r x t 、r x r 输入的c e p t 数字 中继信号分解成话路码流和信令码流，分别从d s t o 和c s t o 输出。另外，把发送 的数据或话音从d s t i 输入，经过合并后，从o u t a 和o u t b 端输出到c e p t 数字中 继线上。 d s t o 和d s t i 分别为接收和发送的话音码流，传输速率为2 0 4 8 k b i t s ，划分 成3 2 个时隙，即t s o t s 3 1 ，除t s o 、t s l 6 外，每时隙传送一话路，分别与c e p t 数字中继线相应话路对应。 c s t o 为接收的信令码流。其中，t s o t s l 5 分别对应c e p t 的帧o 帧1 5 的 t s l 6 内容；t s l 6 为c e p t 偶帧t s o 的内容；t s l 7 为奇帧t s o 的内容；t s l 8 为主 状态字，含有帧同步错码，全“1 ”告警，滑帧指示等告警指示；t s l 9 为相应状 态字；t s 2 0 含有c r c 错误计数：t s 2 1 含有c r c 校验情况。 c s t i o 和c s t i l 为发送的信令和控制码流，也组成3 2 时隙的结构。c s t i o 的 t s o t s l 4 和t s l 6 t s 3 0 为各发送和接收的控制字，分别对应话音时隙t s l t s l 5 和t s l 7 t s 3 1 ；t s l 5 和t s 3 1 为两个控制字，可以控制全“l ”选择。e 8 k o 输出t s l 6 自环等。c s t i l 的t s o t s l 5 为发送帧0 h 帧1 5 的t s l 6 的内容：t s l 6 为发送偶帧t s o 的内容；t s l 7 为奇帧t s o 的内容；t s l 8 为主控制字3 ，可控制 基于p c i 总线的数字录音系统的设计和实现 c r c 校验，远端自环，更新帧同步等。 它的功能框图如图3 - 1 1 所示。 n 越 c 2 i f o i j 嘲 d s t o 璐t i c s t i 0 c s t “ 岱t o 仰i 】( c t l g s t 图3 1 11 脚8 9 7 9 0 b 的功能框图 m h 8 9 7 9 0 b 具有时钟和帧同步提取电路，8 k h z 帧同步从e b k o 输出，可通过外 部数字锁相环来产生s t - b u s 所需要的帧起始脉冲和位时钟，帧起始脉冲由f o i 输入，位时钟从c 2 1 输入。 岫8 9 7 9 0 b 具有两帧的弹性存储器，接收数据在e 2 0 定时下写入弹性存储器， 在c 2 0 定时下读出到s t - b u s 上，读写分别由两个指针控制，当两指针距离小予 两个时隙或大于4 2 个时隙时，会产生滑帧，读指针向后或向前移3 2 个时隙。 船1 8 9 7 9 0 b 具有线路接收和发送驱动器。三电平的h d b 3 码，通过外接线路变 压器转换成两路从r x t 、r x r 输入，逻辑合并经h d b 3 解码后成为实际信号码流。 在发送端，o u t a 和o u t b 为集电极开路，通过外接的线路变压器，形成三电平的 h d b 3 码输出到中继线上。 p a d i 、t x g 、p a d o 为线路匹配网络的输入、输出端、可通过把输出接到该网 络上，形成7 5 q 匹配输出。 基于p c i 总线的数字录音系统的设计和实现 3 4 逻辑电路的实现 在设计逻辑电路时，一般都会使用到7 4 l s l 3 8 、7 4 l s l 3 9 、7 4 l s 2 4 4 、与门、 非门等简单的逻辑芯片，但考虑到使用过多的逻辑芯片实现逻辑电路，会占用大 面积的电路板，为节约设计成本，简化逻辑电路，设计中用一片c p l d 代替多片 逻辑芯片。 3 4 1c p l d 的应用 复杂可编程逻辑器件1 1 1 i c p l d ( c o m p l e xp r o g r a 盥n b l el o g i cd e v i c e ) 的出现是 超大规模集成电路技术( v l s i ) 和计算机辅助设计( c a d ) 技术发展的结果。c p l d 器件集成度高、体积小，具有通过用户编程实现专门应用的功能。它允许电路设 计者利用基于计算机的开发平台，经过设计输入、仿真、测试和检验，直到达到 预期的结果。使用c p l d 器件可随时修改内部逻辑电路 1 3 1 ，这样大大缩短系统的 研制周期，减少资金投入。更有利的是，采用c p l d 器件可以将原来的电路板级 产品集成为芯片级产品，从而降低了功耗，提高了可靠性，同时还可以很方便地 对设计进行在线修改。 本系统使用的c p l d 可实现在系统编程技术i1 1 4 1 ，设计时将器件先装配在系 统板或目标板上，然后将所设计的电路下载于其中。这样不仅避免了因多次插拔 而损坏芯片引脚，方便调试，加快了生产的进度，而且可以在不改变系统硬件结 构的情况下，实现对系统的重构或升级。对试制新产品和学生实验等需要经常更 换芯片中的信息的场合，在系统编程最为适用，所以现在的c p l d 芯片几乎全部 采用了在系统编程原理。 3 4 2 系统逻辑电路的设计 a l t e r 公司的m a x 系列器件为高速设计应用提供了非常高的性价比，m a x 系 列器件的高性能和高密度是基于它先进的m a x 架构，密度从6 0 0 门到1 2 0 0 门。 m a x7 0 0 0 系列中多种产品支持在系统编程，其中m a x7 0 0 0 s 支持3 3 v 和5 v 的 在系统编程，因此使用更为广泛