（电路与系统专业论文）基于视频技术的车辆违章记录仪[电路与系统专业优秀论文].pdf

华中科技大学硕士学位论文 = = = = = ；= = = = = = = = = 口= = = = = = = = = = ；= = = = = = 一 摘要 本文以智能交通系统中视频检测违章车辆记录仪的研制与开发为背景，围绕如何 实现视频检测检测违章车辆记录仪系统前端视频检测卡的设计，进行了深入的研究 和探讨。 视频检测卡的设计总的来说分为视频采集模块的设计和视频处理模块的设计。 在视频采集部分用到了p h i l i p s 公司的视频解码芯片s a a 7 1 1 1 a ，该芯片具有模 拟视频输入和数字视频解码功能，支持多种制式的电视信号，其采集后的视频数据 输出有多种格式，是一种桌面视频应用的高度集成芯片。 视频处理部分主要是对视频采集部分输出的图像数据使用高速数字信号处理器 ( d s p ) 进行处理，并实现与工控机的数据交换。在对视频处理部分的设计中，对应 用d s p 芯片进行系统设计进行了深入的探讨。其中包括d s p 芯片的选择，d s p 外围 存储器件的选择和设计、电源电路和时钟电路的设计。文中也对d s p 与主机的连接 方式的设计做了简单的介绍。 在对系统进行深入研究分析的前提下，提出了使用现场可编程门阵列( f p g a ) 作为核心控制器的解决方案。f p g a 的设计采用自顶向下的设计方法和硬件描述语 言，大大缩短了开发时间，降低了开发成本，设计中使用相关的e d a 软件实现了仿 真。 该视频检测卡的设计充分考虑了系统的冗余设计及后续研发的可扩展性。最后 绘制了印刷电路板( p c b ) 图并进行了系统调试，从最终调试可以看到，根据软件 设计的不同选择，视频检测卡系统能完成静态、动态图像的多种处理，在类似工程 应用上本系统的设计具有一定的参考价值。 关键词：视频采集；现场可编程门阵列( f p g a ) ：数字信号处理器( d s p ) ： 硬件描述语言( h d l ) ；p c i 总线；1 2 c 总线 华中科技大学硕士学位论文 ： 一：= = = = ；= = = = = = = 2 ；= = = = = = = = = ；= = = = = = = = a b s t r a c t t h i st h e s i sd i s c u s s e si nd e t a i lh o wt or e a l i z et h ed e s i g no fv i d e od e t e c t i n gc a r d b a s e do n t h es y s t e mo fv i d e od e t e c t i n gv e h i c l ea n da u t o m a t i c a l l yr e c o r d i n g t h ew h o l e d e s i g ni sc o m p o s e d o f t w o p a r t s ：v i d e oa c q u i s i t i om o d u l e a n dv i d e o p r o c e s s i n gm o d u l e i nt h ep a r to fv i d e oa c q u i s i t i o ，s a a 7 111 ai su s e d s a a t l1i ai sak i n do fd e c o d e c h i p o fp h i l i p s t h i s c h i p c a nn o to n l yo f f e ra n a l yi n p u ta n dd i g i t a lv i d e od e c o d e r f u n c t i o n s ，b u ta l s od e c o d em u l t i s t a n d a r ds i g n a l s d a t ao u t p u ts t r e a m so fs a a 7 1 11 ah a v e a l o t o f f o r m a t s s a a 7 1 1 i a i s a h i g h l y i n t e r g r a t e dc i r c u i t f o r d e s k t o pv i d e oa p p l i c a t i o n s t h e p a r to fv i d e op r o c e s s i n gp r o c e s s e si m a g e so f v i d e oa c q u i s i t i op a r ta n dr e l i z e s c o m m u n i c a t i o n sw i t hh o s t i nt h i sp a r t ，w ed i s c u s sh o wt ou s ed s p st od e s i g ns y s t e m ， i n c l u d i n gt h ec h o i c eo f d s p s 、d s p s d e s i g no fp e r i p h e r a lm e m o r y 、t h ed e s i g no fp o w e r s u p p l yc i r c u i t 、t h ed e s i g no fc l o c kc i r c u i t a tt h es a m et i m e ，w ed e s c r i b l ed s p st oh o s t i n t e r f a c i n g a f t e rt h ed e e p l ys t u d y i n gt ot h es y s t e m ，w ep r o v i d eaf u l lp l a nt ot h ec o r ec o n t r o l l e r o it h es y s t e ma n dh a v ef i n i s h e dt h ee m u l a t i o nd e s i g nb yt h ee d a t o o l s t h ed e s i g no f f p g au s e sd e s i g nm e t h o do ft o p - d o w na n dh a r d w a r ed e s c r i p t i o nl a n g u a g e ，r e d u c e s d e v e l o p t i m ea n dc o s t t h ed e s i g nt a k e si n t oe n o u g hc o n s i d e r a t i o nf o rt h er e d u n d a n c y d e s i g na n de x t e n s i o n o fs y s t e m f r o ms y s t e md e b u g , w ec a ns e et h a tv i d e od e t e c t i n gc a r dc a l l f i n i s ht h e p r o c e s s i n go f t h es t i l lo rd y n a m i c i m a g ea c c o r d i n gt ot h ec h o i c eo ft h ed i f f e r e n ts o f t w a r e p l a na n dp r o v i d e sab a s e m e n tf o rt h ef u t u r ed e s i g n s t h i sd e s i g ng i v e st h er e f e r e n c et ot h e o t h e rd e s i g na ss a n l ea so u r s y s t e m k e y w o r d s ：v i d e o a c q u i s i t i o ，f p g a ，d s p , h d l ，p c il o c a lb u s 1 2 c b u s i i 独创性声明 太人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的 研究成果。尽我所知，除文中已经标明引用的内容外，本论文不包含任何其他个 人或集体已经发表或撰写过的研究成果。对本文的研究做出贡献的个人和集体， 均已在文中以明确方式标明。本人完全意识到本声明的法律结果由本人承担。 学位论文作者签名 李叁 日期：弘m 铲年歹月g 目 学位论文版权使用授权书 本学位论文作者完全了解学校有关保留、使用学位论文的规定，即：学校有 权保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和 借阅。本人授权华中科技大学可以将本学位论文的全部或部分内容编入有关数据 库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。 保密口，在年解密后适用本授权书。 本论文属于 不保密口。 ( 请在以上方框内打“”) 学位论文作者签名：窖番 日期：2 f 年歹月子日 指导教师签名：弓旁f 8 夏 日期：m ，中年岁月g 日 华中科技大学硕士学位论文 一= = = = = = = = = = = = = = = = = = = = = = = = = = = = = = = = # 1 绪论 本课题的研究背景是i t s 智能交通系统应用的一个方面“视频检测违章车辆记 录仪”，课题来源于广东三水市京安交通通讯有限公司。“视频检测违章车辆记录仪” 采用车辆自动检测、光电成像、自动控制、网络通信、计算机等多种现代高新技术， 它可以有效地提高对闯红灯违章车辆的检测纪录效率，减轻交通民警的劳动 强度，并提高科学化交通管理的水平。 国内“视频检测违章车辆记录仪”产品的特点： ( 1 ) 图像输入方式 从图像输入方式分，目前国内有三种：一是光学照相机式，二是数码照相机式， 三是摄像机式。前两种方式获得的图像不便于传输，特别是不便于用来作计算机视 觉处理的应用。这两种图像输入方式在我国“视频检测违章车辆记录仪”产品中所 占比例较大，但发展前景不被看好。 ( 2 ) 抓拍违章车辆图像启动信号 有两种方式产生抓拍违章车辆图像的启动信号，一是电磁感应线圈，二是虚拟 线圈。使用电磁感应线圈时，要在道路上施工埋设电磁感应线圈，工程量大，且维 护困难。目前国内大部分“视频检测违章车辆记录仪”是使用这种方式抓拍违章车 辆图像。第二种方式开发难度大，技术含量高，极具发展前景。 ( 3 ) 路口硬件设备 以单片机为核心构成的“视频检测违章车辆记录仪”硬件由于控制和数据处 理能力有限，只能选用电磁感应线圈产生抓拍违章车辆图像的启动信号，以及光学 照相机或者数码照相机输入图像，构成功能简单的路口系统。 国内“视频检测违章车辆记录仪”路口硬件设备使用较多的是选用工控机和微 软平台。这种选择是工控机硬件功能不能完全利用。造成性价比不高，二是使用 的操作系统庞大，工控机有机械转动部分，长时间使用容易引起故障。 ( 4 ) “视频检测违章车辆记录仪”的功能 目前国内的“视频检测违章车辆记录仪”，功能比较单一，大多仅有车辆闯红 华中科技大学硕士学位论文 灯记录的功能。受选择图像输入方式、抓拍图像启动信号以及硬件设备的制约，国 内的这些“视频检测违章车辆记录仪”不能再增加诸如车辆超速检测，车流量、车 型分类检测等其它功能。 视频检测违章车辆记录仪国外典型产品：美国i s s 公司生产的a u t o s c o p e 视频检 测系统无疑是国外产品最典型的代表，主要用于交通参数流的检测。经改造后可以 方便地用于闯红灯车辆图像自动记录。 a u t o s c o p e 视频检测系统的主要特点为： ( 1 ) 彩色摄像机、变焦镜头和视频处理器集成于一体。 ( 2 ) 1 2 倍变焦镜头。 ( 3 ) n t s c 或p a l 视频制式。 ( 4 ) 实时光圈调节和快门速度控制。 ( 5 ) 通过调整摄像机的高度和角度，可简单校正视场( f o r ) 。 ( 6 ) 提供i p 地址为s o l o 组网。 ( 7 ) 通电自检、低功耗、先进的面板加热器、支持当地语言。 a u t o s c o p e 视频检测系统的主要功能有： ( 1 ) 检测车流总量 在一定时间间隔内测得的车辆总数。对车辆的计数误差小于4 ( 在正常的 日夜条件下) ，在较差的条件下( 如阴影、雾、雪和雨) 误差小于7 。 ( 2 ) 检测车道占有率 按时间百分率测量的车道占有率。 ( 3 ) 车辆分类 区分按长度定义的小汽车、单卡货车或拖卡货车数量。 ( 4 ) 车流率 每车道每小时车辆数。 ( 5 ) 车头时距 车辆间的平均时间间隔。 ( 6 ) 空间占有率 按百分率计量的车辆长度总和除以时间间隔内车辆平均距离。 华中科技大学硕士学位论文 ( 7 ) 车辆密度 用户可选定的时间间隔周期为1 0 、2 0 、或3 0 秒、l 、5 、1 0 、1 5 、3 0 或6 0 分钟， 在该时间间隔内通过的车辆数。时间间隔数据保存在非易失性e e p r o m 闪存内。 本系统中使用基于计算机视觉和图象处理理论的视频检测技术，可以综合利用 摄像机摄像的图像资源，减少摄像机数量，增加监测系统功能。 系统中“视频检测违章车辆记录仪”的设计考虑了多种方案： 数码相机+ 检测线圈+ d s p 控制器 该方案以d s p 控制器为核心，配备数码相机、检测线圈等组成，实现单点单方 向的监测。数码相机用于前端( 路口) 违章车辆视频图像的捕捉，转换成数字量， 并进行数据压缩然后储存备用。图象数据通过人工传送或者电话线传送。 数码相机+ 检测线圈+ d s p 控制器+ 工控机 该方案以工控机为核心，配备数码相机、检测线圈以及d s p 控制器等组成，实 现一个路口四个方向的监控。数码相机用于前端( 路口) 违章车辆视频图像的捕捉， 转换成数字量，并进行数据压缩，然后储存备用。图象数据通过人工或者电话线传 送。 摄像机+ 检测线圈+ 工控机 该方案以工控机为核心，配备摄像机、视频图像采集卡、调制解调器卡、硬盘 以及检测线圈等组成，实现一个路口多至四个方向的监测。视频捕捉仪用于前端( 路 口) 违章车辆视频图像的捕捉，转换成数字量，并进行数据压缩，然后储存备用。 图象数据通过电话线传送或者人工收集。 摄像机+ 视频检测图象卡+ 工控机 该方案以工控机为核心，配备摄像机、视频检测卡、调制解调器、电子盘等， 组成一个嵌入式装置。研制视频检测图象卡，用以取代地感线圈，在信号机提供的 红灯信号配合下，实现闯红灯违章监测、虚拟检测线圈等功能。对每个违章闯红灯 的车辆实现远、近景抓拍图象，作为违章证据。图象数据通过电话线、无线传送或 者人工收集图象数据。 考虑到开发时间、系统的兼容性和可移植性等各方面，经过比较我们采用最后 一种方案。 华中科技大学硕士学位论文 论文主要对视频检测违章车辆自动记录仪系统的前端视频检测卡的设计进行了 详细的探讨，研究如何以d s p 为核心，外围扩展高速存储器件，实现高速图像处理 的硬件平台，其中对d s p 与主机接口的问题也进行了讨论，涉及到数字视频、e d a 与d s p 等多种先进的知识和技术。视频检测卡用于路口端违章车辆视频图像的检 测，并进行图像数据压缩，然后通过网络传输至监控中心进行处理。 华中科技大学硕士学位论文 一一= = ；= 2 = = = = = = 目= = 。= = 2 = = ；= ；= ；= ；= 2 系统总体设计方案 2 1系统设计方案的确定 视频图像检测卡是根据厂家对系统的性能要求进行设计的，主要完成视频采 集和视频检测两大功能。厂家对系统的性能要求如下： 1 图像分辨率：图像的分辨率要达到7 2 0 5 7 6 。 2 车辆捕获率：在正常车速范围5 一l o o k m h 情况下，系统对闯红灯车辆捕获 率为9 8 。 3 ，闯红灯行为：系统能够自动检测车辆的通过，在车辆通过同时红灯信号亮时， 系统能捕获下通过车辆的图片并将图片存储到系统的存储器中。 4 违章认定：在环境无雾的情况下，单幅图片中包含有清晰的车辆牌照、红灯 信号、停车线、违章时间和地点。 5 对违章的车辆在该违章地停车线的前后进行连续抓拍，其中抓拍闯红灯的场 景有效图片至少要有四张即一张是违章车辆的车牌特照，另三张是车辆违章过程的 全景图，且至少有一张是未过停车线的，以能全面反映违章车辆的违章运行轨迹。 因此系统中对视频采集部分的设计时芯片的选取一定要符合相关的标准和满足 厂家的要求。通常视频采集的技术指标有图像分辨率、视频输入信号源、采集速度 等，这里我们根据厂家的要求，在系统中采用彩色摄像机的拍摄图片作为信号源， 制式为p a l ，实现对违规车辆的自动抓拍，对抓拍到的图像分辨率为7 2 0 5 7 6 ，每 秒钟采集2 5 帧图，采集芯片选用p h i l i p s 公司视频解码芯片s a a 7 1 1 1 a 。它能够输 出高质量的满足一定标准的视频采集信号。 视频检测部分要求对采集到的图片能够进行实时处理，因此系统硬件平台的搭 建必须要保证足够快的处理速度，否则以目前的图像处理算法无法满足系统实时性 的要求。本系统采用的是以d s p ( d i g i t a ls i g n a lp r o c e s s i n g ) 芯片为核心处理器的解决方 案，同时在d s p 芯片外围扩展高速存储器，利用d s p 芯片针对数字信号处理的速 度优势实现实时检测。由于图像数据十分庞大，一般的d s p 芯片也不能满足要求， 华中科技大学硕士学位论文 最后选用美国德州仪器( t 1 公司) 的t m s 3 2 0 c 6 0 0 0 系列高端d s p 芯片作为核心处 理器，该系列处理器速度已经达到2 4 0 0 m o p s ( 百万次运算每秒) ，总线数据吞吐率 为8 0 0 m 字节秒( 3 2 位数据总线) ，即6 4 0 0 m b p s ( 百万位每秒) t l l 2 1 。 2 2 系统总体设计方案 图2 1 为视频检测卡硬件结构图。 图2 i 视频检测卡硬件结构图 从图2 1 中可以看出，视频检测卡的硬件平台主要由视频采集模块和视频处理 模块构成。视频采集模块负责对视频图像进行采集和缓存；图像处理模块负责对输 入的视频数据进行实时处理，判断是否有车辆违章，若有则对图像数据进行压缩， 通过p c i 接口和主机系统进行数据交换t 3 1 1 4 1 。以下对各模块的组成做简单的说明。 视频采集模块 视频解码：主要对摄像机输入的视频信号进行模数转换，输出y u v 格式的图 像数据。并提供了相应的时钟及同步控制信号。采用p h i l i p s 公司视频解码芯片 s a a 7 1 1 1 a 完成。 逻辑控制模块：由a l t e r a 公司的f p g a ( f i e l dp r o g r a m m a b l ea r r a y ) 器件 e p l c 3 t 1 4 4 来实现。这部分不仅用来实现视频采集的逻辑控制，同时还构成先进先 出存储器f i f o ，用来实现视频解码和图像处理模块之间的数据缓冲；对解码芯片的 华中科技大学硕士学位论文 初始化工作也由其模拟1 2 c 总线操作完成。 f p g a 配置模块：由于我们在设计中选用的f p g a 是基于s r a m ( s t a t i cr a m ) 工艺的，其中的数据是易失的，因此这些数据必须保存在f p g a 器件以外的可用电 擦除的可编程只读存储器( e e p r o m ) 或闪速存储器( f l a s hm e m o r y ) 等非易失 存储器内，以便使系统在适当的时候将其下载到f p g a 的s r a m 单元中，从而实现 在电路可重配置i c r ( i n c i r c u i tr e c o n f i g u r a b i l i t y ) 。在系统中采用单片机和外扩存 储器的方法对f p g a 进行最终的配置。 图像处理模块 核心处理器：为t i 公司的t m s 3 2 0 c 6 2 1 1 - 1 5 0 ，用于完成视频图像的检测和压 缩处理。 扩展存储器：针对图像数据量大，要求存储器具有较高速度的特点，系统运行 时数据、程序存储器采用w i n b o n d 公司的两片s d r a m ( s y n c h r o n o u sd y n a m i cr a m ) w 9 8 1 2 1 6 b h 一7 5 ( 2 m 1 6 4 ) 。所选s d r a m 容量3 2 m 字节，最高工作频率1 3 3 m h z ； 非易失性程序存储器采用a m d 公司的a m 2 9 l v 8 0 0 b 构成，存储容量1 m 字节。 外围电路：包括j t a g 端口、时钟电路设计、电源模块设计等，用于完成系统 调试和时钟、电源供给。时钟倍频芯片采用两片i c s t 公司的i c s 5 2 5 ，分别产生1 0 0 m 和1 5 0 m 的时钟信号；电源监控芯片采用t i 公司的t p s 3 3 0 7 1 8 ；l t l 0 8 6 3 3 实现 5 v 到3 3 v 的转换，m a x l 8 4 2 实现5 v 到1 8 v 的转换。 p c i 接口：采用t i 公司的p c i 2 0 4 0 桥接芯片实现d s p 与p c i 总线之间的无缝接 口，负责d s p 和工控机之间的数据交换。与p c i 接口芯片相连的还有一个e e p r o m ， 它内部有接口芯片的配置信息，上电后通过1 2 c 总线传送数据对p c i 接口芯片进行 初始化。 系统的工作流程为：在系统中我们采用虚拟线圈代替地感线圈进行违规检测。 我们把视频检测图像卡插入工控机的p c i 插槽。视频检测卡用来进行车辆违规的检 测，输入信号为远景摄像机传来的视频信号，一台远景摄像机对两个车道一个方向 的车辆进行拍摄。工控机中插有另一块普通的视频采集卡用来对违规时的车辆的近 景图片( 近景图片包括违规车辆的车牌、车型、车色等信息) 进行采集，输入信号 为近景摄像机传送的视频信号。当由工控机传来的红灯信号到来时，结合由工控机 华中科技大学硕士学位论文 提供的虚拟线圈的参数即对采集的图像进行违规检测，如果发现有车辆违章闯红灯， 将反映该车违章全过程的图像即停车线前和驶过停车线后及在停车线上的三张图像 ( 公司要求) 进行压缩，同时视频检测卡发送违规信号给工控机，工控机即对近景 图片进行保存。视频检测卡压缩完毕后通知工控机将违规图片取走。然后通过传送 系统把储存在工控机上的图片送给监测中心处理系统违章车辆图像照片进行处理， 结合车辆管理系统数据库，形成具有唯一性的违章确认单。 由于系统采用了虚拟线圈来代替物理检测线圈，而且用一系列的面积较小的虚 拟线圈来模拟单个物理线圈，并且采用了基于计算机视觉和图象处理理论的视频检 测技术，这些和系统的硬件设计结合起来，使整个系统能够有效地实时工作，大大 提高了系统检测违章车辆的精度，减少了对外届的依赖程度。 华中科技大学硕士学位论文 3 视频采集模块的设计与实现 视频采集模块主要完成对摄像机输出的视频信号的采集和数据的缓存，在硬件 调试中可以看到采集输出的数据的质量直接影响着后续的视频处理部分的工作。本 章将对视频采集部分的各个模块设计进行详细的描述。 3 1 视频解码模块 3 1 1c c i r 6 0 1 标准 视频解码模块主要对摄像机输入的视频信号进行模数转换，采样频率和输出数 据格式等都满足c c i r - 6 0 1 标准【5 1 吼 数字电视编码标准c c i r - 6 0 1 是电视演播室数字编码国际标准。该标准对采样 频率、采样结构、色彩空间转换等做出了严格规定，主要有： ( 1 ) 不管是p a l 制还是n t s c 制电视，亮度、色差三分量的抽样频率分别为 1 3 5 m h z 、6 7 5 m h z 、6 7 5 m h z ，三分量样点之间比例为4 ：2 ：2 。 ( 2 ) 抽样后采用线性量化每个样点的量化比特数用于演播室为l o b i t ，用于传输为 8 b i t 。 ( 3 ) 相应于量化级0 和2 5 5 的码字专用于同步l 到2 5 4 的量化级用于视频信号。 ( 4 ) 明确了模拟与数字行的对应关系并规定从数字有效行末尾至基准时间样点的 间隔对5 2 5 行6 0 场秒制式来说为16 个样点，对6 2 5 行5 0 场秒制式则为1 2 个样 点，为了便于制式转换，不论6 2 5 行5 0 场或5 2 5 行6 0 场其数字有效行的亮度样点 数都是7 2 0 ，色差信号的样点数均是3 6 0 。 3 1 2 视频解码模块设计 视频解码的硬件电路主要采用p h i l i p s 公司视频解码芯片s a a 7 1 1 1 a ，该芯片为 c m o s 电路，具有模拟视频输入和数字视频解码功能，支持多种制式的电视信号， 包括p a l 、n t s c 和s e c a m 制式，是一种桌面视频应用的高度集成芯片【7 1 【8 1 。 华中科技大学硕士学位论文 s a a 7 1 1 1 a 支持4 路c v b s 全电视信号或两路y c 信号或一路y c 信号加两路 c v b s 信号输入，根据行锁定时钟解码的原则，将输入的彩色信号转化成c c i r 6 0 1 标准兼容的彩色值其视频数据输出格式支持以下几种： 一y u v 4 ：1 ：1 f 1 2 一b i t ) - - y u v 4 ：2 ：2 ( c c i r 一6 0 1 ) ( 1 6 b i t ) 一y u v 4 ：2 ：2 ( c c i r - 6 5 6 ) ( 8 一b i t ) - - r g b ( 5 ，6 ，a n d5 ) ( 1 6 一b i t ) - - r g b ( 8 ，8 ，a n d8 ) ( 2 4 一b i t ) s a a 7 1 l l a 片内集成了模拟预处理器、抗混叠滤波器、8 位c m o s 视频a i d 、 亮度、色度控制以及梳状滤波、输出格式转换器等电路。另外还包括时钟发生器、 锁相环以及同步化电路。时钟发生器产生l l c 时钟信号( 2 7 m u z ) 、l l c 2 时钟信号 ( 1 3 5 m h z ) 以及字节有效参考信号( c r e f ) ；同步化电路提供场同步信号v s 、行同步 信号h s 、场同步参考信号v r e f 、奇偶场信号r s t 0 ；格式转换器提供行同步参考 信号h r e f 。这些信号的提供，省去了单一a d 器件的同步时钟信号设计，使得系 统的可靠性得到保证，复杂度大大降低。 系统采用的视频数据输出格式满足c c i r - 6 0 1y u v 4 ：2 ：2 数据格式，输出视频数 据为1 6b i t 。采用p a l 制式，其模拟源为6 2 5 线。s a a 7 1 1 1 a 每行输出8 6 4 个像素 点，有效像素点为7 2 0 个，其余的像素点为行逆程；像素的输出速率为1 3 5 m h z ， 每秒钟采集2 5 幅图像。 s a a 7 1 l l a 提供一个a o u t 输出，直接对输入的模拟视频信号进行检测；另外， 通过控制管脚f e i 输入，可以对s a a 7 1 1 1 a 输出总线进行控制，决定s a a 7 1 l l a 输 出是正常输出还是高阻态，系统的设计充分利用了这一控制信号，在适当的时候， s a a 7 1 1 1 a 让出输出总线控制权，由f p g a 使用。 3 2 逻辑控制模块 在系统中逻辑控制模块由a l t e r a 公司的f p g a 器件e p i c 3 t 1 4 4 来实现【9 1 ，用来 实现三个功能： ( 1 ) 视频采集和检测部分的时序控制 1 0 华中科技大学硕士学位论文 ( 2 ) 由于经s a a 7 1 1 1 a 解码以后的信号要送d s p 进行处理，中间考虑到总线带 宽，时钟频率等的差异，要设计一个缓冲存储器，这个缓存也由e p i c 3 t 1 4 4 来实现。 ( 3 ) 由于s a a 7 1 1 i a 支持1 2 c 总线接口。通过1 2 c 总线，可以完成对视频信号输 入制式、视频信号通道选择、视频数据输出格式、同步信号插入位置、带通滤波频 率范围、亮度色度及对比度设定、同步信号输出开关、视频采集量化启动和关闭等 内部寄存器的设置。在系统上电时对s a a 7 1 1 1 a 初始化的工作也由e p i c 3 t 1 4 4 来 完成【1 0 1 f i 【1 。 3 2 1 c y c l o n e 系列器件及其应用 c y c l o n e 器件是a l t e r a 公司推出的业界最低价的f p g a 。c y c l o n e 器件的容量从 2 9 1 0 到2 0 ，0 6 0 个逻辑单元，具有2 8 8 k b i t 嵌入存储器，采用1 5 v 全铜s r a m 工艺。 c y c l o n e 每个器件具有多达两个锁相环p l l 和一个层次化时钟结构用于片内和片外 时钟管理。每个器件支持多种单端i o 标准如l v t t l ，l v c m o s ，p c i 和s s t l 2 3 。 c y c l o n e 器件有专用电路同高性能外部单数据率( s d r ) s d r a m ，双数据率( d d r ) s d r a m 和f c r a m ( f a s t c y c l er a m ) 存储器连接。 c y c l o n e 器件的基本结构由嵌入式阵列块( e a b ) 、逻辑阵列块( l a b ) 、快速 通道( f a s t t r a c k ) 和i o 单元组成【1 2 j 【1 3 j 。 3 2 1 1逻辑阵列 逻辑阵列是由一系列的l a b 构成的。每个l a b 由1 0 个l e 以及与l e 相连的 进位链和级联链、l a b 控制信号以及l a b 局部互联线组成。l a b 构成了c y c l o n e 的“粗粒度”结构，它可以有效地布线，不仅能提高利用率，还能提高性能。图3 i 为逻辑阵列的结构。 l e 是c y c l o n e 结构中的最小单元，它很紧凑，能有效地实现逻辑功能，每个 l e 包含一个四输入的l u t ，l u t 实际上是一个函数发生器，能够快速计算四个变 量的任意函数。除此之外，每个l e 还包含一个可编程寄存器和一个进位链，每个 l e 能驱动各种类型的内部连接：局部互联、行和列互联、l u t 级联链、寄存器链、 直接内部连接。 华中科技大学硕士学位论文 蘩 藤 1 “叩“ 藤 爹獭矮 麓 糍缫瀚滋渊麟溺麟糕 fii e _ 鞣糕 慧 鬃 麟攀 弋龋 图3 1l a b 的结构 局部互联线能够驱动l e ，它用来在同一个l a b 里的l e 之间传递信号，被行和 列的互联以及l e 的输出驱动，相邻的l a b 、p l l 、和e a b 块通过直接连接也能驱 动局部l a b 的局部互联。直接连接减小了行和列的连接的使用，提高了器件的性能 和灵活性。通过快速局部互联和直接互联，每个l e 能够驱动3 0 个其它的l e 。 每个l a b 都提供1 0 个可供所有1 0 个l e 使用的与可编程反向的控制信号。这 些控制信号包括两个时钟信号、两个时钟使能信号、两个异步清除信号、同步清除 信号、异步复位置位信号、同步置位、加，减控制信号。同步置位和清零通常被用 在计数器中，也能用作其他功能。每个l a b 都能使用两个时钟信号和两个时钟使能 信号。每个l a b 的时钟和时钟使能信号被连接在一起。 l u t 级联链用来把一个l e 内的l u t 的输出传送到同一个l a b 内的相邻的l e ， 提供了l u t 之间快速有序的连接。寄存器链把一个l e 内的寄存器的输出传送到同 一个l a b 内的相邻的l e 内。 c y c l o n e 的逻辑单元有两种工作模式，即正常模式和动态运算模式，每种模式 对l e 资源的使用不同。正常模式适用于一般的逻辑应用和各种译码功能，能够发 挥级联链的优势。动态运算模式适合于完成加法、累加器、计数器、比较器等功 能。 | 塞 华中科技大学硕士学位论文 3 ，2 1 2 嵌入式阵列 c y c l o n e 器件中的嵌入式阵列是由一系列用于实现逻辑功能和具有存储功能的 e a b 组成的。e a b 是在输入输出口上带有寄存器的r a m 块，每个e a b 含有4 6 0 8 b i t 的r a m ，此外每个e a b 单元还包括数据区、总线和读写控制等部分。e a b 中的 r a m 与f p g a 中的分布式r a m 不同，c y c l o n ee a b 的设计能保证可预测的并且易 于使用的定时关系。e p l c 3 系列器件有一行m 4 k 的存储块。m 4 k 的存储块能够非 常方便地实现一些规模不太大的f i f o 、r o m 、r a m 和双端口r a m 等功能。 数据区是e a b 的核心部分，每个e a b 的4 0 6 8 b i t 的r a m 又可根据数据线地址 线的不同调整为4 k xl b i t ，2 k 2 b i t ，5 1 2 8 b i t 等宽度。 总线是指e a b 中所包括的三条总线，即输入数据总线、地址总线和输出数据总 线。输入数据总线可以配置成不同的位宽，地址总线同数据总线相适应，输出数据 总线则与输入总线相对应，这三条总线都设计有同步异步两种工作方式。 在读写控制部分中，当e a b 用于异步r a m 电路时，必须外加r a m 写使能信 号w e ，以保证数据和地址信号满足其时序要求，当e a b 用作同步r a m 时，它可 以产生相对于其全局时钟信号的w e 信号。 此外e a b 还包括用于同步性设计的输入寄存器、输出寄存器，e a b 的输出可 以是寄存器输出也可以是组合输出，寄存器输出可用于流水线设计，从而提高了系 统性能。 e a b 不止用于存储功能，还可以实现复杂的逻辑功能。与l e 相比，嵌入式阵 列是用简单的单级逻辑实现函数的，因此具有更高的器件效率和更好的性能，而低 复杂性和随机型的设计可以在逻辑单元l e 中得以实现。 3 _ 2 1 、3 多通道互联( m u l t i t r a c ki n t e r c o n n e c t ) 在c y c l o n e 结构中，m u l t i t r a c k 提供与l e 与i o 引脚之间的连接。 多通道互联由遍布整个器件的行连线带和列连线带组成。每行的l a b 有一个专 用的“行连线带”，“行连线带”可以驱动i o 引脚或者馈送到器件中的e a b 和其他 l a b 。“列连线带”分布于两行之间，也能驱动i o 引脚。行连线带可以由l e 驱动， 也可由“列连线带”驱动。 每个l a b 有一个专用的“列连线带”承载这一列中的l a b 的输出。“列连线带” 华中科技大学硕士学位论文 ：= = = = = = = = = = = = = = = = = ；= = = ；= = = = = = = = = = ；= = 一 可驱动o 引脚或馈送到列连线并把信号送到其他l a b 。来自列连线的信号可能是 l e 的输出，也可能是i o 引脚的输入。在将列连线带信号送到l a b 或e a b 之前必 须传送到行连线带。每个行通道都是由一个i o e 驱动的，e a b 能够驱动一个特殊的 列通道。 m u l f i t r a c k 布线结构结构采用了d i r e c t d r i v e 技术，d i r e c t d r i v e 技术是一个可预 测的布线技术，它确保了器件任何功能无论如何布局都使用同样的资源和一致的性 能。m u l t i t r a c k 布线结构和d i r e c t d r i v e 技术结合在一起简化了系统的融合和消除了 由于设计的变化导致的无限反复的重新优化。使器件体系性能提升了4 0 ，便于把 复杂的功能集成到单个可编程逻辑器件中( p l d ) 。 3 2 1 4l o 单元( i o e ) 每个c y c l o n e 器件的i o 管脚是由些i o 单元驱动，i o e 位于快速通道的行和 列的末端，属于i o eb l o c k 的组成部分，每个i o e 有一个双向i o 缓冲器和三个寄 存器( 输入寄存器、输出寄存器和输出使能寄存器) ，能被用作输入、输出和双向管 脚，i o e 支持许多特性，如多种单端i o 标准、j t a g 编程、摆率控制、漏极开路输 出、带电热拔插( h o ts o c k e t i n g ) 等，而且复用管脚d q s 、d q 等提供同高性能外 部单数据率( s d r ) s d r a m ，双数据率( d d r ) s d r a m 和f c r a m 存储器的连接。 c y c l o n e 器件支持m u l t i v o l ti o 接口，它允许器件本身与系统中不同的电压器 件进行接口。c y c l o n e 有一组供内部电路工作的电源( v c c ) 和供输入缓冲器工作的 电源引脚v c c i n t ，以及四组i o 输出驱动器的电源引脚v c c l o 。v c c r n t 必须接到1 5 v 电源，在1 5 v v c c l n t 电平下，输入管脚可以是1 5 v ，1 8 v ，2 5 v ，3 3 v 。根据输 出需求，v c o o 管脚可以连接到1 5 v ，1 8 v ，2 5 v ，3 3 v 电源，输出电平兼容于和 v c o o 相同电源电压的系统。当v c c i o 引脚连接3 3 v 电源时，输出高电平是3 3 v ， 与3 3 v 或5 0 v 系统兼容。 3 2 1 5 全局时钟网络 除了以上几部分，c y c l o n e 还提供全局时钟网络和1 2 组锁相环( p l l ) 。全局 时钟网络由能驱动整个器件的八个全局时钟线组成，能为器件的所有部分提供时钟。 全局时钟线也能被用作控制信号，c y c l o n e 器件的p l l 也可以通过时钟的倍频和相 位的偏移由高速的专用i 0 口向外部提供时钟。全局时钟网络可以由四个专用的时 华中科技大学硕士学位论文 = 。= = = = ；= = = = = = ；= ；= = = = ；= = = 2 = = # 一 钟驱动，也可以由p l l 的输出、逻辑阵列、和复用的时钟管脚( d p c l k 7 一o ) 驱 动。器件通过复用八个专用的时钟线形成驱动l a b 的行时钟、每列的和每行的i o e 的时钟的6 b i t 的总线。图3 2 为全局时钟网络复用图。 图3 2 全局时钟网络复用 系统中我们采用e p i c 3 t 1 4 4 器件进行设计时采用基于e d a ( 电子设计自动化) 技术的“自顶向下”的设计方法，这种方法首先从系统级入手，采用完全独立于目 标芯片物理结构的硬件描述语言( h d l ) ，自上而下地逐步将设计内容细化，最后完 成系统硬件的整体设计，这种设计方法有利于在早期发现结构设计中错误，提高设计 的一次成功率，在现代e d a 系统中广泛采用。 本系统的逻辑控制器的设计、仿真、综合、下载都可以在a l t e m 公司的q u a r t u s 1 1 3 0 开发环境下完成，q u a r t u si i 是a l t e r a 公司的第四代可编程逻辑器件集成开发环 境，支持c y c l o n e 、a c e x 、a p e x 、f l e x 、s t r a t i x 、m a x 、m e r c u r y 等系列器件， 提供从设计输入到器件编程的全部功能。本系统利用q u a r t u s1 1 3 。0 开发工具，基本 可以实现设计任务，但如果选用专用的e d a 综合工具和仿真工具，如仿真工具 m o d e l s i m 、综合工具f p g a c o m p i l e ri i 等作为补充，完成设计的仿真和逻辑优化， 设计质量会更好。 华中科技大学硕士学位论文 3 2 2 逻辑控制设计及仿真 在系统中我们按功能把设计分成几个模块，包括f i f o 模块、f i f o 初始化模块、 1 2 c 总线初始化模块、行属性插值模块、视频输入写入模块、读f i f o 模块、主控逻 辑模块。f i f o 模块用来构成s a a 7 1 1 1 a 和d s p 之间的数据缓存：f i f o 初始化模块 用来对f i f o 进行复位；1 2 c 总线初始化模块用来对s a a 7 1 l l a 进行上电初始化；行 属性插值模块是根据c c i r 一6 0 1 建议对每行数据进行行属性标识；视频输入写入模 块用来控制对f i f o 的数据写入：读f i f o 模块由d s p 提供输入信号，完成对f i f o 中数据的读取，我们在下一章对其进行描述；主控逻辑模块主要通过对各种视频控 制信号以及外部逻辑控制信号采集，产生对其他模块的同步或控制信号以及相关参 数【1 4 j 1 5 1o 下面我们将对各个模块的功能及设计给出详细的描述。图3 3 为系统控制 逻辑设计结构图。 外部输入信号 视频输入写入模块 f i f o 缓存 初始化模块 行属性插值模块 主控逻辑模块 来自d s p 的信号 读f i f o 模块 f i f o 设计模块 图3 3 逻辑控制模块设计结构图 3 2 2 1 f i f o 设计模块 在s a a 7 1 1 1 a 和d s p 之间中间考虑到总线带宽，时钟频率等的差异，我们使用 了a l t e m 的l p m ( l i b r a r yo f p a r a m e t e r i z e d m o d u l