（电路与系统专业论文）或记暂记集成电路设计[电路与系统专业优秀论文].pdf

郑州大学硕士学位论文摘要 2 0 0 5 年5 月 摘要 近一、二十年，电子工程师们在增加i c 的密度和规模上投入了了大量 的精力，相比之下，被数字芯片广泛使用的基本记忆单元电路的结构优化问 题则较少受到关注。1 9 9 8 年，f 3 】提出了“或记论”的概念，作者在或记理论 体系的指导下，设计出大大简化和大大优化的一门型或记集成电路。诸如只 用一个通用或记门就可以分别构成- - f lr s 触发器、- - i 1 单稳电路、一门施 密特电路、具有8 种振荡功能的一门万能振荡器、- - i 1 异或门、- - i 1 半加器 等等。这无疑是有巨大吸引力的。本文目的是为或记论设计一款全定制 的专用教学实验性芯片，芯片的名字暂定为z c 0 2 。 课题所做的工作首先是对传统的单稳态电路作了深入的研究和解析，接 着把传统的单稳态电路与暂记电路作了一定的对比，并将暂记电路的“定时 三要素”原理推广至集成化分频电路，从而设计出可长延时的定时分频电路。 最后结合电路利用t a n n e r 制版软件设计出芯片的完整版图，并通过了版图验 证。 另外，本文对于几种常用的i c 制版工具进行了比较，并对m o s 在仿真 中的不同模型进行了探讨 关键词：集成电路，或记，m o s ，单稳态 郑州大学硕士学位论文 a b s t r a c t2 0 0 5 年5 月 a b s t r a c t t e c h n i c i a n sh a v eb e e nc o n t r i b u t i n gag r e a te f f o r tt oi n c r e a s et h ed e n s i t ya n dt h e s c a l eo f i cc h i p sd u r i n gt h el a s tt w e n t yy e a r s a sc o m p a r e dt ot h i se f f o r tl e s sa t t e n t i o n w a sp a i dt oi n v e s t i g a t et h es t r u c t u r eo f b a s i cm e m o r yu n i tg r e a t l yu s e di nd i g i t a lc h i p s i n1 9 9 8 ，an e wc o n c e p to r - m e m o r yg a t e 【1 】i sp r o p o s e d u n d e rt h ed i r e c t i o no ft h i s s y s t e mo f t h et h e o r y , t h ea u t h o rh a sd e s i g n e dag r e a td e a lo f i n t e g r a t ec i r c u i t sb a s e d o n eg a t ew i t hae x t r e m ep e r f o r m a n c e ，s u c ha sr - sf l i p f l o p 、m o n o s t a b t l ec i r c u i t s 、 s c h m i t tt r i g g e r 、m u l t i f u n c t i o n a la s t a b l ec i r c u i t sw i t he i g h tk i n d so ff u n c t i o n 、x o r c i r c u i t s 、h a l fa d d e ra n ds oo n i ti sa t t r a c t i v ew i t hn od o u b t t h ep u r p o s eo f t h i sp a p e r i sd e s i g n i n gac u s t o mi cf o ro r - m e m o r yt h e o r yw h i c hi su s e di ni n s t r u c t i o na n d e x p e r i m e n t a t i o na n d i sn a m e dz c 0 2t e m p o r a r i l y t h ew o r ki n v o l v e di n t h i sp a p e ri s s t u d y i n ga n da n a l y s i n gt h ec o n v e n t i o n a l m o n o s t a b l ec i r c u i tf i r s l y s e c o n d l y ，i tm a k ea c o m p a r eb e t w e e nc o n v e n t i o n a l m o n o s t a b l ec i r c u i ta n dt e m p o r a lm e m o r yc i r c u i t t h i r d l y , w i t ht h eu s eo f d e l a yt i m ei s c l o s e l yr e a l a t e dt ot h ev o l t a g e ”，i td e s i g n e dan e wm o n o s t a b l ec i c u i t s a tl a s t ，i tm a k ea c o m p l e t i o no nl a y o u ta n dl a y o u tv e r i f i c a t i o ni ni cw i t l lt h eh e l po f t h es o f to f t a n n e r f u t 恤e r m o r e ，w ec o m p a r e a n dc o n t r a s ts o m e e d a ( e l e c t r o n i c sd e s i g n a u t o m a t i o n ) s o f t w a r ei ni c a n de x p l o r et h e d i f f e r e n tm o d e lo fm o si nt h e s i m u l a t i o n k 昭w o r d s ：i n t e r g r ec i r c u i t s ，o r - m e m o r y , m o s ，m o n o s t a b l e i i i 郑州大学硕士学位论文郑重声明2 0 0 5 年5 月 郑重声明 本人的学位论文是在导师指导下独立撰写并完成的，学位论文没有剽窃、抄 袭等违反学术道德、学术规范的侵权行为，否则，本人愿意承担由此产生的切 法律责任和法律后果，特此郑重声明。 学位论文作者c 签孙幸星珐 珊0 5 年s 窍z 缸 诗 郑州大学硕士学位论文绪论2 0 0 5 年5 月 1 1 或记理论简介 1 1 1 理论产生的背景 第一章绪论 自从1 9 5 8 年集成电路发明以来，集成电路芯片的发展基本遵循了摩尔定律， 即每隔三年集成度增加四倍，特征尺寸缩小2 倍。微电子产业3 0 多年来的发展 的发展状况证实了m o o r e 的预言。器件的最小加工尺寸已从微米( 1 0 1 砌量级逐 步缩小到亚微米量级、深亚微米量级，目前0 1 m 乃至0 0 4 a m 器件已在实验 室中制各成功，研究工作已进入0 1 a m 阶段，相应的栅氧厚度只有2 o - 1 ，o n o 预计到2 0 1 0 年特征尺寸为0 0 9 0 0 7 a m 的6 4 gd r a m 产品将投入生产2 。 微逛予技术鳃进步也键搜集成邂路设计双模发生变化。集成电路已胰小规模 ( s s i ) 、中规模( m r ) 、大规模集成( l s i ) 发展到超大舰模( v l s i ) 、特大规模( u l s l ) 。 每个芯片激胃爨集或数亿个浚土懿燕薅管，著量淤集成不同类蘩静奄路，甚至 可以将微机械结构集成到张片上，形成微机电系统( m e m s ) 。这样的多元化的集 成蕊片已缀成为一个能够簸理各种信息羽黛成系统，这就怒新谓静片上系统或称 为系统芯肚s o c ( s y s t e mo nc h i p ) ，它现在已成为集成电路发展的趋势。 虽然近一、二十年，电子工程师们在增加i c 的密度和规模上投入了大量的 糕力，但掇比之下，被数譬芯片广泛使用鲍基本记忆单元电路鳃缝鼹优饯闻题 则较少受到关注。1 9 9 8 年，【3 】的作者提出了“或记论”的概念，他认为基本的 逻瓣关系势嚣整入公谈黪每逻辑、或逻辑巍嚣遭辍，在袋诞论孛绞记逻錾霹襄 逻辑被认为最基本逻辑关系。而且绒记逻辑是最冀照、最露用的基本逻辑燕系。 终嚣在或落瑾论俸系豹指等下，设计鑫大大篱琵帮大大爨纯豹门鍪或诧集成 电路。诸如只用一个通用或记门就w 以分别构成- ；3r s 触发器、一门单稳电路、 - - f 3 施密特电路、暴有8 种振荡璃能的- i 7 万能灏荡器、- - f 3 异或门、- - f 3 半 加器等等，在i c 的集成度提高越来越困难的今天，这无疑是有巨大吸引力的。 自从“或记”概念于1 9 8 8 年人鼹日报海外版首次报道之后，在社会上引起 l 郑州大学硬士学位论文绪论2 0 0 5 年5 月 了相当的反响，先后有中国青年报等数十家媒体对此进行了报道。迟浩田 为褶隔十米年螽稻版鹣或记谂一书傲了题谲。或记论是一门新生静潆剖径 自然科学，是现代自然科学的重大基础理论，具有重大的科学理论价值和实用 价值。 1 1 2 或记理论体系 同类或逻辑和同类或逻辑质变生成特多的记忆逻辑，这两种存在着内在和外 在固有密切关系的唯一母予逻辑称为或记逻辑。简言之，同类或逻辑及其记忆逻 辑称为或记逻辑。或记逻辑中的“或”指的是同类或逻辑；或记逻辑中的“记” 指的是同类或逻辑的记忆逻辑。或记逻辑简称或记。 或记论由或记理论体系、或记代数及或记论电子新技术这三大部分有机组 成。或记逻辑的一系列重大理论称为或记论。或记论又称逻辑记忆学。记忆学包 括人脑记忆学和逻辑记忆学。 或记理论包括或记逻辑、或记稳记定律、或记暂记定律一、或记暂记定律二、 记忆链原理、取代记忆两准则、或非化同类或定律、两等效逻辑函数定律、稳记 代换定律、稳记细胞“三一”特性等。或记稳记定律、或记暂记定律及或记暂 记定律二简称或记三定律，它是或记理论的核心，也是或记论的核心。或记三定 律首次揭示出记忆电路记忆信号的本质和规律，它填补了世界记忆电路理论的空 白。应用或记三定律能够科学解释过去及其疑难问题；能够科学预见未来，如集 成光路记忆新器件；更重要更有用的是，应用它和或记一门特性，能够设计、生 产出比原技术大大简化和优化的数字集成电路体系。数字集成电路以下简称集成 电路。换言之，应用或记三定律和或记一门特性，可获得使电路大大简化和优化 的或记论电子新技术。或记三定律对于集成电路、数字电子技术、电子计算机、 自动控制、智能工程、数字仪器仪表、研制光计算机、研究人脑记忆本质与机理 ( 人脑记忆学) 等许多科学技术领域，都具有重大的科学理论价值和使用价值。 1 2 研究的历史黧现状 荜稳态辍发器焱数字毫籍串鸯戆广泛豹癍霜，褥菠蔽磁来逡孬定拜孛、薅嚣亨、 整形等“。传统的基于门级的单稳态电路积分型和微分型已经被人门所熟悉， 2 郑州大学硕士学位论文绪论2 0 0 5 年5 月 但是目前尚未有文献对其设计原理近行深刻解析，而是大多将工作放在以下几个 方面： 一大脉宽单稳态电路设计 以往的单稳态若想得到较长的脉宽就只有通过增加电容或电阻实现，而且即 使将电阻增 j e i 至i j i o m q ，电容增加到3 0 p f 时，所得到暂态时间仅仅是t 。2 0 0 u s 。 况且在集成电路设计时要作做如此大的电阻和电容将要占据极大的版图面积。在 这种背景下文献+ 7 提出了一种新的大脉宽单稳态触发器的设计方法，作者通过 使用电流源取代电阻的方法，从而可以大大减小电容数值，在电容1 2 p f 的情况下 脉宽即可达g i j 2 0 0 u s 。但是人们仍希望得到更大范围的单稳态，随着电子技术特 别是数字集成电路技术的迅猛发展，出现了可编程逻辑器件( f p l d ) 。其中应用 最广泛的是现场可编程门阵列( f p g a ) 和复杂可编程逻辑器件( c p l d ) ，由此促 使人们借助可编程逻辑器件设计大脉宽集成电路，文献 8 ，9 更是提出了基于 c p l d 的单稳态脉冲的设计方法，与基于r c 的单稳态相比其具有以下特点： ( 1 ) 利用i s p 器件的在系统可编程特性，展宽脉冲的宽度可以根据需要任 意设定，使其做到现场实时自动加载。 ( 2 ) 展宽脉冲的宽度稳定、准确。因无外接的r 、c 定时元器件，其脉冲宽 度仅与所采用的时钟频率和c p l d 嚣传的性熊有关。 ( 3 ) 展宽脉冲的前沿与输入窄脉冲的前沿之间的延迟时间基本恒定，这个 延遴霹阚是信号眩镑骧入端要l 羧密搂豹延迟时阕。 ( 4 ) 电路调试简单。当需要调整展宽脉冲的宽度时，不需更换器件，只需 将重薪莰计仿真通过后的新数据文彳牛下载到c p l d 芯片即可。 二双边沿单稳态触发 双边沿单稳态触发器由于就被上、下懿交信号都触发，使它可溺于检测信号 跳变、测量脉冲宽度及实现时钟信号的倍频等。以往的单稳态触发器触发信号可 以怒上跳边信号也可以是下调边信号，但对确定的革稳态触发器只能被输入脉冲 中鲢一耪跳变信号艨触发，躇以可拣失单边浚触发敬单稳态触发嚣。在蒸要对上 下髟6 变都触发的检测场合，以往的电路都怒将特定的检测上跳变信号和下跳变 售黪靛覆个攀边沿蘩稳态魅发器毫漆缝合一起，良魏亲宠袋对上下黟l 交荣譬戆 检测。 郑州大学硕士学位论文 绪论2 0 0 5 年5 月 三三值单稳态触发 目前国际上对开发数字元件的逻辑功能，增强其信息处理能力的研究相当重 视，其中一个研究重点为多值数字电路的研究，它们的研究不仅可以减少集成电 路芯片面积与引脚数，减少系统间的连接线，而且因为能在一个时钟周期内传输 更多的信息量而提高系统的工作速度，因此该项研究的科学意义与应用前景是不 可言喻的。文献j5 提出了两种三值单稳态触发器的设计方案，与二值单稳态 触发器相比，它们具有更强的功能，并能在实际设计中获得更广泛的应用。 1 3 课题的背景及论文的主要内容 本文谍题来源予解放攀测绘学院7 1 5 磺究疆，爨豹是必或记沦设诗一款 全定制的专用教学实验性芯片，芯片的名字暂定为z c 0 2 。z c 0 2 将鼹或记论下继 z c 0 1 之后瓣第二个芯片。谍瑟薪骰静工 筝麓先是辩传统豹攀稳态魄路 睾了深入 的研究和解析，接籍把传统的单稳态电路冀暂记电路作了一定的对比，并将暂记 电路的“惫时三要索”原理在集成纯分频电路领域作了探讨，从而设计出可长延 时的分频电路。最厩结合电路利用t a n n e r 制版软传设计出芯片的究整版圈。限 于知识的有限和实验条件，本文主骚从电路理论和版图设计两方面篱手进行了研 究。 本文共分五章，本章为绪论，其它各颦的具体安排如下： 繁二拳蓠宠簌定义戆徽分垄窝积分垄躲狰控宽魄薅密发到宅餐羧连 的不受脉宽限制的单稳态电路，从而揭示出单稳态设计原理。然后 设诗了积分蘩和微分鍪双边游艇发单稳态电貉，最螽将或记论改进 后暂记电路岛传统的单稳态电路作了对比，并利用“定时三器素” 原理在集成化分频电路方面作了推广研究，设计出可长延时的分频 电路，同时零章也完成了电路系统黪控制部分。 第三章酋先介绍当代集成电路设计的常用方法以及集成电路设计的 主要浚程。其次会缮本澡题绣逸曩毒l 造工艺熬舨零彩式程爨缺点， 在版图设计方面首先介绍版豳设计方法和流襁，重点介绍版豳验证 豹凡个部分，最鑫给感了系统豹各部分叛图帮螽债鬓秘强形。 第四章菌先对使用的s p i c e 仿舆软件和t a n n e r 制版软件作了简要介 4 郑州大学硕士学位论文绪论2 0 0 5 年5 月 绍，其次详细研究了m o s 器件的各级仿真模型以及它门之间的差 别。 第五章 对全文工作进行了总结，并对迸一步的工作提出了一点粗浅的 看法。 郑州大学硕士学位论文 电路的设计分析2 0 0 5 年5 月 第二章电路的设计分析 2 1 传统单稳态电路设计原理分析 单稳态触发器应具有如下显著特点“： ( 1 ) 它有稳态和暂稳态两个不同的工作状态，在外界触发脉冲作用下，能从 稳态翻转到暂稳态； ( 2 ) 在外界触发脉冲作用下，能从稳态翻转到暂稳态维持一段时间以后，再 自动返回稳态： ( 3 ) 暂稳态维持时间的长短取决于电路本身的参数，与触发脉冲的宽度和幅 度无关； 现有的许多文献“中仅对单稳态电路进行分析，但不涉及它的设计原理。甚 至在很多文献中，还忽略了暂稳态维持时间长短应仅取决于电路本身参数的要求 以致于把一般的脉冲控宽电路误作为单稳态触发器。本节的目的就是深刻解析单 稳态设计原理，从而为设计双边沿触发单稳态提供参照。 ( a ) 积分型 ( c ) 图( a ) b 接地 一亨 啊n c 。) ( b ) 微分型 日 图2 - 1 两种常见r c 电路及其仿真示意图 在单稳态触发嚣孛，暂戆态时耀逶拳鼹跹电路戆变、款魄过程采澄。憋逛 6 叶 郑州大学硕士学位论文电路的设计分析2 0 0 5 年5 月 路一般有二种连接方法。 如图2 - 1 所示，这二种接法中，由于廊缃取值范围的不同，其所起的作用也 大不一样。在图2 1 ( a ) 所示的接法中，当r c ，。时( t 。为输入脉冲的宽度) ，能实 现积分功能，而当r c l i l ( a ) 宽踩渖触发豹佬粪 ( 国鹫嵇，宽融；申艇发戆蛰褰 e ) 图( 拄) 窄脉冲触发的仿真 ( f ) 熙( b ) 窄脉冲触发的傍粪 网2 - 6 微分型单稳态触发器 2 1 3 总结 通过对积分型和微分嬲单稳态触发嚣的设计原理的分析，从箭可知单稳态 触发器匏实璇是把黥；孛控竟电路的簸出傣号反馈到羧入端遴行存贮，这等效予热 宽了输入脉冲的宽威。因此，触发脉冲即使很窄，只婺能完成开始触发即可获得一 郑州大学硕士学位论文 电路的设计分析2 0 0 5 年5 月 个脉冲宽度 r c 电路决定的，且可调节的输出脉冲，实际上单稳态触发器在输入 端通常加接微分电路。同时也揭示了单稳态触发器与基本双稳态触发器的内在联 系及结构上的统一性。 2 2 双边沿单稳态触发器 现有矿j 艾献对啦稳态触发器做j 深入的研究，以弘的 ) i 究小电路的外触艇 f 青j 玎以足。l 。：跳变 膏号也呵以地f 跳变信号，她肘确定的舭稳念触发搭； 能被 输入脉冲中的一种跳变信号所触发，所以可称为单边沿触发的单稳态触发器。在 需要对上下跳变都触发的检测场合，以往的电路都是将特定的检测上跳变信号和 下跳变信号的两个单边沿单稳态触发器电路组合一起，以此来完成对上下跳变信 号的检测，而对上跳变信号和下跳变信号都触发的双边沿单稳态触发器尚缺乏研 究。 本节提出了双边沿单稳态触发器的设计方法，由此方法设计出的双边沿单 稳态触发器电路比以往组合而成的双边沿单稳态触发器电路简单，且双边沿单 稳态触发器由于能被上、下跳变信号都触发，使它可用于检测信号跳变、测量脉 冲宽度及实现时钟信号的倍频等。 2 2 1 积分型双边沿单稳态触发器 积分婆 彤电路是积分燮单稳态触发器的定时攀元，由图2 - l ( c ) ，( 妨所示，输出名 的逻辑僮只是对输入y j 的延时，不娆满足双边沿单稳态触发器蛉输出要求。因 此，a 后或鹦接输出电路，以满足双边沿触缴器的要求。绍禽图2 1 中的输入输出 波形积双逑沿单稳i 蒸触发嚣豹输出瑟求，以及积分溅双边淤单稳态皴发器的竣出 电路的真傻表如袭2 - 1 所示，从而研以得出双边沿积分型单稳态触发器的基本结 稳，热国2 - 7 辑录。 正弓丹 石。 圈2 - 7 积分鳖疑透洽革罄态鲑菠器结构 1 4 郑州大学硕士学位论文电路的设计分析2 0 0 5 年5 月 v h la输出 0o 稳态 l0暂态 11稳态 01暂态 表2 1 积分型双边沿单稳态触发器输出电路真值表 仔细分析图2 l ( c ) ，( e ) 可以发现，在圩输入一个上跳沿后，如果在爿还没有上 升到矿掰前，又在玎输入一个下跳沿，那么其上升沿触发输出脉冲宽度就会受 到输入脉冲宽度的影响；在v l 搿, i 入一个下跳沿后，如果在a 未下降到n 前，又输 入一个上跳沿，那么其下降沿触发脉冲宽度就会受到输入脉冲宽度的影响。因此， 为了使积分型双边沿单稳态触发器能正常工作，其连续两个输入跳变之间的时间 间隔应大于爿点从0 到v c c 所需的时间或是a 点从圮rn o 所需的时间。 出图2 7 所示的双边沿积分型单稳态触发器的基本结构以及表2 1 可知，蛰要 实现常“0 ”输出，黼应为异或门；若要实现常“1 ”输出，n 应为同或门。这 嚣藏褥到了翱2 - 8 ( a ) 、( b ) 黪零夔鬻“0 ”竣爨和拳“l ”输髫翟双边辫积分型罄稳 态触发器。圈2 8 ( a ) 所示电路的工作过程为：v s 的初始状态可以是0 ，也可以是1 ， 在魏设疆懿裙始篷为o ，没鸯多 魅发镲号薅输滋稳态瓷瓴置纛霹渡是0 遣哥班是l 。 当聊从0 跳刹1 ，彳点的电压纠不能突变，明仍低于矿m ，异或门输出信号跳变为 1 ，粉在翘终翔下缓慢充电至矿t h 时，输出回弼覆来静稳惫值o ；当疆敞l 懿回n o 时，啪高予p t h ，异或门输如信号跳变为l ，肥缓慢放电使降至吩h 后，输出又 回捌稳态值0 。同理阿以分析图2 - 8 所示电路的工作过程。2 - 8 ( c ) ( d ) 分别为两电 ( a ) 常”0 ”型电路 l8 吐二一i o = 二= 二、 k ( c ) 图( a ) 仿真结果 ( b ) 常1 型电路 ( d ) 图( b ) 仿真结果 黼2 - 8 衩分壁双遗淹继发器 郑州大学硕士学位论文电路的设计分析2 0 0 5 年5 月 路仿真结果，结果表明电路的逻辑功能完全正确。 2 2 2 微分型双边沿单稳态触发器 微分型膨电路是微分型双边沿单稳态触发器的定时单元，其电路及其输出对 输入的响应如图2 1 所示。由图2 一l 可知，当电路处于稳态时，爿点的输出为励氧信号 源电平。在玎输入一个跳变时，一就相应输出一个脉冲。这个特性满足了双边沿单 稳态触发器的输出要求。因此可以用定时单元的a 点输出来直接驱动输出电路。 这样，可以得到微分型双边沿单稳态触发器结构如图2 9 所示 圈2 9 微分型双边沿触发单稳态触发器基本结构 结合分孝厅图2 - 1 积囤2 - 9 可知：簧使叠输出酌茁、负脉冲都有效，刚输穗电路 成采用多傻逻辑电路。如聚输出电路仍采用二值电路，那么爿点输龄对后级输出电 路的输入就只有0 和l 两种状态。若口接逻辑0 ，则彳输出的负脉冲对输出电路晓 将失去作鼹；若艿接逻辑l ，那么奠输出黪正脉 串对输出暾路晓将涎逻辑上驰影 响。因此，微分型双边沿单稳态触发器的输出电路6 2 ，应深用多值逻辑电路来实 现。由予蠢熹辕瓣套3 个豢效状态，蘑戳珑冒羁三镶逻辑惫鼹亲实凌。圭鬻2 一l 可 知，为了使彳点输出的正、负脉冲都有效，矗点应接中间电平。根据图2 1 、图2 9 籁戳乏分辑，可褥输密电魏晓静冀往表： hv o ( 常0 )av o ( 常1 ) ol 00 0 ，5o0 5l 1l1 o 裘2 - 2 微分型双i 盘瀣单稳态触发器输斑电路囊傻表 上袋中0 、0 5 、1 分别代表低电平、中间电平、高电平的逻辑值。由表2 2 弼看塞激分登双迭沿莘稳态魅发器豹输密邀黯蔻三篷遥辑串翦”a “5 或。5 a “5 文 字运算o 。因此可以得到微分型淑边沿单稳态触发器如图2 1 0 所承。 o h = 1 5v c c , 捌输出跳变为l ，电容缓悭放电，警爿点降至文字电路的商电压 阂值y 1 矿时，输出回到逻辑值为0 的稳态 当眨从l 跳到。时，名点电平副变为 1 6 郑州大学硬士学位论文电路的设计分析2 0 0 5 年5 月 躬v 一叶市杪 ( c ) 常0 型开关级电路( d ) 常1型开关级电路 ( e ) ( c ) 图电路仿真姑果( f ) ( d ) 圈电路仿真结果 1 雷2 - 0 微分墅双边沿单稳态融发器 矿妒一0 。5v c c 则输出逻辑戗跳变为l ，电容缓慢充电，当a 点辨至文字电路盼熙电 压润值时，输出翻到逻辑饭为0 的稳态。同理可以分析图2 1 0 ( b ) 所示电路的 工佟过程。 仔细分析图2 1 ( d ) 可以发现：在蹦输入一个上跳沿后，如果在a 还没有下降到 矿蓑，又在澍赣入一令下蘸浍，辫么其上器澄簸教输密踩渖宽度裁会受蘩输 入脉冲宽度的影响；在盱输入一个下跳沿后，如果雀爿到达矿n i 。假还没有回到 珞，又在嘴入一个上魏滔，郡么冀下降澄触发踩挣宽度就会受到输入脉渖舞麦 的影响。因此，为了使微分型双边沿单稳态触发器能雁常工作，其连续两个输入跳 变之间的时间闻隔墩大于a 点麸下降到堋行需的时间或a 点从y o l 上升刹 所嚣的时闻。 郑州大学顿士学位论文电路的设计分析2 0 0 5 年5 片 镦分型联逾沿擎稳态触发嚣豹输爨疆路若菜露三蕊c m o s 逻瓣毫路采实瑷， 则可用传输电压开关理论“2 从开关级直接设计c m o s 微分型双边沿单稳态触发器 的输出电路。对应子图2 一l o ( a ) 、( b ) 的常“0 ”、常“l ”挺双边浴荜稳态触发器， 得到的微分型单穗态触发器的开关级整体电路如图2 1 0 ( c ) 、( d ) 所示，对图2 i o ( c ) 、 ( d ) 电路进行模拟，观察其输入输出波形，结暴表明电路的逻辑功能完企，模拟 结果示予露2 一l o ( e ) 、圆中。在横援中，定时单元詹取l k q ，f 取i 蛾 2 3 或记论暂记电路及其改进 ( a ) 或记逻辑图 ( b ) 电路图 图2 - 1 1 或记低值暂记电路 或记论里暂记电路( 即上文的脉冲控宽) 是由所谓的同类或和暂记链构成， 它分为低值暂记电路和高值暂记电路。暂记电路输出的突变电压，是利用电容 两端电压不能突变的原理而送回到数字暂记链末端，即两者的取代输入端。 图2 1 1 所示为低值暂记电路，即其常态为l ，暂记态为0 。它是由l c 同类或和 暂记链构成，其暂记时间通过下式计算 f ：r c l v t - v c ( 0 ) f 2 5 1 竹v t h 其中比f 砂是电容电压的起始值，比为输入控制电压，v t h 为阈值电压。 图2 - 1 2 ( a ) 是在v t h = 2 5 以g ：- l k o ，仁l u f , 输入时钟户5 0 0 占z 占空比 9 0 ，低脉冲宽度为0 2 m s 时作的仿真。依据式2 5 计算得出 a o 7 m s 。( b ) 是 在v t h = 2 5 v , a = - i k o ，c = - i 以输入时钟户5 0 0 z 占空比1 0 ，低脉冲宽度为 1 8 m s 时作的仿真。从仿真结果上可以发现：或记低值暂记电路，在宽脉冲时不 能满足单稳态的定义，即其暂态时间与输入脉冲无关。这是因为在宽脉冲时，电 路在进入稳态之后，输入仍继续维持低电平，因此输出也会为低电平。 蚺。霸。 郑州大学硕士学位论文电路的设计分析2 0 0 5 年5 月 fnl rl f ： 丁三二j l 正l ， r _ j i ；目 i ? 一。甲! l 。二 ( a ) 窄脉冲仿真 ( b ) 宽脉冲仿真 图2 1 2 或记低值暂记电路 可见若想克服暂记电路受大脉宽的影响，可以考虑上面提到2 - 2 ( a ) 提到的 由与非门产生的0 型冒险( 常1 ) 来克服。在有宽脉冲输入时，在竞争冒险的作用 下会出现固定的低电平窄脉冲。具体电路如下 图2 1 3 改进后暂记电路 对上图仿真时须注意：图2 1 3 中由竞争冒险产妻e 的低魄平脉冲宽度为g o 门 的传输延时t p 。因为逻辑门的响应时间为门的传输延时，即输入信号维持时必须 大予超憨鼗竣延对f i l j ，赝以g o 门瓣黄竣楚对必须丈于g 2 门懿转羧延时。又露 为扣= = 1r 矗蝇龇矿+ 掘出缈，2 。1 3 1 ，因此可设g 2 ，g 1 门的参数r i s e _ d e l a y = 1 0 n s 三 力池d e t a y = 1 0 n s ，g o 门豹参数r i s e _ d e l a y = 2 0 n s f a i t _ d e l a y = 2 0 n s 。翻2 - 1 4 分潮为 针对图2 1 2 的仿真参数对圈2 1 3 墩路作的仿真。 从图2 一1 4 仿真结果可以看出，暂态时间符合理论计算值，且与输入脉冲的 ( a ) 图2 - 1 2 ( a ) 的参数仿真( b ) 图2 1 2 ( b ) 的参数仿真 黉2 - 1 4 改滋嚣篱记电鼹豹仿爽 1 9 郑州大学硪士学位论文 电路的设计分析2 0 0 5 年5 月 宽度无燕，因此改进后暂记电路符合单稳态的定义。 2 4 两种荦稳态电路对眈 以上讨论的基r c 延时四种单稳态和改进后的暂记电路有以下几个方面的 不同 1 传统的单稳态是在解决窄脉冲不能有效触发的基础上发展而来，改进后 的暂记电路是在解决宽脉冲不能有效触发的基础上发展而来。 2 暂记电路在r c 延时基础上，又增加了电平控制，即作者所说的定时三 要素。从而使暂态时间得到比传统的单稳态更大时间范围。 图2 1 5 是针对不同电压的暂态时间使用m a t l a b 作的曲线图 图2 - 1 5 暂态时间曲线 从图中可以发现在改变不同电压时，改进后的暂记电路，在同样的r c 的条 件下，有更广时间范围。 同时我们可以看出“电平控制脉冲宽度时间”在传统的基础上为我们提供了 几种新的使用前景，在使用中带来不少好处和方便： 1 不需要改变电阻只和电容c ，而直接用改变电压竹的方法来改变其延时 时间。实际电路中电平的控制可用数字电位器来实现。 2 与传统单稳器相比，在电阻电容一样的条件下，电平控制获得的脉冲宽 度变长，因此我们可以用它获得较大范围，连续可调的电平控制分频电路和电平 控制定时电路，且其延时时间大大增加。 3 因为电阻可以用m o s 管等效代替，故在单稳态电路的m o s 管实现中， 我们可以通过减少其外在的电阻，提高其集成度，而仅仅通过电平改变实现延时 和分频的目的。 郑州大学硕士学位论文 电路的设计分析 2 0 0 5 年5 月 2 5 定时三要素的推广与电路仿真 2 5 1 定时三要素的推广与电路仿真 为了数字电路的集