（电路与系统专业论文）数字扫频仪usb20主从控制器设计.pdf

摘要 数字扫频仪u s b 2 0 主从控制器是实现数字扫频仪虚拟化的重要模块。论文研 究基于u s b 2 0 接口技术和成熟的数字扫频仪系统的u s b 2 0 主从控制器，以解决 数字扫频仪和u 盘外设以及p c 机的通信问题，使其连接具有单一化、即插即用、 热拔插等特点。 论文分析传统的频率特性测试仪与主机的通信接口发展以及制约其发展的因 素，在详细分析u s b 接口技术和数字扫频仪技术基础上，提出基于d s p 和u s b 2 0 技术的u s b 2 0 主从接口控制器设计方案。论文设计包括时钟电路、电源电路、 c h 3 7 6 与d s p 接口、c h 3 7 6 外围电路在内的整体硬件，介绍软件开发的方案设计 和具体实现方法，讲解u s b 主机和设备的软件结构和实现的功能，在此基础上， 完成u s b 驱动程序的开发。最后对论文进行总结，并对进一步研究进行展望。 关键字：u s b 2 0 主机u s b 2 0 设备d s pc h 3 7 6 a b s t r a c t a b s 仃a c t d i g i t a ls c a n n e ru s b 2 0h o s t - s l a v ec o n t r o l l e ri s t h ei m p o r t a n tm o d u l ef o r t h e v i r t u a l i z a t i o no f d i g i t a ls y n t h e s i ss c a n n e r t h e s i si sb a s e do nu s b 2 0i n t e r f a c es y n t h e s i s t e c h n o l o g ya n ds o p h i s t i c a t e dd i g i t a ls c a n n e ru s b 2 0m a s t e ra n ds l a v ec o n t r o l l e rt o s o l v ec o m m u n i c a t i o np r o b l e m sb e t w e e nt h ed i g i t a ls y f i t h e s i ss c r l l r l e ra n dp c i th a s a d v a n t a g e ss u c ha ss i n g l ec o n n e c t i o n ，p l u go np l a y , h o t - s w a p p a b l ea n ds oo n t h ep a p e ra n a l y z e st h ed e v e l o p m e n to ft h et r a d i t i o n a lf r e q u e n c yc h a r a c t e r i s t i c s m e a s u r i n gi n s t r u m e n ta n dt h a to ft h eh o s tc o m m u n i c a t i o ni n t e r f a c e ，a l s od o e st h i s a r t i c l ee n u m e r a t e sf a c t o r st h a tc o n s t r a i nt h em e a s u r i n gi n s t r u m e n t s d e v e l o p m e n t b a s e d o nd e t a i l e da n a l y s i so ft h eu s bi n t e r f a c es c a n n e ra n dd i g i t a ls y n t h e s i st e c h n i q u e ，t h e p a p e rp r o p o s e dad e s i g no fu s b 2 0m a s t e r - s l a v ei n t e r f a c ec o n t r o l l e rs u p p o r t e db yd s p a n du s b 2 0t e c h n o l o g y d e s i g ni n c l u d e so v e r a l lh a r d w a r es u c ha sc l o c kc i r c u i t s ，p o w e r c i r c u i t s ，c h 3 7 6a n dd s pi n t e r f a c e ，c h 3 7 6p e r i p h e r a lc i r c u i t s m e a n w h i l e ，s p e c i f i c p r o g r a md e s i g ni si m p l e m e n t e dt h r o u g hs 0 1 a r ed e v e l o p m e n tp r o g r a m m i n g t h e f u n c t i o na n ds o r w a r ea r c h i t e c t u r ei sg i v e nr e s p e c t i v e l yo ft h eu s bh o s ta n dd e v i c e a r c h i t e c t u r e t h ep a p e ri n t r o d u c e sm e t h o d st od e v e l o pt h eu s bd r i v e ra n du s er e l e v a n t m e t h o d st os o f t w a r ed e b u g g i n gt h eh o s t f i n a l l y , as u m m a r yo ft h ep a p e ri sg i v e n ，a n d f u r t h e rs t u d i e sw e r er e v i e w e d k e y w o r d ： u s b 2 0h o s tu s b 2 0d e v i c ed s pc h 3 7 6 第一章绪论 第一章绪论 1 1 论文的背景和意义 现代的测试系统中，需要测量的工作指标逐渐增多，需要处理的数据量越来 越大，对测试仪器的扩展功能要求也越来越高。频率特性测试仪又称扫频仪，是 测量被测网络的频率特性的仪器。早期扫频仪的扩展应用功能不强，传统的扫频 仪只有作为p c 外围设备( 简称外设) 的设备接口，其自身并不能作为主机扩展外设， 作为p c 外设与主机的通信接口也各不相同。传统的频率特性测试仪与主机的通信 接口一般都是基于并口、r s 2 3 2 串口或者p c i 总线。p c i 总线的优点是有很高的传 输速度，缺点是需要打开p c 机箱进行拔插，传输距离短，需要专门的驱动程序， 而且只有有限个扩展槽。r s 2 3 2 串口连结简单，但是它的传输速度很慢，主机的 串口数目也是有限的。和串口相比并口的速度要快，但是它的体积太大，而且并 口数目也是有限的，最重要的是这三种接口都不支持热插拔【l j 。 通用串行总线( u n i v e r s a ls e r i a lb u s ，u s b ) 是一种应用在计算机领域的新型接 口技术，最早是由c o m p a q 、i n t e l 、m i c r o s o f t 等多家公司于1 9 9 4 年1 1 月共同提出 的，其目的是用u s b 来取代p c 现有的各种外围接口，以解决日益增加的计算机 外设和有限的p c 插槽、端口之间的矛盾，使外设的连接具有单一化、即插即用、 热拔插等特点。u s b 标准由u s b l 1 发展到现在的u s b 2 0 ，将设备之间的数据传 输速度从1 2 m b p s 提高其到了4 8 0 m b p s 。传输速度的提高使得用户可以使用到更高 端的外设，使得具有多种速度的外设都可以被连接到u s b 2 0 的线路上，不必担心 数据传输时发生瓶颈效应。u s b 总线接口可以连接多个设备，最高可连1 2 7 个设 备，而且安装方便，支持即插即用，新推出的p c 机几乎1 0 0 支持u s b ，u s b 接 口已经成为数据传输的主流接v lt 2 1 。 针对以上问题，本论文提出了数字扫频仪u s b 2 0 接口的主从实现，在成熟的 数字扫频仪技术基础上开发基于u s b 2 0 的主从接口，主机u s b 接口开辟了数字 扫频仪作为主机扩展u 盘外设的渠道，提升了数字扫频仪的可扩展性和易于操作 性。从机u s b 接口为实现数字扫频仪的虚拟化，借由i n t e m e t 实现数字扫频仪的 远程控制和测量提供通用的通信接口。 1 2 频率测试仪通信接口的发展 1 通用接口总线( g e n e r a lp u r p o s ei n t e r f a c eb u s ，g p i b ) 通用接口总线采用i e e e 4 8 8 国际标准，它是一个8 位并行通用接口总线，数 2 数字扫频仪u s b 2 0 主从控制器设计 据传输采用并行比特、串行字节双向异步传输方式，其传输率不超过1 m b y t e s ； 互联总线的长度不超过2 0 m ，系统中装置的数目不超过1 5 台。g p i b 技术用计算机 实现对仪器的操作和控制，来替代传统的人工操作方式，从而促使电子测量向大规 模自动测试系统方向迅速发展。g p i b 测量系统的结构和命令简单，造价较低，主要 应用于台式仪器，适合在精确度要求高而不要求对计算机高速传输的状况下应用。 由于g p i b 拥有强大功能与广泛的使用者基础，因此g p i b 在未来的许多年仍会 继续存在 3 1 。 2 r s 2 3 2 r s 2 3 2 ( r e c o m m e n d e ds t a n d a r d ，r s ) 俗称串口，它是由美国e i a ( 电子工业 联合会) 与b e l l 公司开发，于1 9 6 9 年公布，是现在主流的串行通信接口之一。 在异步传输时，波特率为2 0 k b p s 。在通信距离较近，数据传输率要求不高的情况 下，可以直接采用，简单又方便。但是，由于r s 2 3 2 接口的信号电平值较高，接 口使用一根信号线和一根信号返回线构成共地的传输形式，在使用中暴露了传输 距离有限( 约1 5 m ) 、传输速率较低、抗噪声干扰性弱等缺点。 3 r ，- 4 5 接口 这是随着网络技术的发展而推出的一种接口，在数据采集系统中得到较广泛 的应用。根据通信速率的不同，可分为l o b a s e t 接口和1 0 0 b a s e t x 接口两种。 4 u s b 接口 u s b ( u n i v e r s a ls e r i a lb u s ) 是近几年迅速发展的计算机标准接口之一，随着p c 的性能日益增强，可以处理的数据量越来越大，同时，p c 的外设增加了更多特性 和功能，u s b 的诞生和发展正适应了这一现状。u s b 的发展经历了多个版本，现 在普遍应用的是u s b 2 0 版。它是一种快速、双向、同步、廉价，并支持热插拔功 能的串行接口。它支持多个外设的连接，一台p c 机( 含一个u s b 控制器时) 可 以连接多达1 2 6 个u s b 外设；而且所有外设上行接口的规格都是相同的，用户可 以简单方便地将其连入p c 机。u s b 即插即用( p l u ga n dp l a y ) 和热插拔功能，使 得用户可以在不断电的情况下直接将u s b 外设连接到p c 机上，并马上被操作系 统所识别。所以，u s b 为外设的连接提供了一个很好的解决方案1 4 j 。 随着计算机与外围设备的发展，并行端口与r s 2 3 2 串行端口反而成为通信的 瓶颈。u s b 突破原有接口的限制，不仅具有较高的通信速率，最高达至u 4 8 0 m b i t s ， 而且其总线优点及弹性化的设计可以取代各种外围设备所使用的接口而迅速发展 起来。与其接口相比，u s b 具有如下优点： ( 1 ) 热插拔。用户可以把u s b 外设直接连接到一台正在运行的p c 机上，操 作系统能自动识别，不需要重新启动p c 机就可以立刻使用。 第一章绪论 3 ( 2 ) 即插即用。u s b 实现了自动配置，它不需要用户手工配置i o 地址和中 断请求( i r q ) 。当u s b 外设接入p c 机时，操作系统会自动检测到这个连接，并 加载合适的驱动程序。 ( 3 ) 共享式接口。u s b 端口支持多个外设的连接，采用“菊花瓣“式的连接 方式。通过u s b 集线器，一个u s b 主控制器上最多可以连接1 2 6 个外设。 ( 4 ) 接口体积小巧。和其他老式p c 机接口相比，u s b 接口小且薄，更适合 于外设体积的小型化。 ( 5 ) 节省系统资源。在u s b 系统中，只有u s b 主控制器需要使用一根i r q 线和一些f o 地址空间。 ( 6 ) 灵活。u s b 支持三种类型的传输速率：1 s m b s 的低速传输、1 2 m b s 的 全速传输和4 8 0 m b s 的高速传输；4 种传输类型：块传输、同步传输、中断传输和 控制传输，这使其能适应多种外设的需要。 ( 7 ) 低成本。u s b 比以前的接口更加复杂，主要体现在协议上的繁琐，它能 实现强大的功能。但是，它的组件和电缆并不贵，带有u s b 接口的外设和具有同 样功能的老接口外设相比，所需费用差不多，甚至会低一些。 ( 8 ) 性能可靠。u s b 系统通过硬件设计和数据传输协议两方面来保证其传输 的可靠性。u s b 发送器、接收器和电缆的硬件规范消除大多数可能引起数据错误 的噪声。u s b 协议包含数据错误的检测机制，用来确保数据准确无误地发送和接 收1 5 】o 适应测试仪器发展趋势，结合当今u s b 接口的普遍应用，经过不同接口的对 比研究，本论文选择应用u s b 2 0 接口方案，实现一种类o t g 功能的通信接口。 1 3 1 论文内容 1 3 论文主要研究内容及创新 数字扫频仪u s b 2 0 主从控制器设计，是基于实验室研发的数字扫频仪系统， 充分利用已有处理器资源，进一步开发u s b 通信接口，为实现数字扫频仪的智能 化、虚拟化提供更为普遍的通信接口。本论文的主要内容是u s b 主从控制器接口 的设计，实现主机功能下对u 盘的写和从机功能下和p c 上位机的u s b 通信。 论文的内容包括五章，第一章介绍论文背景和研究意义等；第二章介绍论文 的研究基础和应用平台；第三章介绍数字扫频仪u s b 2 0 通信模块的硬件设计，包 括u s b 接口芯片和处理器d s p 的接口设计，u s b 接口外围电路设计详解等；第 四章介绍u s b 通信模块的软件设计，详细介绍了主模式和从模式的d s p 软件、从 模式下设备驱动以及测试；第五章是本论文的总结与展望。图1 1 是u s b 2 。0 主从 4数字扫频仪u s b 2 0 主从控制器设计 控制器整体框图。 s c k s p i 帅s i = s d i ! s b 总缝iu 盘设备 主机 u s b 主机一 一i 接口 一m i s o = s 0 0 s p i 一 设备 s c s 接口 u s b 设备 u s b 总线 上位机测控 p f 口 一 i n t d s p 一5 3 3 c l t 3 7 6 图1 1u s b 2 0 主从控制器框图 本论文中硬件部分较为简单，直接将u s b 控制芯片c h 3 7 6 通过s p i 总线挂接 到数字扫频仪处理器芯片a d s p b f 5 3 2 上，硬件部分设计主要是c h 3 7 6 外围电路 设计；软件部分比较复杂，其中主要包括各芯片的初始化，d s p 与c h 3 7 6 的通信、 和u 盘的通信以及上位机的通信。 1 3 2 论文创新 目前大部分嵌入式主机系统的控制芯片都是单片机，由于单片机处理速度较 慢，其不能适应前端数据的高采样化，本系统中采用d s p 作为处理芯片，能适应 高速采样中的数据实时存储，具有实用意义。另外，目前市场上流行的频率分析 仪器，大多数只提供r s 2 3 2 接1 3 ，r s 2 3 2 接口传输速率慢且通信距离有限，相对 应的应用开发不足。 在数字扫频仪中，利用u s b 控制芯片实现主从功能，使得数字扫频仪即能把 采集到的数据直接存储到u 盘中方便随时调用，又能在需要的时候和p c 机相连 接，交由p c 机操作，相较于市场上流行的同类仪器，具有先进性、方便性的特点。 第二章数字扫频仪u s b 2 0 接口技术 第二章数字扫频仪u s b 2 0 接口技术 2 1u s b 2 0 技术 2 1 1u s b 系统逻辑特性 2 1 1 1u s b 的总线拓扑结构 u s b 的总线拓扑结构，如图2 1 所示，是u s b 设备与主机的连接模型，主要 包括三部分：u s b 主机、u s b 设备和u s b 连接。下面详述这三部分的功能结构。 图2 1u s b 物理总线拓扑 l 、u s b 主机 在u s b 系统中只允许有一个主机，如图2 2 所示u s b 主机结构。u s b 主机可 分为三个不同的功能模块：u s b 总线接口、u s b 系统软件和客户软件。客户软件 负责和u s b 设备的功能单元进行通信，以实现它特定的功能；u s b 系统软件主要 负责和u s b 逻辑设备进行配置通信，同时管理客户软件启动的数据传输，它一般 包括u s b 总线驱动程序，u s b 主控制器驱动程序和非u s b 主机软件三分部；u s b 总线接口包括主控制器和根集线器两部分，根集线器为u s b 系统提供连接起点， 主控制器负责完成主机和u s b 设备间数据的实际传输。 客户软件的开发是本文的u s b 2 0 从模式设计要做的工作，即数字扫频仪 u s b 2 0 驱动程序的设计，u s b 系统软件和u s b 主控制器驱动程序由操作系统提 供。 6 数字扫频仪u s b 2 0 主从控制器设计 主机 - 实际的通信流 - 逻辑通信流 物理设备 _ 实际的通信流 - 逻辑通信流 图2 2u s b 主机组成图2 3 物理设备的组成 2 、u s b 设备 u s b 物理设备的逻辑组成如图2 3 所示，它包括功能设备、u s b 逻辑设备和 u s b 总线接口三部分。u s b 物理设备为主机提供了多样的附加功能，其功能类型 各不相同，但所有的u s b 逻辑设备对主机都有相同的基本接口，这就允许主机以 相同的方式管理不同的u s b 设备以及u s b 的相关方面。u s b 总线接口是u s b 设 备中的串行接口引擎( s i e ) ；u s b 逻辑设备被u s b 系统软件看作是一个端点的 集合；功能单元被客户软件看做一个接口的集合。其中，s i e 、端点和接口都是 u s b 设备的组成单元。为了正确描述u s b 设备的特性，u s b 提出了设备构架的概 念，设备构架认为u s b 设备是由一些配置、接口和端点组成的，即一个u s b 设备 可以含有一个或多个配置，在每个配置中可以含有一个或多个接口，在每个接口 中可以含有若干个端点。其中，配置和接口是对u s b 设备功能的抽象，实际的数 据传输由端点来完成。u s b 设备使用各种描述符来说明其设备构架，包括设备描 述符、配置描述符、接口描述符、端点描述符和字符串描述符，它们通常被保留 在u s b 接口芯片的固件中1 6 j 。 3 、u s b 连接 u s b 的连接是指设备和主机之间进行连接和交互的动作，u s b 上的设备经由 分层星型拓扑结构与主机物理连接。u s b 连接点由一个称为集线器的u s b 特殊类 提供，主机包含一个嵌入的集线器，这个集线器称之为根集线器，根集线器和其 它集线器的功能一样，都是为主机提供附加的u s b 端口，u s b l 1 规范中的集线器 由两部分组成：中继器和控制器。其中中继器负责其上行端口和下行端口之间的 数据传输；控制器负责提供状态和控制机制，并和主机进行通信。u s b 2 0 集线器 在此基础上增加了事务处理翻译器( 简称事务翻译器，t t ) ，用于把低速全速传 输从高速传输中分离出来 7 1 。 第二章数字扫频仪u s b 2 0 接口技术 7 前文提到u s b 系统的物理结构是一个星型结构，从逻辑结构上来讲，每个u s b 逻辑结构都是直接与u s b 主机进行数据传输的。在低速和全速u s b 总线上，主机 将总线时间划分为帧，每帧l 毫秒，在一帧内可以传输多个事务到多个目的地；而 在高速u s b 总线上，主机又将每帧等分为8 个微帧，每微帧同样可以包含多项事 务，并且单个事务能传输更多的数据( 最多l k 字节) ，这就是u s b 2 0 协议能达到 4 8 0 m b p s 的根本原因。 2 1 1 2u s b 通信流 u s b 在主机的软件和u s b 功能设备之间提供了通信服务。不同的功能设备对 通信流有不同的要求，根据不同的客户软件与功能设备的相互作用而定。通过分 离u s b 功能设备的各种通信流，u s b 能更全面地利用总线。通信流终止于设备的 端点而设备的端点可以识别所有的通信流，通信流利用总线访问来完成主机和功 能设备之间的通信。图2 2 完整定义了支持逻辑设备和功能层的通信流。这些实际 的通信流要通过几个接口： 主机 互连物理设备 ili 客户软件 l l 管理一个接口l 受 缓冲器l l 无u s b 舟矗 厂一一一一 l 婵f 1 瓣 “ u s b 总线接口 糟髀鞋 气匦( 道束至2 个接口 吠认管遣 到端点0 u s 8 动鬻 专用i l 无u s b 接口格式 各个端点t t u s b 帧格 的数据“式的数掳 u s b 总线接口 压s i 习e4 图2 4u s b 主机设备的详细示意图 主机控制器驱动程序( h c d ) 是u s b 主机控制器和u s b 系统软件之间的软 件接口。u s b 驱动程序( u s b d ) 是u s b 系统软件和客户软件之间的接口，这个 接口为客户软件操作u s b 设备提供了方便的功能。 图2 5 所示为通信流在端点与主机端的存储缓冲区之间的管道传输。下面将详 细地描述端点、管道和通信流。 8 数字扫频仪u s b 2 0 主从控制器设计 1 、设备端点 端点是u s b 设备惟一可识别的部分，每个u s b 逻辑设备都由一个独立的端点 集组成。在设备连接的时候，系统为每个逻辑设备分配唯一的地址。在设计逻辑 设备时给定一个由设备决定的标志符就是端点号，这个端点号是唯一的，由设备 地址、端点号和数据流方向的组合唯一指定。 多 接口 图2 5 管道通信流 端点的特性决定了端点与客户软件之间的传输服务类型。端点用以下方面来 描述： 总线访问频率延时要求： 带宽要求； 端点号； 差错处理行为的要求； 端点能发送或接受的最大包的大小； 端点的传输类型； 端点与主机之间的传输数据的方向。 在配置之前，端点( 除端点号是0 的端点) 都处于未知的状态，因此端点在 配置前不能被主机访问。 2 u s b 管道 u s b 管道是设备端点和主机软件之间的联接。管道可以通过存储器的缓冲区 在主机软件与设备端点之间传输数据。有两种互斥的通信模式： 流，在管道中传输的数据无u s b 定义的结构。 消息，在管道中传输的数据有某些u s b 定义的结构。 u s b 不会解释通过管道传输的数据；即使消息管道要求数据根据u s b 的定义 构造，u s b 也不会解释数据的内容。 另外，管道还有以下的相关消息： u s b 总线访问和使用带宽的要求。 第二章数字扫频仪u s b 2 0 接口技术9 传输类型。 相关的端点特性，例如方向性和最大数据有效负载的大小。数据有效负载 是指在总线处理中一个数据包的数据场所能携带的数据数量。 由两个端点号是0 的端点组成的管道被称为默认的控制管道。这个管道在设 备上电后或接收到一个总线复位信号后就一直可用。其他的管道在u s b 设备被配 置后才存在。u s b 系统软件用默认的控制管道决定设备的识别和配置要求并配置 设备。在设备被配置后，默认的控制管道被专用的设备软件使用。u s b 设备软件 保持对默认的控制管道的“所有权，并协调其他客户软件对这个管道的使用。 设备的消息管道要求在两个方向( i n 和o u t 令牌) 有独立的设备端点号。 u s b 不允许用消息管道在任一方向连接端点号不同的端点。消息管道支持控制传 输类型【踟。 本设计中数字扫频仪作为设备时的逻辑设备设计简单，除了默认的端点0 之 外，只是定义了端点2 为双向端点，提供两条流管道实现数据的传输。 2 1 2u s b 接口电气特性 u s b 在一条四线电缆上传输信号和电源，四线包括两条差分信号线，两条电 源线，如图2 6 所示为u s b 电缆。信号在两条差分线上传输，它支持三种数据数 率：u s b 高速速率4 8 0 m b s ；u s b 全速速率1 2 m b s ；性能有限的低为1 5 m b s n 。 u s b 2 0 主机控制器和集线器提供了一种性能，全速和低速数据可以在主机控 制器与集线器之间以高速传输，而在集线器与设备之间以全速或低速传输，这种 性能将全速和低速设备对高速设备可用带宽的影响减到最小。u s b 电缆还有向设 备提供电源的v b u s 和g n d 线，其电压标称值为+ 5 v 。为了提供可靠的输出电压级 和适当的终端阻抗，电缆在每端都连接偏压终端。终端也可以检测u s b 设备在每 个端口的连接和拔出，并区分高速全速和低速设备。 最长5 米 v b u s d + d g n d r 、 厂、 ， 1 i if v b u s d + d g n d 图2 6u s b 电缆 u s b 2 0 采用了n r z i ( 反向不归零) 编码方式1 4 1 ，无需独立的时钟信号就能实 现数据的同步传输，它用电平的跳变代表“0 ，无电平跳变代表“l ，如图2 7 所示。同时，为了克服n r z i 编码方式下连续传输多个相同的“1 信号导致无电 平跳变引起接收方失去同步信号，u s b 协议引入了位填充技术，其具体做法为： 如果传输的数据中有6 个连续的“1 ，发送方会在之后填充一个“0 ，以保证 l o 数字扫频仪u s b 2 0 主从控制器设计 在7 个位时间里至少有一个跳变。 原始数据 n s 啕舢司! ：厂 ir 厂 田厂 图2 7 n r z i 编码 2 2u s b 2 0 协议层简介 2 2 1 几个基本概念 在u s b 系统中对于总线的所有操作都可以归结为三种包的传输 9 1 。包是u s b 最基本的数据单元，每一个独立的包都包含一个完整的u s b 信息。按照在u s b 数 据传输中的包的作用各不相同，可以将包分为3 类：令牌包、数据包和握手包。 u s b 系统中任何操作都是由主机发起的，主机按照预先排好的时序，发出一个包 含操作类型方向、外设地址以及端点号( 域) 的包，这样的包就是令牌包。接着在令 牌中指定的数据发送者发出一个数据包或者说明它没有数据要传输。数据的目的 地要以一个握手包作出响应以表明传输是否成功。一般来说，一个包就是一连串 的二进制数，而域就是这些其中的一部分。传输是笼统的叫法，顾名思义批量传 输就是用在大量数据的传输中。本设计中需要传输的7 6 8 2 b 的内容，就可以用批 量传输来发送。值得注意的是在整个传输过程中，并不是通过一次批量传输来完 成，而是分为多个数据包传输的过程即事物。每种传输方式都由很多事务来完成， 每一笔事务由一系列更低层的包组成。图2 8 所示为域、包和事务的传输关系。 图2 8 域、包和事务的传输关系 第二章数字扫频仪u s b 2 0 接口技术 2 2 2 四种数据传输类型 控制传输 控制传输是u s b 最重要的一种传输类型，用来提供主机和设备之间的配置、 命令和状态通信协议，也可用于数据传输。高速、全速每次控制传输的最大有效 负荷为6 4 个字节。 中断传输 中断传输是单向传输，即在任何时刻数据流的方向只能是从设备到主机，或 从主机到设备。高速、全速控制传输的最大有效负荷为1 0 2 4 字节、6 4 字节、8 字 节，在高速模式下每微帧最多可传输3 个事务。中断传输主要用于数据量较少的 周期性传输。 批量传输 批量传输是单向或双向的非周期数据传输。高速、全速每次控制传输的最大 有效负荷为5 1 2 字节、6 4 字节，低速模式不支持批量传输。高速模式下每微帧最 多可传输1 3 个事务。 t 同步传输 同步传输也是单向或者双向的，它采用了预先和主机协议好的固定带宽来传 输数据，能够保持一定的传输速度，但是没有错误重发机制。仅高速和全速设备。舯 支持这种传输类型，每次传输的最大有效负荷分别为1 0 2 4 字节、1 0 2 3 字节。高速 模式下每微帧最多可传输3 个事务。 数字扫频仪系统要传输的数据量大，要求数据传输的准确性而对传输速率要 求不高，因此本设计中选用批量传输，最大有效负荷为6 4 字节，以求获得最大数 据吞吐量，同时批量端点的a c k n a k 握手机制可以确保数据的无错传输。 2 3u s b 控制器芯片的选型 u s b 技术的普遍应用和u s b 的嵌入式应用需求促进了u s b 控制器芯片的发 展，从而给开发者提供更多的选择。按芯片的构架划分，u s b 控制器芯片可以分 为需要外接处理器的芯片和不需要外接处理器的芯片。其中不需要外接处理器的 芯片又可分为嵌入通用微控制器内核的芯片和u s b 接口专用芯片。 需要外接控制器的芯片，芯片本身只处理与u s b 相关的通信工作，只有在外 部控制器对其控制时才能工作，如p h i l i p s 公司的i s p l l 6 0 1 1 6 1 、i s p l 7 6 0 1 7 6 1 ， c y p r e s s 公司的s l 8 11 h s 、南京沁恒公司的c h 3 7 2 c h 3 7 5 c h 3 7 6 等。这些芯片提 供串行或并行的数据总线以便与控制器连接。除此之外，还需要提供中断引脚向 控制器发出中断请求信号。这类是芯片价格便宜，同时便于用户使用自己熟悉的 控制器进行开发。 1 2 数字扫频仪u s b 2 0 主从控制器设计 内嵌通用微控制器的u s b 控制器芯片，通常是在通用微控制器的基础上扩展 u s b 功能，如a t m c l 公司基于a v r 的a t 7 6 c 7 1 1 、c y p r e s s 公司的基于8 0 5 1 的 e z u s b 系列等u s b 控制器芯片。它的优点在于开发者熟悉常用通用微控制器的 指令集和结构，应用资料丰富，易于开发。 u s b 接口专用芯片内部装有特定的指令集，如c y p r e s s 公司的u s bm 8 系列 芯片。因其具有专门为u s b 应用优化的指令集，所以实现u s b 通信非常方便，但 是它所能实现的功能有限。 u s b 芯片是一种集成了u s b 协议的微处理器，它通过自动对u s b 事务做出 响应来处理u s b 总线上的数据传输。u s b 芯片按功能可以分为u s b 主机控制器 芯片、u s b 集线器芯片和u s b 设备控制器芯片。其中u s b 主机控制器芯片负责 实现主机与u s b 设备之间的物理数据传输；u s b 集线器芯片负责将一个u s b 上 行端口转化为多个下行端口；u s b 设备控制器芯片是负责实现功能设备与u s b 主 机之间的物理数据传输的必需部伊1 0 1 。 表2 1 是c y p r e s s 公司的c y 7 c 6 7 2 0 c 、p h i l i p s 公司的i s p l 3 6 2 和南京沁恒公司 的c h 3 7 6 的比较，这三款都是u s b 主机设备控制器。 表2 iu s b 控制器芯片比较 芯片 c y 7 c 6 7 2 0 0i s p l 3 6 2c h 3 7 6 劳拦 u s b o t g1 0 ，u s b 2 0 全速 u s b 旬1 1 0 ，u s b 2 0 高u s b 2 0 低速、全速 规范 和低速传输速、全速和低速传输传输 2 个端口控制器，一个为主机三个端口控制器，一个主两个端口控制器，一 端口，另一个可配置为主机 机端口，一个设备端口，个主机端口，一个设 u s b 端口 设备o t g 端口。另一个可配置为主机备端口 o t g 端口 数据总线1 6 位1 6 位g 位 电源和功 耗 单一3 3 v 电源供电同左5 v 和3 3 v 电源供电 外部晶振是6 m h z ，经过片外部晶振1 2 m h z ，经内部外部晶振1 2 m h z ，经 时钟内p l l 电路，得倍频得到4 8 m h z 的输入内部倍频得到 1 2 m h z 2 4 m h z 4 8 m h z 时钟。2 4 m h z 的输入时钟。 6 4 引脚的l a f p 封装和6 4 引6 4 引脚l q f p 封装和s o p _ 2 8 标准的2 8 脚 封装脚的t f b g a 封装“引脚的t f b g a 封装贴片 s s o p 2 0 超小型2 0 脚贴片 接口模块具有可配置的处理器接口以 同左 同左 兼容多种微处理器 第二章数字扫频仪u s b 2 0 接口技术1 3 本设计在对u s b 控制器芯片进行选择时，主要考虑了与外部控制器的接口、 数据传输速度、功耗、电源、封装、u s b 规范及成本等技术指标。在对表2 1 所 述三种芯片比较的基础上，选择南京沁恒公司的c h 3 7 6 u s b 控制器芯片。 2 4 数字扫频仪u s b 2 0 通信模块 2 4 1 数字扫频仪系统概述 数字扫频仪主要由数据处理部分，控制接口电路逻辑部分，扫频信号产生与 输出部分，幅度与相位检测部分，数据采集部分等构成。整个模块的工作原理框 图如图2 9 所示。 图2 9 数字扫频仪工作原理框图 数据处理部分采用a d i 公司的a d s p b f 5 3 2 处理器。上电后b f 5 3 2 实现对系 统各部分的初始化。并对采集到的数据进行处理，得到幅度与相位数据并实现曲 线描绘、数据存储和u s b 通信。控制接口电路逻辑部分采用a l t e r a 的e p l c 6 t 1 4 4 实现。设计中采用f p g a 实现了d d s 信号发生控制、数据采集控制、键盘扫描、 增益控制以及r r f tl c d 与v g a 同步显示控制。f p g a 与d s p 之间的通信通过s p i 、 p p i 和p f 口实现。扫频信号产生与输出部分包括信号产生部分和输出增益控制部 分。信号产生部分产生两路i ，q 信号。其中i 路信号用来实现相位测量，q 路经 增益调节后得到所需测量输出信号。幅度与相位检测部分将信号的幅度与相位信 息转换为对应的电压信号。数据采集部分通过采集信号幅度与相位对应的电压值 将幅度与相位信息转换为数字信息，f p g a 将采集到的数据通过s p i 口送入d s p 处理后得到幅度与相位曲线。d s p 和u s b 接口芯片c h 3 7 6 的通信通过s p i 总线实 现。 1 4 数字扫频仪u s b 2 o 主从控制器设计 数字扫频仪系统中采用p p i 口、s p i 口和p f 口完成d s p 与f p g a 的数据交互， 采用e b i u 单元实现程序与数据存储，d s p 采用s p i 口和c h 3 7 6 连接实现与u 盘 和计算机的u s b 通信。 2 4 2u s b 2 0 通信接口介绍 本论文用一片c h 3 7 6 芯片作为u s b 2 0 控制器芯片，实现数字扫频仪主从模 式。主模式下，实现将数字扫频仪采集的幅度相位信息以a s c i i 代码形式存入u 盘；从模式下，提供数字扫频仪和p c 机的u s b 2 0 通信接口，来实现上位机测控。 2 3 节说明c h 3 7 6 是需要外接控制器的u s b 控制器芯片，c h 3 7 6 本身只处理与 u s b 相关的通信工作，而且必须由外部控制器对其控制才能正常工作。论文用数 字扫频仪的处理器a d s p b f 5 3 2 作为外部控制器，通过s p i 总线方式实现d s p 和 c h 3 7 6 的通信。论文设计了单u s b 插座主从判断电路，在c h 3 7 6 端只需要一个 u s b 端口，通过判断比较器l m 3 9 3 输出电平实现主从模式的切换。u s b 2 0 通信 接口框图如图2 1 0 所示。 图2 1 0u s b 2 0 通信接口示意图 第三章u s b 2 0 通信模块硬件设计 第三章u s b 2 0 通信模块硬件设计 3 1u s b 2 0 通信模块硬件设计方案 数字扫频仪u s b 2 0 主从控制器的硬件平台主要由处理器模块、f l a s h 和 s d r a m 存储模块和u s b 接口等模块组成。d s p 主处理器选用a d i 公司的 a d s p b f 5 3 2 芯片。a d s p b f 5 3 2 通过e b i u 控制f l a s h 和s d r a m ，完成程序 存储和数据存储功能；通过s p i 口发送配置控制字和数据，实现对s p i 、c h 3 7 6 的 初始化，对u 盘的写以及和上位机p c 的通信。其硬件结构图如图3 1 所示。 图3 1u s b 控制器接口硬件结构图 处理器模块的电路是基于数字扫频仪的处理器模块，这里主要介绍和u s b 通 信模块相关的部分，主要包括d s p 模块、u s b 接口模块和电源模块。d s p 模块外 围电路有时钟电路、j t a g 电路和f l a s h 电路，将在3 2 节详细介绍；u s b 接口 模块的设计包括c h 3 7 6 与d s p 的接口设计和c h 3 7 6 外围电路设计，将在3 3 节详 细介绍；本章的最后给出电源模块和复位电路的设计。 3 2 1b l a c k f m5 3 2d s p 简介 3 2d s p 模块 b l a c k f i n 系列处理器是a d i 公司和i n t e l 公司针对高速嵌入式数字处理共同开 发的高性能嵌入式d s p ，b l a c k f i n5 3 2d s p 内部包括了核处理器、l 1 存储器( 指 令和数据) 、d m a 控制器、外部总线接口单元( e b i u ) 、事件控制器等功能单元， 还集成看实时钟、可编程标志引脚、支持红外功能的通用异步收发器c o a r t ) 、同 步串口( s p o r t s ) 、s p i 串行口、可编程并行口( p p i ) 、看门狗和定时器等片上外 1 6 数字扫频仪u s b 2 0 主从控制器设计 设，其功能块框图如图3 2 所示。内核时钟和片内系统时钟分别为核处理器和片内 外设提供不同的时钟。因此，b l a c k f i n5 3 2 很适合于完成数据通信的数字信号处理， 同时还提供丰富的接口资源和控制能力。 图3 2a d s p b f 5 3 2 系统框图 首先介绍a d s p b f 5 3 2 的特点【1 2 】： ( 1 ) 存储器结构分为两层 其中l e v e li ( l 1 ) 位于芯片内部，容量较小，可以被配置为c a c h e 或者s r a m ； l e v e l2 ( l 2 ) 位于芯片外部，处理器通过e b i u 对其进行访问，访问时会有延迟，l 2 的容量大。 ( 2 ) 通过动态功率管理，实现低功耗的特点 该处理器集成了一个片内开关稳压器，它利用2 2 5 v 3 6 v 外接电源电压产生 0 7 v 1 2 5 v 的内核电压，通过内部集成的p l l 编程控制内核时钟和系统时钟，与 仅改变工作频率相比，同时改变电压和频率使总功耗明显减少，在达到6 0 0 m h z 性能水平时功耗仅为2 8 0 m w 。 ( 3 ) 具有多个独立的d m a 控制器，方便数据的传输 d m a 传输可以发生在存储器和任意有d m a 能力的外设之间，也可以发生在 存储器空间之间。 ( 4 ) 丰富的片上外设资源 a d s p b f 5 3 2 片上外设包含s p i 接口、u a r t 接口、定时器、看门狗、通用i o 引脚、中断控制器以及实时时钟等通用外设，还包含用于视频、音频和调制解调 编解码功能的并行端口口p i ) 和高速串行端口( s p o r t ) 。这些外设既能满足常用典型 系统的各种需要，又增强了系统的扩展功能。 第三章u s b 2 0 通信模块硬件设计 1 7 下面介绍a d s p b f 5 3 2 的存储结构 a d s p b f 5 3 2 利用3 2 位地址总线构成统一的4 g b 寻址空间。片外存储器，片 内存储器以及存储器映射i o 资源在统一的地址空间中独立占据各自的一段，如图 3 3 所示【1 3 j 。 ( 1 ) 片内存储器【1 4 】 a d s p ：b f 5 3 2 采用改进的哈佛结构，即数据与指令分开存放。片内有3 块存储 区，分别为：6 4 k b 数据存储器，其中3 2 k b 可以配置为数据缓存；8 0