（计算机科学与技术专业论文）基于mpc8321的4ce1接口板卡的设计与实现.pdf

f f 一 嬲煳 独创性( 或创新性) 声明 本人声明所呈交的论文是本人在导师指导下进行的研究工作及取得的研究成果。 尽我所知，除了文中特别加以标注和致谢中所罗列的内容以外，论文中不包含其 他人已经发表或撰写过的研究成果，也不包含为获得北京邮电大学或其他教育机 构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献 均已在论文中作了明确的说明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切相关责任。 本人签名：生红e t 期：呈咝主! 丝 关于论文使用授权的说明 学位论文作者完全了解北京邮电大学有关保留和使用学位论文的规定，即： 研究生在校攻读学位期间论文工作的知识产权单位属北京邮电大学。学校有权保 留并向国家有关部门或机构送交论文的复印件和磁盘，允许学位论文被查阅和借 阅；学校可以公布学位论文的全部或部分内容，可以允许采用影印、缩印或其它 复制手段保存、汇编学位论文。( 保密的学位论文在解密后遵守此规定) 本学位论文属于保密在_ 年解密后适用本授权书。 本人签名：丛 垒苎 日期：2 1 坦：主：兰 导师签名：量盈：墨碰旦么 日期：2 1 2 2 主：丝 k 矗 0 基于m p c 8 3 2 1 的4 c e l 接口板卡的设计与实现 摘要 目前，万林克公司设计的c e l 从板设备已经进入比较成熟的 阶段，客户提出将处理器集成到从板的需求日益明显，因此，以 m p c 8 3 2 l 为c p u 的四路c e l 接口板卡设计至关重要。 本文首先对c e l 接口电路的现状及发展趋势进行了分析，对 p c i 总线传输原理进行了介绍，基于m p c 8 3 2 1 从模式实现四路 c e l 电路，并且通过p c i 总线与主板通信的技术是关键技术。本 文实现了m p c 8 3 2 1 的4 c e l 接口板卡的整体设计，详细地论述了 该系统的芯片选择、原理图设计和p c b 版图设计。 基于m p c 8 3 2 1 四c e l 接口板卡的设计主要包括三部分： m p c 8 3 2 1 的从模式电路设计，利用q u i c ce n g i n e t mb l o c k 中的 五个u c c s 中的四个，配置成c e l 接口，再通过p c i 插槽与主板 c p u 通信；其次是c e l 电路的设计，本设计采用i d t 公司的t 1 e 1 收发器i d t 8 2 p 2 2 8 1 实现四路c e l 接口信号的处理；最后是p c i 总线接口电路，通过p c i 插槽与主板通信。采用a l l e g r o 完成系统 原理图设计，并且根据p c b 设计的规则和电磁兼容设计，完成 p c b 设计。 论文大致分为三大部分六个章节，第一部分是第一二两章， 为概述部分，介绍了本课题完成的主要工作，课题研究的背景， 涉及的相关技术等。第二部分为本课题的详细设计部分，包括三 四五章，介绍了m p c 8 3 2 1 的设计方案，硬件芯片的参数功能，以 及详细硬件设计，包括各个模块和接口的设计。最后一部分对课 题的研究进行了总结。 关键词m p c 8 3 2 1p c i 总线c e lu c c sp c b 一 一 d e s i g no ff o u rc e1b o a r db a s e do nm p c 8 3 21 a b s t r a c t t b 啕i n gv a n l i n kc o m m u n i c a t i o n & t e c h n o l o g yl t d h a sw e l ld e v e l o p e dt h ec e l b o a r d ，t h ed e m a n do fi n t e g r a t i n gt h ep r o c e s s o ri n t os u b b o a r di sm o r ea n dm o r e i m p o r t a n t ，t h e r e f o r e ，t h ef o u rc e li n t e r f a c eb o a r db a s e do nm p c 8 3 2 1i se s s e n t i a l t h i sp a p e rf i r s ta n a l y s i st h ec e li n t e r f a c ec i r c u i ta n dp c ib u st r a n s m i s s i o n p r i n c i p l e ，b a s e do nt h em p c 8 3 2 1a g e n tm o d e lt oa c h i e v ef o u rc e lc i r c u i t , a n dt h e c o m m u n i c a t i o nt h r o u g ht h ep c ib u sa r ek e yt e c h n o l o g i e s t h i sp a p e ri m p l e m e n t st h e w h o l ed e s i g no ff o u rc e1b o a r db a s e do nm p c 8 3 2 1 ，a n dd i s c u s s e st h ec h i ps e l e c t i o n , s c h e m a t i ed e s i g na n dp c bc i r c u i td e s i g no ft h i ss y s t e mi nd e t a i l f o u rc e1b o a r db a s e do nm p c 8 3 21m a i n l yi n c l u d e st h r e em o d u l e s ：o n ei st h e m p c 8 3 21 a g e n tm o d e lo fc i r c u i td e s i g n u s ef o u ru c c si nf i v eo fq u i c ce n g i n e b l o c k , c o n f i g u r e dc e 1i n t e r f a c e ，a n dc o m m u n i c a t ew i 廿lt h em o t h e r b o a r dt h r o u g ht h e p c is l o t 1 1 1 en e x ti sc e lc i r c u i td e s i g n t 1 e lt r a n s c e i v e ri d t 8 2 p 2 2 8 1c h i po fi d t c o m p a n yi ss e l e c t e da st h em a i nc h i pt oi m p l e m e n tt h es i g n a lp r o c e s s i n go f f o u rc e l i n t e r f a c e f i n a l l y , p c ib u si n t e r f a c ec i r c u i t t h ea l l e g r oi su s e dt oc o m p l e t es c h e m a t i c d e s i g na n dp c bc i r c u i ta c c o r d i n gt o t h ed e s i g nr u l e sa n de l e c t r o m a g n e t i c c o m p a t i b i l i t yd e s i g n t l l i se s s a yi sd i v i d e di n t ot h r e es e c t i o n si n c l u d e ds i xc h a p t e r s 1 1 1 ef i r s tp a r t i n c l u d e st w oc h a p t e r s ，m a i n l yi n t r o d u e tt h em a j o rw o r ko nt h es u b j e c t , t h e b a c k g r o u n dr e s e a r c ha n dr e l a t e dt e c h n o l o g i e s t h es e c o n dp a r ti n c l u d e st h ed e s i g n s e l e c t i o n , c h i pf u n c t i o ni n t r o d u c t i o na n dt h ed e t a i l e dh a r d w a r ed e s i g no ft h es y s t e m t h el a s ts e c t i o ni sac o n c l u s i o no ft h ep r o j e c t k e yw o r d sm p c 8 3 21p c ib u sc e1 u c c sp c b i i j ，l 一 第一章 引论 目录 l 1 1 课题背景l 1 2 本人所做的工作l 1 3 结构安排2 第二章相关知识介绍 3 2 1e 1 简介3 2 1 ，e j 若表舸谵3 2 1 2e 1 锄5 ：! 苗菊：多 21 3e 1 岌黝旌4 2 2p c i 局部总线概述5 2 。2 1p c i 局部总线的发晨历史及发曩动态简介s 2 2 2p c ，层揪线9 f 争点6 2 2 3p c i 总线的i 作流程8 2 2 4p c i 意鳝俐溅1 3 2 2 5p c 总线鲲置空觑j 彳 第三章系统实现方案 3 1 系统方案比较1 6 3 2c p u 芯片的选择18 3 3 系统工作原理2 0 3 3 14 c e l 接口板卡软件初始化2 1 3 3 24 c e l 接口板卡硬件初始化2 3 3 4 设计目标2 4 3 5 系统体系结构介绍2 4 第四章系统的硬件设计 4 1c p u 系统的设计2 7 tj j 壹旌删缈毫路2 7 4 2 存储器设计。2 9 4 2 ji s ! d r 4 m 瘩孑劳3 0 4 2 2f l a s h m e m o r y 赞纾3 4 4 2 3e e p r o m 瑙? 舻3 6 4 3q u i c c 引擎的设置3 7 4 3 j q u i c ce n g i n ez 秫= 3 7 4 3 2m p c 8 3 2 1 9 目7q u i c c e n g i n e 3 8 4 3 3m p c 8 3 2l 中的u c c s 3 9 4 3 4q u i c ce n g i n e 与c e l 簇纯移苎麓彳j 4 z li d t 8 2 p 2 2 8 1 4 3 4 4 1i d t 8 2 p 2 2 8 1 骨穸毖倦与，彰点钳 4 4 2c e ，彳穸t d m 倒詹号钳 4 4 3i d t 8 2 p 2 2 8 1 与c e l 缮口钐芭藤旋舻筘 4 5 电源 殳 十4 9 4 5 1 蚕纺直旅窖雩雾锣 4 5 2 詹勰绣翳 选帮。如 4 6 系统接口。j 5 3 4 6 1d 删盯菇扣静舻粥 4 6 2 历g 缮口赞纾5 ， 4 7p c i 接口模块设计5 7 t7 1m p c 8 3 2 1 力多p c y 崔曙蒜j 7 4 7 2p c i 意线懈作习劬吼：6 d t7 3p c 7 檬共萄盼六6 0 4 8c p l d 实现的控制逻辑6 2 4 9 本章小结6 2 第五章p c b 设计 5 1p c b 中的电磁兼容设计6 4 5 2p c b 叠层和布局“ 5 3p c b 布线6 7 5 4 本章小结6 9 第六章结束语 参考文献 附录名词解释与缩略语 致谢 攻读学位期间发表的学术论文 i v 7 0 7 l 7 3 7 4 7 5 1 1 课题背景 第一章引论 在准同步数字系列p d h 中，以两种基本的脉冲编码调制p c m 通信系统作为 其基础，一种是由a n s i 推荐的t 1 系统，一种是i t u - t 推荐的e 1 系统。t 1 系 统主要在北美得到广泛使用( 日本采用的j l ，与t l 基本相似) ，而欧洲以及中 国使用的则是e 1 系统。 虽然最初e l t 1 系统主要用在语音通信上，但是随着通信技术的发展，它们 也开始更多的用在数字通信上。目前北京万林克公司的路由器中，大部分的中低 端路由器及部分的高端路由器都支持e l t 1 接口，以扩展广域网接口的种类及数 量，提供高密度的低速信号的接入。 本课题是基于m p c 8 3 2 1 的路由器开发项目的一个子项目。4 c e l 接口板卡 采用基于p c i 总线的方式，是一种可分配4 个c e l 端口供电话终端连接的设备， 每个电话终端可以通过它与其他用户进行通讯。使用多c e l 接口板卡是最便捷 简单地解决扩展电话用户终端数量的方案，它可使电话方便扩展c e l 接口。 公司以前的产品比如n m c e l ，n m 4 c e l 等c e l 模块是基于内部模块化设 计的一个模块，通过p c i 总线与路由器主板通信，具有数据处理功能。这些c e l 接口板卡都只是单板模块，没有c p u 处理芯片，各个模块工作模式受到主板的 控制。经过大量市场需求分析，本课题是基于p c i 从模式上独立开发的一款4 c e l 接口板卡，对c e l 接口板卡的设计进行改进，采用将m p c 8 3 2 1 处理器集成到 c e l 接口板卡中，并且将m p c 8 3 2 1 芯片配置为从芯片，利用m p c 8 3 2 1 中的u c c s 模块与c e l 接口通信，通过p c i 插槽接到p c i 背板上，实现了接口板卡与路由 器主板之间的通信。本项目是基于p c i 从模式的开发，是北京万林克公司完全新 开发的一种解决方案，是本人在阅读大量的p c i 相关资料的基础上独立开发的。 本课题所研发的c e l 接口板卡是基于m p c 8 3 2 1 的4 c e l 接口板卡，是对公司产 品的扩充。 1 2 本人所做的工作 本人在课题中独立负责完成了以下工作：分析市场主流的c e l 接口板卡的 设计，选取并制定符合要求的c e l 接口板卡的设计方案，设计m p c 8 3 2 1 工作模 式，介绍4 c e l 接口板卡的详细硬件设计，完成系统的原理图设计、电磁兼容分 析及p c b 板的设计。 1 3 结构安排 本课题论文的主题部分由六个章节组成，具体如下： 第一章引论。介绍了本课题的背景，本人所作的工作以及本文章节安排。 第二章相关技术。介绍了4 c e l 接口板卡用到的主要知识：e 1 简介，p c i 总线传输机制，为课题的实现提供了理论的依据。 第三章系统实现方案，是论文的重点。对c p u 芯片进行比较，分析了系统 工作原理和设计目标，并做了系统方案的概要设计。 第四章系统的硬件设计。完成硬件相关部分的设计与开发。具体工作包括 m p c 8 3 2 1 处理器模块，c e l 接口，p c i 控制模块等各个模块的设计和实现。 第五章p c b 设计。介绍了本设计中p c b 板的电磁兼容设计，叠层设计，布 局和布线设计的具体要求。 第六章结束语。介绍了目前课题的研究情况以及通过本设计本人得到的提 高。 2 e 1 数字复用接i = 1 分别提供2 0 4 8 m b p s 1 5 4 4 m b p s 速率的语音数据业务， c c i t t 推荐的两种数字复用系统分别为p c m 数字终端2 4 路系统和3 0 3 2 路系 统，称为p c m 基群一次群，我国和欧洲采用3 0 3 2 路系统，称为e 1 。 1 一条e 1 是2 0 4 8 m 的链路，用p c m 编码。 2 一个e 1 的帧长为2 5 6 个b i t ，分为3 2 个时隙，一个时隙为8 个b i t 。 3 每秒有8 k 个e 1 的帧通过接口，即8 k 2 5 6 = 2 0 4 8 k b p s 。 4 每个时隙在e l 帧中占8 b i t ，8 x 8 k = 6 4 k ，即一条e 1 中含有3 2 个6 4 k 。 2 1 2e 1 帧结构 e 1 分为成帧、成复帧及不成帧3 种： 成帧的e l ：时隙0 用于传输帧同步数据，其余3 1 个时隙用于传输有效 数据； 成复帧的e l ：时隙0 用于传输帧同步数据，时隙1 6 用于传输信令，只 有时隙1 1 5 和时隙1 7 , , - 3 1 共3 0 个时隙可用于传输有效数据； 不成帧的e 1 ：所有3 2 个时隙都可用于传输有效数据。 在e 1 信道的每个帧中，时隙0 主要用于传送帧定位信号( f a s ) 、循环 冗余校验( c r c 4 ) 和对端告警指示，时隙1 6 主要传送随路信令( c a s ) 、 复帧定位信号和复帧对端告警指示，时隙1 1 5 和时隙1 7 3 1 共3 0 个时隙传 送话音或数据等信息。时隙l 1 5 和时隙1 7 3 l 称为“净荷”，时隙o 和时隙1 6 称为“开销”。如果采用带外公共信道信令( c c s ) ，时隙1 6 就失去传送信令 的作用，该时隙可用来传送信息信号，这时帧结构的净荷为时隙1 3 1 ，开销 只有时隙0 。基帧前8 b i t 即时隙0 的结构如表2 1 。 表2 1 基帧时隙0 的结构 3 偶数帧 s i 0 0 1lo ll 奇数帧s i la s “s 酊s 撕s , 7s a 8 其中，s i 代表国际比特( i n t e r n a t i o n a lb i t ) ，a 代表对端告警( r e m o t ea l a r m i n d i c a t i o n ) ，s “s a 8 用于传送维护管理信息。 2 1 3e 1 接口标准 e 1 接口的物理及电特性符合i t u t 的g 7 0 3 标准。g 7 0 3e 1 接口是邮电 通信部门、军队系统、电力系统、铁路系统的传输网络中最常用的接口标准， 每个传输网络无论是s d h 、p d h 、光端机、d d n 、微波还是卫星，几乎都提 供g 7 0 3 e 1 接口。c c i t t 建议g 7 0 3 是为了实现数字网的各个部分( 数字段、 复用设备和交换局等) 互连，以构成一个国际数字通道或连接而规定的一种系 列比特率接口标准，该标准对接口的物理和电气特性作了明确的规定。e 1 接 口的速率是20 4 8k b s ，这里简单介绍g 7 0 320 4 8k b s 接口。【1 】 g 7 0 3 接口是i t u t 在g 7 0 3 建议中制定的一组关于p d h 的数字系列比 特率接口。p d h 数字系列比特率在i t u tg 7 0 3 中规定了两种：第一种是以 1 5 4 4k b s 为第一级p d h 数字系列比特率，第二种是以20 4 8k b s 为第一级p d h 数字系列比特率。我国采用第二种p d h 数字系列比特率。该系列比特率如下： 第o 级：6 4 k b s ( 二l l z 标准术语) ； 第l 级：2 0 4 8 k b s ； 第2 级：8 4 4 8 k b s ； 第3 级：3 4 3 6 8 k b s ； 第4 级：1 3 9 2 6 4 k b s ； 其中，g 7 0 32 0 4 8 k b s 接口是由3 0 个6 4 k b s 数字信号码流及用于完成3 0 个话路通信任务所需辅助信息的2 个6 4 k b s 数字信号码流以字节为单位同步 交错复接形成的高速数字信号流。 在两个传输方向上，均能够通过接口传送2 0 4 8 k b s 信息信号、2 0 4 8 k h z 定时信号，且两者的传输方向相同，应保持比特序列独立性。 2 0 4 8 k b s 接口是同向的，但接口间的传输线对规定了两种类型：一种是 同轴线对和对称线对。相应的，2 0 4 8 k b s 接口就有同轴线对接口和对称线对 接口两种。两种传输线对应的测试负载阻分别为7 5q 的电阻和1 2 0q 的电阻。 接口电器特性如下： 标称比特率：2 0 4 8 k b s ； 群路话路数：3 0 ； 4 帧定位码：0 0 1 1 0 1 1 ； 帧频：8 k h z ； 经接口传输的信号的最大容差：5 0p p m ( 士1 0 2 4b i t s ) ； 代码：采用h d b 3 ( - - 阶高密度双极性码) 该码将连“o 刀串的长度减少到 最多3 个，这样便于从代码中恢复定时信号。 输出端口的回损要求为6 d b ( 5 1 一- , 1 0 2 k h z ) ，8 d b ( 1 0 2 - 3 0 7 2 k h z ) ，输入端口 的回损要求最小值为1 2 d b ( 5 l - 1 0 2 k h z ) ，1 8 d b ( 1 0 2 2 0 4 8 k h z ) 或1 4d b ( 2 0 4 8 、 3 0 7 2 k h z ) t 3 1 。 e 1 相当于一个不分时隙、数据带宽为2 m 的接口，其逻辑特性与同步串口 相同，支持p p p 、帧中继等链路层协议，支持口网络协议。但有时，我们可能 希望同一条2 m 链路可以同时向好几个用户提供专线服务，因此产生了c e l 接 口。 c e l 就是采用成复帧的e 1 ，每个时隙是6 4 k ，共有3 2 个时隙，使用时， 可以划分问n x 6 4 k 。依照文献【2 1 ，一条c e l 链路( 20 4 8k b s ) 划分为3 2 个6 4 k b s 的语音通道，但是最多只能为3 0 个用户建立连接，因为第1 个通道和第1 6 个通 道传送同步信号和信令，所以四路c e l 收发器可以为1 2 0 个用户同时建立通道。 在通信网络中，各个处理模块都是采用卡片式的设计，这有利于系统的维护 以及系统功能的升级。每个c e l 板卡能提供3 2 个6 4k b s 的通道( 2m b s 的带 宽) 【3 1 ，当用户数增加后，面对更大带宽的需要，以前唯一的解决办法是再使用 一对c e l 板卡，而设备的卡槽是相对有限的，用户再增加时就不可能无限制的 增加c e l 板卡，针对这一矛盾，提出了一种解决方法：把四路c e l 集成到一个 板卡中。 2 2p c i 局部总线概述 基于m p c 8 3 2 1 的4 c e l 接口板卡中主板与从板之间通过p c i 总线实现数据 传送，该设计中涉及到了几种p c i 相关标准，本节对各个标准进行了详细的介绍 和说明。 2 2 1p c i 局部总线的发展历史及发展动态简介 p c i 总线的英文全称为：p e r i p h e r a lc o m p o n e n ti n t e r c o n n e c t ，即外设部件互 连。1 9 9 1 年下半年，i n t e l 公司首先提出了p c i 总线的概念，并联合i b m 、c o m p a q 、 a s t 、h p 、d e c 等1 0 0 多家公司成立了p c i 集团，于1 9 9 3 年推出了p c 局部 总线标准p c i 总线。 p c i 总线支持6 4 位数据传送、多总线主控和线性突发方式，其数据传输率 5 为1 3 2 m b s 。这给其发展提供了有利条件。总的来看，p c i 总线之所以能发展， 原因之一是g u i ( g r a p hu s e ri n t e r f a c e ) 的发展。面向图形的操作系统如w i n d o w s 和o s 2 ，采用标准的p ci o 体系结构，使得处理器与外围显示设备之间产生数 据通信瓶颈。“本地总线”的出现解决了处理器与外围设备之间的带宽需求问题。 此外，p c i 总线可以降低系统成本。用大量面向p c i 总线的处理芯片来构造系统 机、工作站、外围设备及板卡，其性能优越、处理能力、传输速度都很高。 2 2 2p c i 局部总线特点 p c i 局部总线是一种高件能、3 2 位或6 4 位地址数据线复用的总线。它的用 途是在高度集成的外设控制器器件、扩展板和处理器存储器系统之间提供一种 内部联接机制。p c i 采用高度综合化的局部总线结构。其优化的设计可充分利用 今日最先进的微处理器及个人电脑科技。它可确保电脑部件、附加卡及系统之间 的可靠运行，并能完全兼容现有的e s a e i s a m i c r oc h a n n e l 扩充总线。其系 统结构图如下。 l 处理器 i c a c h ei i 音频运动视频 侨- # 储控制器 l 嘲 i i p c i 总线 i l i l 扩展总线侨 图形 u 婀 9 c s i i i l i s e i s d c 软盘机 软盘机 i 原r 基本i o z 3 能 图2 1p c i 系统结构图 在图2 1 中可以看到，处理机高速缓冲器存储器子系统经过一个p c i 桥 连接到p c i 总线上。此桥提供了一个低延迟的访问通路，从而使处理器能够直接 访问通过它映射于存储器空间或i o 空间的p c i 设备；也提供了能使p c i 主设 备直接访问主存的高速通路；该桥也能提供数据缓冲功能，以使c p u 与p c i 总 线上的设备并行工作而不必相互等待；另外，桥可使p c i 总线的操作与c p u 总 线分开，以免相互影响。总之，桥实现了p c i 总线的全部驱动控制。 6 扩展总线桥( 标准总线接口) 的设置是为了能在p c i 总线上接出一条标准 i o 扩展总线，如i s a 、e i s a 或m c a 总线，从而可继续使用现有的i o 设备， 以增加p c i 总线的兼容性和选择范围。总体来说，p c i 总线主要特点如下表所示。 表2 - 2p c i 主要特点 特点描述 独立于处理器为p c i 总线设计的器件是针对p c i 的，而不是针对处理器的， 因此设备的设计独立于处理器的升级 支持每个p c i 总线达到约一个典型的p c i 总线实现方法支持大约1 0 个电气负载每一个 8 0 个p c i 功能设备对于总线是一个负载，因此每一个设备可以包括8 个p c i 功能 支持多达2 5 6 个p c i 总线技术规范提供对2 5 6 个p c i 总线的支持 低功耗p c i 技术规范的主要设计目标是实现尽可能小电流的系统设 计 在全部读写传送中可实现3 2 位p c i 总线在读写传送中支持每秒1 3 2 m b 的峰值传送速率， 突发传送对于6 4 位p c i 传送支持每秒2 6 4 m b 的峰值传送速率对于6 4 位6 6 m h zp c i 总线，传送速率可达到每秒5 2 8 m b 总线速度2 0 规范支持的p c i 总线速度达到3 3 m h z , 2 1 版增加了对 6 6 m h z 总线操作的支持 6 4 位总线带宽“位扩展的完全定义 访问时间当停放在p c i 总线上的主设备写p c i 目标时，在3 3 m h z 总线 速度下，快到6 0 n s 并行总线操作 桥支持完全总线并行操作，与处理器总线，p c i 总线和扩展总线 同步使用 总线主设备支持 全面支持p c i 总线主设备，允许同级p c i 总线访问和通过 p c i p c i 与扩展总线桥访问主存储器和扩展总线设备灵 位, p c i 主设备能够访问驻留于总线级别较低的另一个p c i 总 线上的目标 隐式总线仲裁p c i 总线仲裁能够在另一个总线主设备正在p c i 总线上执行 传送时发生 引脚数少 总线信号使用经济，一个功能p c i 目标只有4 7 个引脚，主设备 只有4 9 个引脚 交易完整性校验在地址，命令和数据上进行基偶校验 三类地址空间存储器。i o 和配制地址空间 自动配制 配制寄存器的全位级别规范，支持自动的设备检测与配制 7 软件透明在与p c i 设备或面向扩展总线的同类设备通信时，软件驱动程 序使用相同的命令集和状态定义 插入卡规范包括p c i 连接器和插入卡的定义 插入卡尺寸规范定义了三种插卡尺寸：长卡，短卡和变高短卡 p c i 总线时钟由p c ic l k 信号决定，p c i 总线上的所有行动都与p c ic l k 信号同步。根据规范1 0 ，所有设备必须支持从1 6 到3 3 m h z 的操作，并推荐支 持直到0 m h z 的操作。p c i 规范2 x 版( x - - - 1 或2 ) 指出，所有p c i 设备必须支持 0 m h z 到3 3 m h z 范围内的p c i 操作，对0 m h z 操作的支持，提供了低功耗和静 态调试能力。规范2 1 版也定义了6 6 m h z 速度下p c i 总线的操作。【4 】 2 2 3p c i 总线的工作流程 存取周期指p c i 总线主设备和目标设备间点对点的数据传输。包括：内存读、 写；输入输出读、写；配置读、写等多种操作。 ( 1 ) 单一数据存取周期 图2 2 为标准的单步数据读写操作时序。 时钟1 当检测到总线空闲( f r a m e # 和i r d y # 都无效) 时，主设备在时钟l 的上 升沿启动交易。主设备驱动a d 3 1 ：o 】上的地址和c b e 3 ：0 # 的命令。同时主设备 使f r a m e # 有效以表明交易已经开始，总线上具有有效的地址与命令。 时钟2 总线上的所有目标在时钟2 的上升沿采样地址，命令和f r a m e # ， 完成地址期。目标开始译码以确定谁是交易的目标。主设备使i r d y # 有效表明 它准备接收来自目标的第一个数据期。当主设备使i r d y # 有效时，它同时使 f r a m e # 有效，表明它准备完成交易的第一个数据期。主设备停止驱动 c b e 3 ：0 # 上的命令，并且开始驱动字节使能以表明它准备从第一个双字节的哪 个位置读取数据。在时钟2 使d e v s e l # 有效以声明交易，同时使t r d y # 有效， 表示准备接收第一个数据项。 时钟3 在时钟3 的上升沿，主设备采样d e v s e l # 有效，表明目标已经声明交 易。主设备和目标同时采样到有效的i r d y # 和t r d y # ，主设备还保存数据和有 效的t r d y # ，表明数据是好的，因而成功地读写了第一个数据项。目标采样无 效的f r a m e # ，表明这是最后数据期。因为交易已经完成，主设备使i r d y # 无效 并停止驱动字节使能。目标在时钟4 无效t r d y # 和d e v s e l # 并停止驱动数据。 时钟4 在时钟5 的上升沿，总线返回空闲状态。 c b e 3 ：0 】露 图2 - 2p c i 单步读写操作的时序 笤端命令类型昌端 命令类型 0 0 0 0 中断确认周期1 0 0 0保留 0 0 0 1 特殊周期 1 0 0 1 保餐 0 0 1 0 i o 读周期1 0 1 0 配置读周期 0 0 1 1 v o 写周期1 0 1 1配置写周期 0 1 0 0 保留1 1 0 0 多重存储器读 0 1 0 1 保留1 1 0 1 双地址周期 o l l o 内存读嬲期 1 1 1 0 存储器在线渎 q ! ! ；内在蔓基塑! ! ! ! 叠笪登蔓塑堡筐垂墼 图2 - 3c b e # 所代表命令的类型 c b e # 上的命令类型指出是哪一个地址空间和哪种具体操作，如图2 3 所示。 中断应答命令是一个读命令，并且对中断控制器的寻址采用隐含方式，该地 址是逻辑地址。返回的中断矢量的长度由字节使能信号表示。 特殊周期用于设备将其信息( 如状态信息) 广播到多个目标方。它是一个 特殊的写操作，不需要目标方以d e v s e l # 响应。但各目标方须立即使用此信息， 无权中止写操作过程。 i o 读命令用来从一个映射n i o 地址空间的设备中读取数据。a d 3 1 ：0 】提供 9 毗 阱a腿 一 一 d 个字节地址，所有3 2 位必须完全译码，字节使能信号指示传送数据的多少，必 须与字节地址一致。 i o 写命令用来向一个映射到从) 地址空间的设备写入数据。全部3 2 位地址必 须完全译码，字节使能信号表示数据长度，且必须与字节地址一致。 存储器读命令用来从一个映射到存储器地址空间的设备读取数据。为支持突 发模式，从设备可以为该命令预先读取数据。同时，从设备也要保证在本次数据 传输后保存在临时缓存器中的数据的一致性。 保留命令的编码是为将来的用途而保留的。p c i 的任何设备都不能将它们挪 作它用，任何设备也不允许对保留命令编码作出反应。如果接口中使用了一条保 留命令，通常要由主设备终止操作来结束本次访问。 存储器读命令用来从一个映射到存储器地址空间的设备读取数据。如果能保 证无副作用产生，从设备可以为该命令预先读取数据。同时，从设备也要保证在 本次传输之后数据在临时缓冲器的一致性。 存储器写命令用来向一个映射到存储器地址空间的设备写入数据。当从设备 返回“准备好”信号后，它已经准备对所涉及的数据的一致性负责。 配置读命令用来从每个设备的配置空间读取数据。如果一个设备的i d s e l 有 效，且a d 1 ：0 - - 0 0 时，那么该设备即被选中为配置读命令的目标。在一个配置交 易的地址期内，a d 7 ：2 1 用于从每个设备的配置空间中的6 4 个双字寄存器中选出 一个。a d 3 1 ：1 1 1 无定义，a d 1 0 ：8 指定一个多功能设备中被选中的功能单元。 配置写命令用来向每个设备的配置空间写入数据。一个设备被选中的条件 是：它的i d s e l 信号有效并且a d 【l ：0 1 - - o o 。其余和配置读命令相同。 存储器多行读命令的作用是试图在主设备断开连接之前预读取多行高速缓 存数据。存储器控制器应保证只要f r a m e # 有效，就连续不断地以流水方式发存 储器请求。该命令预定用于大块连续数据的传输，如果有一个对软件透明的缓冲 器来暂存数据的话，通过顺序地预读一个附加的c a c h e 行，可使存储器系统得到 某些性能上的改善。 双地址周期命令用来给6 4 位寻址的设备发送6 4 位地址。 存储器一行读命令与存储器读命令基本相同，不同之处在于它还表示主设备 试图完成多于两个3 2 位的p c i 数据期。此命令也预定用于大块连续数据的传输。 存储器写和使能无效在功能上等同于存储器写命令，不仅保证一个完整的 c a c h e 行被写入，而且在总线上广播无效信息，命令其他c a c h e 中的行地址变为无 效。 ( 2 ) 突发传送 时钟l 当采样到i r d y 撑和f r a m e # 都无效时，总线空闲，总线仲裁器使g n t # 信号有效，总线主设备启动交易。在时钟l 的起始点，主设备使f r a m e # 有效， 表明交易已经开始，有效的起始地址和命令出现在总线上。 时钟2 在时钟2 的起始点，主设备停止驱动地址到a d 总线上，并开始驱动第 一个数据项。因为主设备不必将a d 总线的控制转交给目标，所以不需要交换周 期。主设备可以在进入时钟周期2 时立即开始驱动第一个数据项到a d 总线。主设 备驱动数据到a d 总线上并使i r d y # 有效，表明总线上存在数据。当它使i r d y # 有效时，没有使f r a m e # 无效，因为这不是最后数据期。目标译码地址和命令， 同时使d e v s e l # 有效以声明交易。另外，目标使t r d y # 有效，表示它准备接收 第一个数据项。 时钟3 时钟4 主设备和当前寻址的目标都采样t r d y # 和i r d y # 有效，表示它 们都准备完成数据期，目标接收总线的数据项，完成数据期。目标地址计数器递 增四，指向下一个双字。 时钟5 时钟7 在时钟5 的上升沿，当主设备和目标都采样到t r d y # 和i r d y # 无效时，它们在第三个数据期插入等待状态。主设备使i r d y # 无效并驱动最后数 据到a d 总线上，使f r a m e # 无效，表示这是最后数据期。主设备继续驱动字节 使能直到第三个数据期完成。目标保持t r d y # 无效直到时钟7 ，表示它还不准备 接受第三个数据项。 时钟8 目标和主设备采样到i r d y # 和t r d y # 都有效，表示它们都准备结束 最后数据期。完成后，主设备停止驱动数据到a d 总线，停止驱动c b e # 总线， 并使i r d y # 无效，使总线返回到空闲状态；目标使t r d y # 和d e v s e l # 无效。 地址期l 荔芋 骜笋i c l k f r i e i d 【3 l ：0 】 c b e 【3 - ：0 】l i r d y l t r d y # d e v s e l # 铆r r # 等待：等待等铮 数据期3 i 图2 - 4p c i 突发读写操作时序 ( 3 ) p c i 总线仲裁机制 p c i 局部总线仲裁主要利用r e q # 和g n t # 两个信号线实现，前者用于某一 设备占用总线的请求，后者允许某一设备占用总线和应答。一个设备发出它的 r e q # 信号来请求使用总线，当仲裁器根据当时情况决定出一个设备可以使用总 线时，就发出该设备的g n t # 信号。对于一个设备，只有当它真正需要使用总线 时才能发r e q 睇，绝对不能利用r e q 样把自己“停靠”在总线上。即使要实现总线 的停靠，也要由仲裁器来指定缺省的总线拥有者。协议基本要求如下： l 当前的总线占有者要求进行多次数据传输时，应保持其总线请求信号 r e q 群一直有效。假如没有其他设备提出请求或者该设备具有最高优先级，仲裁 器便会批准它继续占用总线。 2 一个设备在其获得总线占有权期间只能进行一次数据传输，若想再次传 输，它就要继续发出请求信号r e q # 。 3 一个设备可在任何时刻撤消它的r e q # 信号，但这时仲裁器也就认为该设 备不再请求使用总线，随之撤消相应的g n t # 信号。 4 倘若某设备只需要占用总线做一次数据传输，那么它必须在发出f 洲e 撑 信号的同时撤消r e q # 信号。 1 2 5 如果一