（计算机应用技术专业论文）基于相容数据压缩的lfsr重新播种方法研究.pdf

基于相容数据压缩的l f s r 重新播种方法研究 摘要 目前集成电路进入了超深亚微米的时代，采用9 0 n m 工艺的流水线已经投 入生产，这使得电子器件的特征尺寸越来越小，芯片的规模也越来越大，数千 万甚至超过1 0 亿门电路可以集成在单一的芯片上。这为系统集成开辟了更广 阔的应用途径，从而使当前的系统集成设计成为一种“时尚 。把一个完整的 系统结构集成在一个独立的芯片上，实现一个完整的系统功能，即片上系统， 这样的芯片被称为系统芯片s o c 。如果芯片中集成多个数字芯核，那么测试数 据将非常庞大；同时s o c 芯片的高集成度使测试的复杂性迅速提升，使测试面 临巨大的挑战。如何压缩迅猛增加的测试数据量就是挑战之一。 本论文围绕s o c 测试数据压缩方法展开研究。介绍了测试向量生成，测试 类型及s o c 测试结构。鉴于线性反馈移位寄存器( 1 i n e a rf e e d b a c ks h i f tr e g i s t e r s ， l f s r ) 是工业界广泛使用的一种线性解压结构，本文着重研究基于l f s r 重新 播种方法的测试数据压缩问题。 本论文分析了目前较为常用的各类l f s r 重新播种方法，发现存在硬件开 销大或计算复杂太过复杂以及测试向量生成时间长等若干问题。针对这些问 题，提出了一种基于部分相容的动态l f s r 重新播种方法。由于l f s r 重新播 种方法中编码生成的种子的长度受测试集中测试向量确定位最大数目s m 。的 制约，通常，测试向量中含确定位的位数越多，越难以编码。在编码前，本方 案先对测试集进行处理，运用测试向量相容压缩方法，减少测试集中包含的确 定位位数，降低了计算l f s r 种子的复杂度及种子的位数，从而减少所需的总 存储位数。采用了时钟测试，使测试向量生成时间得到了很好的改善。利用这 种改进的方法，不仅提高了编码效率，减少了测试向量的生成时间，还大大减 少了外部测试器的存储需要。在提高编码效率的同时，它在传统的l f s r 基础 上只需要增加一个异或门电路来满足所需要的硬件实现，实验结果很好的说明 这种方法相比较其它方法有很大的改善。 测试 关键词：内建自测试、线性反馈移位寄存器、测试数据压缩、相容、时钟 r e s e a r c h0 1 1l f s r r e s e e d i n gm e t h o db a s e do nt e s t d a t ec o m p r e s s i o no fp a r t i a lc o m p a t i b i l i t y a b s t r a c t a tp r e s e n tt h ei n t e g r a t e dc i r c u i te n t e r e dad e e pa s i a nm i c r o nt i m e ，u s e dt h e 9 0 n mc r a f tt h ea s s e m b l yl i n ea l r e a d yt ob e g i nt h ep r o d u c t i o n ，t h i sc a u s e dt h e c h a r a c t e r i s t i cs i z eo fe l e c t r o n i cd e v i c em o r ea n dm o r es l i g h t l y ，t h ec h i ps c a l em o r e a n dm o r el a r g e l y t h en u m b e ro fg a t ec i r c u i t se v e ns u r p a s s e d10 0 0m i l l i o nb e a l l o w e dt oi n t e g r a t eo nas i n g l ec h i p t h i so p e n e dt h eb r o a d e ra p p l i c a t i o nw a yf o r t h es y s t e mi n t e g r a t i o n ，t h u sc a u s e st h ec u r r e n ts y s t e mi n t e g r a t i o nt od e s i g ni n t oo n e k i n d “t h ef a s h i o n ”ac o m p l e t e l ys y s t e ms t r u c t u r ei n t e g r a t i o ni na ni n d e p e n d e n t c h i p ，r e a l i z e sac o m p l e t es y s t e mf u n c t i o n ，n a m e l ys y s t e m o n c h i p ，w h i c hi sc a l l e d s o c i fm a n yd i g i t a lc o r e sa r ei n t e g r a t e do nt h ec h i p ，t h e ni tr e s u l t si nl a r g et e s t d a t av o l u m e s t h ei n c r e a s i n gc o m p l e x i t yo fc i r c u i tm a k e st e s t i n gc h a l l e n g e sc o m e o n eo ft h ec h a l l e n g e si st e s td a t ac o m p r e s s i o n t e s td a t ac o m p r e s s i o nm e t h o do fs o ci ss t u d i e di nt h et h e s i s f i r s t l y t e s t g e n e r a t i o n ，t e s tt y p ea n dt e s to fs o ca r ed e s c r i b e di nt h i st h e s i s d u et ol i n e a r f e e d b a c ks h i f t r e g i s t e r s ( l f s r ) i sw i d e l yu s e db yi n d u s t r ya sal i n e a r d e c o m p r e s s i o n ，t h i st h e s i si sf o c u s e do nt h ep r o b l e mo ft e s td a t ac o m p r e s s i o nb a s e d l fs r r e s e e d i n g a f t e r w a r d ss e v e r a lt e c h n i q u e sf o ri m p r o v i n gt h ee n c o d i n ge f f i c i e n c yo ft h e b a s i cl fs rr e s e e d i n gm e t h o da r ea n a l y z e d s o m eh a v eh i g hh a r d w a r eo v e r h e a d ， a n dt h eo t h e r sn e e dc o m p l e xc o m p u t a t i o n t h e r e f o r e ，an e ws c h e m ef o rl f s r r e s e e d i n gb a s e do np a r t i a lc o n s i s t e n c yi sp r e s e n t e di nt h et h e s i s t h er e s e a r c h s h o w st h a tt h es i z eo fl f s rs e e dd e p e n d so nt h em a x i m a ln u m b e ro fs p e c i f i e db i t s i nt e s tp a t t e r n s t h em o r es p e c i f i e db i t sat e s tp a t t e r nh a s ，t h em o r ed i f f i c u l t l yi ti s e n c o d e da sl f s rs e e d w ec o n s i d e rt h ep a r t i a lc o m p a t i b i l i t yb e t w e e nt w ot e s t v e c t o r st or e d u c et h es p e c i a lb i t si nt h ev e c t o r s i tc a nr e d u c et h et i m eu s e dt o g e n e r a t et h et e s tv e c t o r sb yu s i n gt e s tp e r c l o c k t h ep r o p o s e dm e t h o di n c r e a s e s p r o b a b i l i t yo fs u c c e s s f u le n c o d i n g ，r e d u c e st h es i z eo fs e e d s ，a n da c h i e v e st h e b e t t e rc o m p r e s s i o nr a t i ot h a ns i m i l a rs c h e m e s i ta l s oh a sv e r ys i m p l ed e c o d i n g c i r c u i tw h i c ho u t p e r f o r m ss i m i l a rs c h e m e s t h ed e c o d i n gc i r c u i to n l yc o n s i s t so f a nl f s ra n da nx - o rg a t ec i r c u i t e x p e r i m e n t a lr e s u l t sd e m o n s t r a t et h e a d v a n t a g e so ft h en e wp a r t i a ld y n a m i cl f s rr e s e e d i n ga p p r o a c h k e y w o r d s ：b i s t ，l f s r ，t e s td a t ac o m p r e s s i o n ，c o m p a t i b i l i t y ，t e s tp e r c l o c k 插图清单 图1 1s o c 中i p 芯核测试2 图1 2s o c 测试压缩原理图3 图2 1电路测试分析过程8 图2 2测试流程图9 图2 3伪穷举测试1o 图2 - 4可测性设计方法举例1 2 图2 5s o c 测试的过程1 4 图2 - 6测试在v l s i 实现过程中的分布1 4 图2 7s o c 的测试结构1 5 图2 8内建自测试一般结构1 7 图2 - 9b i s t 方案18 图2 1 0b i l b o 结构图1 9 图3 1 标准的l f s r ( 异或门外接的l f s r ) 2 1 图3 2状态转移矩阵m 2 2 图3 3标准l f s r 的实际数字电路一2 2 图3 - 4标准l f s r 的另一种状态转移方程2 2 图3 5 m o d u l a rl f s r 和它的状态转移方程2 3 图3 - 6l f s r 示意图2 4 图3 7多多项式l f s r s 重新播种方法2 6 图3 8变长度l f s r s 重新播种方法的数据形式2 7 图3 - 9部分动态重播种l f s r 2 7 图3 1 0l f s r 部分重播种例子2 8 图4 1 基于扫描设计的结构3 2 图4 2时钟测试演示3 2 图4 3部分相容原理示意图3 3 图4 - 4总流程图。3 6 图4 5 硬件解压电路4 0 插表清单 表2 1 b i l b o 构成的b i s t 功能描述1 9 表4 1l f s r 各个方法比较结果4 1 表4 2本方案与混合码的比较4 2 表4 3时钟测试时钟周期比较4 2 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成 果。据我所知，除了文中特别加以标志和致谢的地方外，论文中不包含其他人已经发 表或撰写过的研究成果，也不包含为获得 金目曼王些太堂或其他教育机构的学位 或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均己在论文中 作了明确的说明并表示谢意。 学位论文作者签字： 关厉银 签字日期：刃矿挣莎月6 日 学位论文版权使用授权书 本学位论文作者完全了解金罡王些太堂有关保留、使用学位论文的规定，有 权保留并向国家有关部门或机构送交论文的复印件和磁盘，允许论文被查阅或借阅。 本人授权金g 曼王些太堂可以将学位论文的全部或部分论文内容编入有关数据库 进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后适用本授权书) 学位论文作者签名- 关厉多虚 签字日期妒莎, 9 6 日 学位论文作者毕业后去向： ：l ：作单位： 馅习 通讯地址： 新签名：獬氢 签字日期：口仵月多日 蠕、曙的1 ，弓6 踟勺oc | 邮编： 致谢 衷心感谢我的导师梁华国教授在我攻读高校教师在职硕士学位期间给予 的悉心关怀和精心指导。从2 0 0 1 年7 月毕业至今，我一直在宿州学院计算机 科学与技术系从事计算机教学工作，对计算机的硬件知识和硬件技术发展有相 对比较全面的了解，但我知道并不透彻。为了拓宽自己的知识结构和确定以后 的发展方向，在攻读高校教师在职硕士学位期间，我选择了集成电路测试作为 我的研究方向。在导师的悉心指导下，我开始一步一步地进入了集成电路测试 这一具有挑战性的领域，研究生期间取得的每一点进步，都凝聚着导师的辛勤 汗水和耐心的指导。导师敏锐的洞察力、富有启发性的建议、严格的要求和不 厌其烦的多次为我修改论文不仅使我在研究生期间受益匪浅，而且会对我今后 的工作和生活产生深远的影响。以后，我在教学工作中，一定会以导师为榜样， 朝着导师这个方向努力，严格要求自己，不断学习，追求进步。另外，还要深 深感谢导师平日对我生活和工作上的关心、帮助和鼓励，在此要向导师表示最 诚挚的敬意和由衷的感谢! 感激我的家人给予我的关爱、鼓励、支持和无私的付出，你们是我精神上 最强大的支柱，生活上最强大的后盾，人生征途中永远前进的动力! 此外，我还要感谢合肥工业大学计算机与信息学院的各位老师和院系领导 对我的支持和帮助。 作者：吴孝银 2 0 0 8 年0 4 月 第一章绪论 随着集成电路复杂程度的提高和尺寸的日益缩小，v l s ic m o s - r 艺的特 征尺寸已经下降到3 2 纳米、时钟频率已经超过几百兆赫兹。自进入深亚米以 及超高集成度的发展阶段以来，通过集成各种i p 核，系统级芯片( s o c ) 的功 能更加强大，同时也带来了一系列的设计和测试问题【l 】。在如此低的尺寸下， 缺陷密度变得很难容忍，工艺不稳定性已经非常显著。此外，由于寄生电容的 影响以及电感和传输线引起的电气效应带来的问题，使设计验证变得极端复 杂。则导致的后果是：对刚生产出来的芯片进行测试正在变得极度困难和成本 昂贵。 测试是v l s i 设计中费用最高、难度最大的一个环节。据报道，随着v l s i 集成度的提高，测试费用可占到芯片制造成本的5 0 以上【2 】。p r i m e 研究集团 报告称，2 0 0 0 年半导体行业在数字集成电路与系统级芯片测试仪器上的花费是 4 9 亿美元1 3 j ，测试费用则更高。按照i t r s ( i n t e r n a t i o n a lt e c h n o l o g yr o a d m a pf o r s e m i c o n d u c t o r s ) 的研究，到2 0 1 4 年晶体管的测试成本要大于其制造成本1 4 j 。 测试对产品的上市时间、开发周期将会有越来越大的影响。 s o c 可以采用i p 模块设计，目前多方提供的嵌入式核的可测性设计缺乏标 准，核集成时难以自动检测每一个核的可测性，所以必须对复用核进行测试设 计，而核复用的测试设计费用大约要占总设计的1 3 以上1 5 】。 传统的模拟、验证和测试方法已难以全面验证电路设计和制造的正确性， 因此在设计和测试方面就该有新的思想方法，设计出容易测试的电路。 1 1s o c 测试背景 随着集成电路制造工艺的迅速发展，设计水平的飞速提高，设计者能够将 愈来愈复杂的功能集成到单块硅片上，将以往必须在p c b 板上使用多块芯片的 系统集成到一块芯片内部，于是便出现了系统级芯片，就是我们常说的s o c ( s y s t e mo nac h i p ) 芯片。从分立元件到集成电路再到片上系统，这是微电子 领域的两次巨大的革命。2 0 世纪9 0 年代中后期，集成电路领域已进入s o c 的 时代。跨入2 1 世纪，s o c 的应用将越来越广泛。 s o c 技术的应用是面向特定用户的需要，能最大限度满足复杂功能要求的 芯片，因而它具有很多优势：能极大地减少印制板上部件数和管脚数，减少板 卡失效的可能性，有利于板卡的性能改善( 由于片内连接缩短) ；能明显的改 善功耗开销，降低散热要求；能明显地缩短整机开发时间，减少系统开发成本。 s o c 芯片的第一个特点是其高度的复杂性。一块s o c 芯片其规模一般是数个独 立芯片之和，甚至还要巨大，如果每个芯片的每一个模块都重新设计，工作量 将是不可想像的。同时，迫于市场的紧迫要求，设计者必须要在计划的时间内 完成，采用经过严格验证的高质量的i p 模块，可以缩短开发周期和降低投资风 险。则，s o c 芯片的第二个特点就是大量地重用i p 模块。但是事物的发展总是 正反两面，功能的增强和规模的扩大同时也带来了许多问题，在众多的问题中， 测试的棘手性尤为突出，测试数据量和测试时间的快速增加以及测试芯核难以 进入，导致了更高的复杂度，并且必须要使用更高级的测试机，自然提高了测 试 测试外壳 黟”铲”缓 鬯洲机 办 聋 测试访问机 ；芯核7 耄 嘎 魏 ：；锫 # 腓 i 漱。曩群噼i 珏。，澎 图1 - ls o c 中i p 芯核测试 p c b 系统所用到的单个芯片是由芯片供应者提供，并都经过单独测试，系 统集成商采购芯片回来将它集成为p c b 系统，再继续测试这个系统，但是s o c 芯片就很不同，芯片内部的模块开发完后供应给芯片集成者，然后集成者进行 整个芯片地生产和测试，芯片生产之后供给整机厂商。所以p c b 系统中用到的 芯片是经过测试了的，而其对应n s o c 芯片中是其中的模块，一般只做验证， 只有s o c 芯片生产之后才对整个芯片进行测试。s o c 测试的昂贵体现在： 1 ) 芯片的规模增长极快，门数和引脚数之比急速攀升，这样限制了测试机 对内部的访问。 2 ) 芯片的速度更快，包括芯片内部逻辑和高速i o 。 3 ) 更高的a n a l o g 电路。 4 ) 更多的故障是与速度有关的，不全是以往的s t u c k a t 故障类型。 5 ) 需要更长的测试时间，更多的测试引脚。 目前，一种解决方案是使用内建自测试( b i s t ) 【6 j 来代替外部的a t e 设备。 它将测试器移到芯片上，直接在芯片上产生测试模式，达到所需的故障覆盖， 从而克服了a t e 的存储器和带宽的限制，解决了测试难以进入的问题。还有一 种主要的解决办法是基于测试源的划分，它将部分测试资源移蛰j a t e 设备上， 这样不仅降低了对a t e 的带宽的要求，而且减少了片上的硬件开销，从而更好 地权衡了a t e 与片上硬件的成本分配。 在b i s t 中常用线性反馈移位寄存器l f s r 作为测试矢量生成器，用l f s r 生成测试矢量具有硬件开销小的优点。但l f s r 生成的伪随机测试矢量序列中包 含了大量对故障覆盖率不作贡献的测试矢量。因而要达到满意的故障覆盖率需 要较长的测试矢量序列和测试时间。在确定性b i s t 中确定性的测试矢量存储在 2 r o m 或r a m 中，在测试时加载到待测电路c u t ，使用确定性的测试矢量能够很 快达到满意的故障覆盖率并有测试时间短、可进行故障诊断等优点。但当确定 性的测试矢量较多时会带来设计者无法承受的大量硬件开销 7 1 0 测试数据压缩方法【8 】，是压缩一个预先计算的测试集t d ，产生一个非常小 的测试集t e 并将其存储在自动测试设备( a t e ) 的存储器中，在测试应用期间， 用芯片上的硬件解压由a t e 传输来的压缩了的测试集t e ，将其还原为t d 。这种 方法要求压缩无损和解压简单。 最近提出的一些有效的压缩和解压方法主要有以下几类g 一类是将预先计算的测试集t d 分成固定长度的b 位块，将这些定长位块作 为研究的对象。例如，统计码就是统计这些定长位块在测试集中出现的频率， 并用哈夫曼码编码这些定长位块。考虑到长度为b 的位块可能出现的组合情况有 2 6 种，若用全哈夫曼码进行编码，码树庞大，相应的硬件开销就会非常巨大， 所以统计码( 又称有选择的哈夫曼码) 仅对频率出现最高的几个位块进行编码， 用小于b 位的码字代替它们，其余块不变。同时，用一位标识位作为前缀来区别 编码码字和未编码的块，并通过无关位的处理使频率相对集中，从而使得编码 后的总位数比原测试集小得多。但随着b 位块位数的增加，相应的解压硬件依然 会提高，而位块选取得太小，压缩率会受到限制。 另一类方法是用特征位的长度代替特征位本身，通过对长度值进行编码来 达到压缩的目的。这种方法基于对测试集特征的观察，即测试集的测试模式之 间不同位( 变化位) 较少，通过测试模式之间的异或运算，形成一个差分向量 序列，序列中的连续“0 ”很多，通过编码连续“o ”序列的长度，可以有效地压缩 测试数据，在解压时，使用一个循环扫描移位寄存器( c s r ) 就可以还原出原 测试集。 内建自测试在近年来成为研究的热点。使用l f s r 生成测试模式的伪随机内 建自测试，已经被广泛地接受为标准内建自测试方法。为了在合理的测试应用 时间达到高故障覆盖率，通常采用混合模式的自测试方法，如：l f s r 重播种， 折叠计数器，扭环计数器等，一些e d a 厂商已经在它们的工具中引入了基于 l f s r 重新播种压缩的方法。图1 2 显示了测试压缩体系结构原理。 图1 2s o c 测试压缩原理 的测 应 测试压缩结构主要含测试激励压缩( 片上表现为解压缩电路) 和测试响应 压缩。在测试阶段，通过扫描链将响应数据传送给响应压缩电路压缩，压缩后 结果和测试节点上存储的期望结果相比较，以确定芯片是否包含故障，可以看出 无论是存放在测试节点中的测试激励，还是测试响应都是压缩的，所以其体积 非常小。 1 2 国内外研究的现状 随着v l s i 带0 造工艺的进步、电路的集成度越来越高，s o c 设计缩短了设计 周期，降低了设计风险，但同时s o c 的高集成度迅速提升了测试复杂度，使测 试面临巨大的挑战，对它的研究受到学术研究机构、集成电路设计商、电子设 计自动化工具厂商和集成电路制造企业的密切关注。 l 、内建自测试技术的研究现状 内建自测试b i s t ( b u i l t i ns e l f - t e s t ) 的基本思想是利用芯片本身所带有的 测试生成器t p g ( t e s tp a t t e r ng e n e a t o r ) 在片上直接生成测试矢量，以降低对 a t e 的要求。经典的b i s t 结构使用线性反馈移位寄存器l f s r ( l i n e e rf e e d b a c k s h i f tr e g i s t e r ) ，生成伪随机向量测试，能够实现最小化的测试硬件成本和最 少的影响系统的性能，因此，它已经被广泛地接受为标准的b i s t 方法。 k o e n e m a n n 9 1 提出了l f s r 编码技术，大大降低了t p g 的硬件开销以及c u t 的测 试时间，随后h e l l e b r a n dt i o ，i l 】等人提出基于l f s r 的多多项式重播种方法。b i s t 中的t p g 除了常用的l f s r 之外，还包括导师梁华国提出的折叠计数器i l 2 1 3 ，1 4 j 和c h a k r a b a r t y 提出的钮环计数器l l5 1 。但是，受随机模式阻尼r p r ( r a n d o m p a t t e mr e s i s t a n t ) 故障的影响，存在着故障覆盖率不高、测试序列较长的弊端。 为了克服阻尼故障，采用测试点插入技术、加权随机测试、混合模式的b i s t 等 方法来进一步提高测试效率，获得更高的故障覆盖率。h u a g u ol i a n g ，w y b i l l e h e l l b r a n d 等人提出的两维测试数据压缩为目前公认的最佳b i s t 方案之一。 b i s t 使得c u t 的测试不依赖于昂贵的a t e 设备，测试成本大大降低。并且 它支持测试重用和快速测试，可以对c u t 实现多次测试。还可以保护i p 核的知 识产权。虽然b i s t 硬件开销低，但是伪随机测试序列的生成需要耗费大量的测 试时间；另外实现b i s t 需要c u t 自身支持b i s t 技术，但目前很多c u t 并不支持 b i s t ，对这些芯片采用b i s t 会导致测试成本高且测试复杂。因此目前b i s t 仅仅 广泛地应用于存储器测试，而对于芯片的逻辑测试其应用并不普遍。 2 、测试数据编码压缩方法 该方法将芯核供应商提供的测试集t d 压缩( 编码) 成一个更小的测试集t e ， 并把它存储于a t e 的存储器中。测试时，由芯片上解码电路把t e 解码成t d 后再 实行测试。测试数据编码压缩按照编码的原理可分为统计编码和游程编码两大 类：统计编码中具有代表性的方法为统计码【l6 、h u f f m a n 选择码l 1 7j 以及9 值编码 4 1 8 , 1 9 1 等；而游程编码方法包括g l o m b 码【20 1 、f d r 码【2 1 1 、交替游程码【2 2 , 2 3 1 以及p r l 编码【2 4 】等等。n a t o u b a 等人提出了测试向量的差分技术【2 5 】，它是将原测试集 t d 经差分得到差分测试集t d i f f ，然后使用游程编码进行压缩。解压时对t d i f f 运用循环移位寄存：器( c y c l i c a ls c a nr e g i s t e r ，c s r ) i 再次差分，还原为t d 。一种基 于c u t 多扫描链相容压缩的技术】是属于可测试设计( d e s i g nf o rt e s t a b i l i t y ， d f t ) f l 勺范畴，它运用多扫描链测试模式的相容压缩达到减少测试数据量的目 的。 3 、国内研究探索 为了促进我国电子工业高速持续发展，国家自然科学基金委员会已经把“半 导体集成化芯片系统基础研究列为重大研究项目；8 6 3 国家技术研究发展计划 将s o c 芯片设计以及关键技术列为计划重点项目，其中s o c 芯片的可测性设计问 题主要是s o c 芯片的测试问题。我国高等院校如：合肥工业大学、清华大学、 北京大学、复旦大学、上海同济大学、浙江大学以及中国科学院计算所等研究 机构曾经做过有关嵌入式芯片的内建自测基础研究和开发工作，但是对于s o c 测试研究却很少。我国集成电路水平的发展，迫切要求我们解决好s o c 测试问 题。这将为我国落后的微电子工业面貌，赶超世界先进水平，打下扎实基础。 同时，对我国国民经济和现代化国防建设具有重要意义。 1 3本文研究的主要内容和创新 l 、本课题研究的内容 近年来随着系统和电路规模的增大以及芯片集成度的提高，对芯片的可靠 性要求也越来越高，尤其是系统芯片s o c 的出现，由于嵌入了各种芯核ic o r e ) ， 使得测试数据上升、测试芯核难以进入，结果导致测试费用大量增加，测试时 间过长，测试功耗过大等问题，并且传统的离线测试越来越不适应i c 的发展。 因此，解决s o c 的测试问题，已成为人们关注和研究的热点。本文主要讲述了 基于部分动态l f s r 重播种的一种改进方法一一相容时钟测试方法。在这种方法 中，测试器的数据经过一个异或门接入l f s r 中，在本方案中不是传统的每个测 试向量都需要输入一个种子了，取而代之的是在每个测试向量生成的时候，间 隔同一个时间间隔从外部测试仪输入种子数据。在这种新的方法中，利用向量 的相容原理来减少确定位的个数，再加上使用时钟测试，使得生成测试向量所 需要的时间比传统的方法要少。 2 、本文的创新之处 由于l f s r 重新播种方法中编码生成的种子的长度受测试集中测试向量确 定位最大数目s m 。的制约，通常，测试向量中含确定位的位数越多，越难以编 码。在编码前，先对测试集进行处理，运用测试向量相容压缩方法，对于相容 的部分，不必代入线性方程组解线性方程，而直接把上一个刚生成的向量直接 复制过来，只对不相容的部分进行编码，以减少测试集中包含的确定位位数， 降低了计算l f s r 种子的复杂度及种子的位数，从而减少所需的总存储位数。 采用了时钟测试，一个时钟就进行测试一次，也就是间隔一个时钟间隔输入一 位数据就进行测试。这里的时钟测试正好和相容原理相配合，来达到减少测试 时间的目的。利用这种改进的方法，不仅提高了编码效率，减少了测试向量的 生成时间，还大大减少了外部测试器的存储需要。在提高编码效率的同时，它 在传统的l f s r 基础上只需要增加一个异或门电路来满足所需要的硬件实现。 一3 、本文的组织结构 。 第一章绪论。本章介绍了系统芯片s o c 的测试背景及当前国内外对s o c 测 试的研究现状。 第二章从测试基础n s o c 钡, 0 试。本章介绍了测试的基础知识，测试类型以 及可测试性设计，并在此基础上，介绍s o c 测试的基本问题，测试策略，最后 介绍当前学术界研究热点内建自测试( b i s t ) 概念及b i s t 澳0 试向量生成。 第三章l f s r 重新播种方法。本章首先介绍了l f s r 的基本结构及其相关的 理论知识。在此基础上，介绍了l f s r 重新播种方法及其各种改进方法。 第四章基于部分相容的l f s r 动态重新播种方法。本章在分析l f s r 重新播 种方法及其改进方法的基础上，提出了一种新的l f s r 重新播种方法，该方法把 测试器的数据经过一个异或门接入l f s r 中，利用时钟测试方法，在每个测试向 量生成的时候，间隔同一个时间间隔从外部测试仪输入种子数据。利用向量的 相容原理来减少确定位的个数，减少了硬件开销，缩短了测试时间。 第五章结束语。本章总结了本文的研究工作，同时对今后的研究作出展望。 6 第二章从测试基础到s o c 测试 过去大多数电子系统是由一个或多个电路板组成，每个电路板上又有多个 集成块，当今的i c 设计技术和制造工艺可以把多个这样的电子系统集成在单个 i c 上，这就是所谓的s o c 芯片。s o c 芯片是在单个硅片上集成了许多复杂的混合 模块，典型的s o c 结构包括微处理器核、存储器、锁相环电路、接口电路、逻 辑电路、模数和数模电路、专用功能电路和其他模块，这些模块就叫做核l l 】。 随着s o c 结构应用的越来越广泛，基于核的s o c 设计流程就成为设计人员的 一个新课题。工作频率的不断提高和芯片尺寸的不断缩小也给这些不同类型的 元件及其复杂的连接带来了一系列棘手的测试问题，传统的设计和测试方法己 难以应付【2 6 2 7 1 。 s o c 基于核的设计复用技术，大大提高了复杂的电子系统的设计效率，测 试也应该采用类似的复用技术。测试复用把测试策略的研发、可测性设计( d f t ) 特征的结合和测试图形的生成规范在广为接受的一个标准框架内。系统级芯片 的整体测试涉及到各类核、用户自定义逻辑( u s e rd e f i n e dl o g i c ，u d l ) 和互 连逻辑等，s o c 整体测试策略不仅是对系统进行可测性分析可测性设计以改善 可测性和可观性，它应该还在系统的面积、速度、功耗、性能和测试时间等方 面加以分析和平衡。因此，s o c 的测试集成和优化是一个值得研究的问题。 2 1 测试基础 2 i 1 测试基本概念 电路设计和制造的正确与否，需要一套规范的描述术语和检查、分析方法， 这就是电路测试研究的内容之一。测试电路的一般过程是：建立描述电路“好” 或“坏”的模型；设计出能检验电路“好”或“坏 的测试数据：把设计好的 数据加在被检验的电路上；观察被检验电路的输出结果；最后分析与理想的结 果是否一致【4 1 。 被测试的电路称为被测电路( c i r c u i tu n d e rt e s t ，c u t ) ；对被测电路产 生测试数据的方法和过程称为测试生成( t e s tg e n e r a t i o n ) ：产生的测试数据称 为测试图形( t e s tp a t t e r n ，t p ) ；把测试图形施加到c u t 的过程称为测试施加 ( t e s ta p p l i c a t i o n ) ；测试图形施加后被测电路的输出称为测试响应( t e s t r e s p o n s e ) ；检查电路实际的测试响应与理想的测试响应是否一致的过程称为 测试分析( t e s tr e s p o n s ea n a l y s i s ) 【4 】。下面给出测试的定义：测试是指先对电 路建模，接着生成测试图形，并将测试向量加载至i c u t 的引脚是否存在故障的 过程，最后检测至u c u t 的测试响应并与期望响应相比较以判断。整个过程如图 2 1 所示： 7 测试 响应 - _ - - _ - 卜 图2 - 1电路测试分析过程 如果上述过程是对电路设计进行的，则称设计验证，采用的电路模型一般 是功能模型，常用的有功能模拟和时间模拟，整个过程是在e d a 环境下完成。 如果图2 1 所示过程是对产品进行的，则称产品测试，采用的模型一般是故 障模型。如果测试施加、测试响应的获取，甚至测试生成和测试分析都用专门 的设备完成，这样的设备就称自动测试装置( a u t o m a t i ct e s te q u i p m e n t ，a t e ) 。 随着电路的集成度和速度越来越高，a t e 的速度和处理能力难以适应，图 2 1 所示的测试图形生成、测试施加、理想结果和比较都用硬件电路完成，这些 电路嵌入在芯片内部，成为集成电路设计的一部分。 若被测电路不能正常工作，就称它有错误，而测试的目的是为了检验设计 或制造的产品是否有错误。什么是错误? 对于电路设计、制造和使用这些不同 的方面来讲，错误的含义自然不同。那么，如何对错误分类? 如何找到错误? 这是测试方法学首先要解决的问题。则首先建立的是故障( f a u l t ) 的概念。一 个电路的状态是好的，即电路的设计和制造无错误且工作条件正常，则称电路 无故障，反之，则称电路有故障1 4 j 。 对有问题电路的描述，与电路所处的设计制造阶段和描述的级有关系。因 制造中加工条件的不正常和工艺设计有误等造成电路不正常的物理结构，用缺 陷来描述。此即所谓的故障，它是一个独立的概念，对故障的检测通过观察错 误的效应来实现。对失效方式特征的提取和描述就是故障模型。在电路测试中， 用故障来描述电路中的错误，而用测试图形来检测故障。 根据设计的不同层次划分，可以有不同层次的故障模型。如：单固定型故 障( s s a 或s s f ) 、多重故障( m s a ) 、桥接故障、短路和开路故障、延迟故 障、间歇故障、瞬态故障等等。 2 1 2 测试向量生成 测试向：l ( p a t t e r nv e c t o r ) 是指电路一次充满所有寄存器单元时所有寄存器 和原始输入上值的集合。全部测试向量的集合称为测试集或测试数据。在测试 时，人们根据故障模型，设计算法，高效地自动生成测试向量，并分析向量对 故障的覆盖情况，这种技术就称为自动测试向量生成( a t p o ，a u t o m a t i o nt e s t p a t t e r ng e n e r a t i o n ) 。关于组合电路的测试向量自动生成算法方面的研究已相当 8 成熟，能提供很高的固定型故障覆盖率。d 算法是基于集合理论多路径算法， 19 6 6 年由r o t h 正式提出并解释，d 算法是关于非冗余组合电路测试生成的第 一个算法。d 算法主要由两部分组成：故障传播( 前相跟踪) 与一致性检验( 后相 跟踪) 。后来，有研究者提出采用分支定界算法来搜索输入向量空间，对激活的 故障向后追踪到原始输入，搜索所有可能的原始输入赋值，只要找到一个符合 要求的即可作为测试图形，算法即结束，使搜索速度大大提升，这就是 p o d e m ( p a t h o r i e n t e d d e c i s i o nm a k i n g ) 算法。紧接着出现了f a n ( f a n o u t o r i e n t e dt e s tg e n e r a t i o n ) 算法，该算法发展了p o d e m 算法的向后追踪概念， 对p o d e m 算法的穷举过程中无测试的分支予以剔除。它引入了“头线( h e a d l i n e ) 和“多路回退( m u l t i p l eb a c kt r a c e ) 等概念来加速搜索过程，其效率在 p o d e m 算法的基础上又得到了大大提高【3 1 1 。接着，研究者又提出了许多新的 算法，并以它们为基础，开发了一系列自动测试生成系统，如c o m p a c t e s t p 引， s o c r a t e s 0 3 】，a t a l a n t a 3 4 1 ，a t o m 3 5 1 等。其中最值得一提的是i l l i n o i s 大学开发的m i n t e s t l 3 6 j 系统，它采用了冗余向量删除r v e ( r e d u n d a n tv e c t o r e l i m i n a t i o n ) 和e f r 基本故障精简( e s s e n t i a lf a u l tr e d u c t i o n ) 两种新算法，并与 动态压缩算法相结合，生成了一个很小的测试集。该系统已被当前国际上公认 为比较有效的测试生成系统之一，它对国际标准电路产生的测试集已被许多研 究者作为实验标准测试集。 2 1 3 测试类型 测试有多种分类方法，测试涉及到测试生成、测试施加和测试分析几个过 程，如图2 2 所示。按测试生成的方法，测试可分为穷举测试、伪穷举测试、 伪随机测试和确定性测试；按测试施加的方式，测试可分为片外测试和片上测 试；按照测试图形施加的时间，测试可分为离线测试和在线测试。 测试向ii 被测 li 测试响 懿( t p g 成) h ( c 蝴u t ) h ( 鼢t r a 析)hr 1 图2 - 2测试流程图 ( 1 ) 穷举测试 如果测试图形包含了原始输入所有可能的排列组合，这个测试图形称为穷 举的测试集，把穷举的测试集施加到被测电路的方法就称为穷举测试。穷举测 试的优点在于易生成测试矢量和完全故障覆盖率。但该方法只适合于小规模的 纯组合电路。 ( 2 ) 伪穷举测试 9 解决穷举测试时序问题的方法是伪穷举测试，此方法用的也是穷举测试 集，但测试矢量施加时序上具有随机性。伪穷举测试( p s e u d oe x h u a s t i v et e s t i n g ) 具有很多穷举测试的优点，而所需的测试向量比穷举测试要少的多，因此大大 缩减了测试所需的时间。这种方法的基本思想是将电路按照一定的方法分段， 对每一段进行穷举测试。每段都是原电路的一个子电