（计算机系统结构专业论文）基于可重用技术的介质损耗数据采集设计.pdf

摘要 可重用设计方法是以i p 复用和i p 设计为基础的一种有效的设计方法与先进的 设计理念，它将传统的停留在板级设计层面的嵌入式系统硬件设计提升到基于可 编程逻辑芯片上的系统级设计。可重用设计方法的引入大大缩短了基于可编程逻 辑器件的嵌入式系统设计周期，更为科研院所将独创的算法模型迅速转化为i p 核， 加以推广应用和知识产权保护提供一个良好的途径，成为设计系统原型的首选方 式。 本文将可重用设计方法成功地应用到实际科研项目基于f p g a 及i p 软核的 介质损耗数据采集系统。分析了可重用设计方法在嵌入式系统设计中的重要作用， 介绍了电容型设备介质损耗检测原理，深入分析了影响在线检测的因素，并确定 了数据采集系统设计方案。 在方案设计的基础上，从系统级设计和功能模块级设计的角度详细介绍了构成 系统的外围电路设计，f p g a 内部逻辑的定制，以及基于n i o s i i 处理器的软件设计， 并对系统硬件的抗干扰设计进行了简要叙述，最终设计并实现了基于f p g a 及i p 软 核的介质损耗数据采集系统。 关键词：可重用设计f p g a lp s i , 核介质损耗数据采集 a b s t r a c t r e u s em e t h o d o l o g yi sa ne f f i c i e n c ym e t h o da n da d v a n c e di d e ao fc h i pd e s i g n ， w h i c hi sb a s e do nr e u s i n ga n dd e s i g no fi pc o r e i tc h a n g e st h ef o c u so fs y s t e md e s i g n f r o mt h eb o a r d - l e v e lo fe m b e d d e ds y s t e mh a r d w a r ed e s i g nt ot h e c h i p - l e v e l o f p r o g r a m m a b l el o g i cd e v i c eb a s e dd e s i g n t h eu s eo fr e u s em e t h o d o l o g yd o e sn o to n l y d e c r e a s et h ec y c l eo fd e s i g n i n gt h ee m b e d d e ds y s t e mb a s e do np r o g r a m m a b l el o g i c d e v i c e ，b u ta l s oi sas h o r t c u tt ot r a n s f e raa l g o r i t h mt oa ni pc o r et ob ep r o t e c t e db e t t e r a n da b l et ob eu s e di nl o t so ff i e l d sf o ra c a d e m yo rr e s e a r c hi n s t i t u t e t h i st h e s i sm a k e su s eo fr e u s em e t h o d o l o g yt or e s e a r c hp r o j e c t _ d i e l e c t r i cl o s s d a t ac o l l e c t i n gs y s t e mb a s e do nf p g aa n di pc o r e t h ei m p o r t a n c eo ft h er e u s e m e t h o d o l o g yt ot h ed e s i g no fe m b e d d e ds y s t e mi sa n a l y z e df i r s t ，t h ep r i n c i p l eo ft h e e l e c t r i cc a p a c i t ye q u i p m e n td i e l e c t r i cl o s se x a m i n a t i o ns u r v e yi si n t r o d u c e dt h e n , a n d t h ef a c t o rw h i c ha f f e c t e dt h eo n - l i n em o n i t o ri st h o r o u g h l ya n a l y z e d ，t h e nt h ed e s i g n s c h e m eo ft h ed a t ac o l l e c t i n gs y s t e mi sc o n f i r m e d o nt h eb a s i so ft h es c h e m ed e s i g n ，t h ep e r i p h e r yh a r d w a r ed e s i g n i n g ，t h el o g i c c u s t o m i z a t i o no ff p g aa n dt h es o f t w a r ed e s i g n i n gb a s e do nn i o s1 1w a si n t r o d u c e d f r o mb o n lt h es y s t e md e s i g na n dt h ef u n c t i o nm o d u l ed e s i g na s p e c t s t h e nt h e a n t i - j a m m i n gp r i n c i p l eo fh a r d w a r ed e s i g nw a sa l s os i m p l yd e s c r i b e di nt h et h e s i s t h e d i e l e c t r i cl o s sd a t ac o l l e c t i n gs y s t e mb a s e do nf p g aa n di pc o r ew a sd e s i g n e da n d r e a l i z e do nt h eb a s i so fa b o v er e s e a r c ht r i u m p h a n t l y k e y w o r d s ：r e u s em e t h o d o l o g y f p g ai pc o r ed i e l e c t r i cl o s sd a t ac o l l e c t i o n 西安电子科技大学 学位论文独创性( - - - - j r 创新性) 声明 本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究 成果。尽我所知，除了文中特别加以标注和致谢中所罗列的内容以外，论文中不 包含其他人已经发表或撰写过的研究成果；也不包含为获得西安电子科技大学或 其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做 的任何贡献均已在论文中做了明确的说明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切相关责任。 本人签名： 墨鹭 西安电子科技大学 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究 生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。本人保证毕 业离校后，发表论文或使用论文工作成果时署名单位仍然为西安电子科技大学。 学校有权保留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全 部或部分内容，可以允许采用影印、缩印或其它复制手段保存论文。( 保密的论文 在解密后遵守此规定) 本学位论文属于保密在 年解密后适用本授权书。 本人签名： 导师签名：囊丝 日期：逊星：! ! 墨 日期：塑翌! ：! ：呈 第一章绪论 第一章绪论 1 1 可重用设计概述 近年来，随着半导体工业的持续发展，超大规模集成电路( v e 巧l a r g e s c a l e i n t e g r a t e d ，v l s i ) 的集成度也在不断的提副1 | 。片上系统( s y s t e m o n c h i p ，s o c ) 在这样的环境下产生了，它将以往许多芯片组成的电子系统集成在一个单片的硅 片上，构成了全新的系统，又称为系统芯片。与普通的集成电路相比，系统芯片 不再是一种功能单一的单元电路，而是将信号采集、处理和输入输出等系统功能 完整地集成在一起，成为一个具有专用功能的电子系统芯片【2 】。现今的电子系统设 计已不再是以往的利用各种通用集成电路实现板上系统( s y s t e m o n b o a r d ， s o b ) ，即印刷电路板( p r i n t e dc i r c u i tb o a r d ，p c b ) 级的设计和调试，而是转向 以专用集成电路( a p p l i c a t i o ns p e c i f i ci n t e g r a t e dc i r c u i t ，a s i c ) 或大规模现场可编 程门阵列( f i e l dp r o g r a m m a b l eg a t ea r r a y ，f p g a ) 以及复杂可编程逻辑器件 ( c o m p l e xp r o g r a m m a b l el o g i cd e v i c e ，c p l d ) 为物理载体的系统芯片设计。通常 我们称a s i c 上完成的设计为s o c ，在f p g a 或c p l d 上完成的称为s o p c ( s y s t e m o np r o g r a m m a b l ec h i p ，可编程片上系统) 1 3 j 。 现在复杂芯片设计中最常用的方法是可重用设计方法。可重用设计方法就是 使用以前设计完成且经过验证的知识产权核( i n t e l l i g e n tp r o p e r t yc o r e ，i pc o r e ) 进 行系统构建f 2 1 。美国d a t a q u e s t 咨询公司将半导体产业中的i p 核定义为用于a s i c ( a p p l i c a t i o ns p e c i f i ci n t e g r a t e dc i r c u i t s ) ，a s s p ( a p p l i c a t i o ns p e c i f i cs t a n d a r d p r o d u c t ) 等器件中预先设计好的电路功能模块。从功能上分类，知识产权核包括： 微处理器，数字信号处理器，总线结构，外部设备，i 0 通道，大容量内存等等； 从结构上分类，知识产权核包括：硬核、固核和软核。硬核是一种以g d si i ( g r a p h i c d e s i g ns y s t e mi i ，第二代版图设计系统) 文件形式进行集成的核，它是己经经过 全部设计、布局、布线的核；软核是一种以可综合的r t l ( r e g i s t e rt r a n s f e rl e v e l ，寄 存器传输级) 代码交付的核；固核介于硬核与软核之间，可以以r t l 或网表的形 式提交，或者是带有部分布局信息和物理设计信息的r t l 代码1 2 j 。 可重用设计方法是基于i p 核的，它在大大提高电子系统设计效率的同时，也对 i p 核设计中代码、接口、验证、配置等方面提出了更高的要求。随着可重用设计方 法的不断完善，它将不限于数字i p 核重用的范畴和s o c 设计，还将在模拟i p 核和软 件的可重用设计上逐渐受到重视【4 1 。本文将可重用设计方法从s o c 设计领域延伸到 s o p c 设计领域，从可重用设计方法角度阐述基于f p g a 和i p 软核的嵌入式系统设计 基于可重用技术的介质损耗数据采集系统设计 方法在介质损耗检测上的应用。 1 2 可重用设计方法与嵌入式系统设计 1 2 1 嵌入式系统概况 嵌入式系统是以计算机技术为基础、软件硬件可裁剪、适应应用系统对功能、 可靠性、成本、体积、功耗严格要求的专用计算机系统。嵌入式系统的开发设计 都有其特殊的应用场合与特定功能。嵌入性、专用性与计算机系统是嵌入式系统 的三个基本要素。嵌入性是指将计算机系统嵌入到对象系统中，必须满足对象系 统的环境要求；专用性是指最大限度地在针对应用场合定制硬件和软件以提高效 率；计算机系统是指嵌入式系统必须是能满足对象系统控制要求的计算机系统， 与上两个特点相呼应，这样的计算机必须配置有与对象系统相适应的接口电路【5 1 。 随着硬件性能的提高，系统的软件规模不断扩大，实时多任务操作系统r t o s ( r e a l t i m e o p e r a t i n g s y s t e m ) 成为嵌入式操作系统的主流【6 j 。要求操作系统的实 时性高，能够运行在各种不同类型的微处理器上，能够模块化，具有高度的扩展 性。同时，操作系统必须具备文件和目录管理、设备管理、多任务、网络、图形 用户界面等功能，并提供大量的应用程序接口，从而使得应用软件的开发变得更 加简单。 1 2 2 嵌入式系统实现方式 相对于通用计算机系统单一的实现方式，嵌入式系统的专用性使嵌入式系统 具备多种实现方式。按照不同的硬件结构分类，目前嵌入式系统实现方式可以分 为以下四种。 1 、基于c p u ( c e n t r a lp r o c e s s i n gu n i t ) 的嵌入式系统 嵌入式系统起源于微型计算机，基于c p u 的嵌入式系统以微型计算机的中央 处理器为核心，是嵌入式系统最早的实现形式。基于c p u 的嵌入式系统是将微型 计算机嵌入到一个对象体系中，实现对象体系的智能化控制，将微型计算机经电 气加固、机械加固，并配置各种外围接口电路构成专用系统。当今的微型计算机 系统主要是以c i s c ( c o m p l e xi n s t r u c t i o ns e tc o m p u t e r ) 技术的x 8 6 系列c p u 为核 心，因此绝大多数基于c p u 的嵌入式系统也采用x 8 6 系列c p u ，主要应用于单板 机和工控机。由于目前有大量的基于x 8 6 的应用程序和调试工具，如果需要重复 利用已开发的应用程序代码或由于操作系统选择方面的原因采用这一结构，那么 采用传统的x 8 6 处理器和芯片组还是具有一定优势。硬件设计人员专注于芯片组 第一章绪论 的选择和主板的设计，不属于可重用设计的范畴。 2 、基于s o c 的嵌入式系统 从i p 复用的角度看1 7 j ，s o c 是以不同模型的电路集成、不同工艺的集成作为 支持基础的。所以要实现基于s o c 的嵌入式系统，首先必须重点研究器件结构与 设计技术、v l s i 设计技术、工艺兼容技术、信号处理技术和测试与封装技术等， 这是基于s o c 的嵌入式系统设计的重要方面，即s o c 系统芯片本身的设计和构建。 可重用设计方法正是从s o c 系统芯片设计总结出来的一套科学的复杂芯片设计理 念。另一方面是s o c 的应用技术，对现有的s o c 针对特定的功能要求进行工程开 发的技术咧。 以s o c 为核心的嵌入式系统最大特点是不但能集成嵌入式处理器和专用智能 算法等数字电路，还能集成传感器、模拟信号处理电路、a ，d 与d a 电路等模拟 和混合电路。然而，对于一般的科研院所来说，设计s o c 系统芯片所需要积累的 技术太多，资金投入太高。同时，科研院所专注于其科研领域的算法研究，并不 擅长芯片设计。因此基于s o c 的嵌入式系统设计大多只能停留在s o c 的应用层面， 硬件设计人员虽然设计的是基于s o c 的嵌入式系统，但完成的工作往往只是s o b 的板级设计工作，这也就脱离了可重用设计方法的范畴【9 】。 3 、基于s o p c 的嵌入式系统 s o p c 的概念是由a l t e r a 公司于2 0 0 0 年首先提出，是基于f p g a 或c p l d 的解决方案的s o c 。其它可编程逻辑厂商也分别提出各自的解决方案。本文中s o p c 概念是广义的表示其物理载体是f p g a 或c p l d 的s o c ，而不局限于单一厂商提 出的概念。与s o c 概念的产生相似，c p l d 和f p g a 的性能、规模、结构、工艺 和功耗的重大进步，使生产单片集成度超过数百万门的大规模f p g a 成为可能， 其i o 也达到上千的端口。基于s o p c 的嵌入式系统及其开发技术具有更多特色， 构成s o p c 的方案又有如下途径： ( 1 ) 基于i p 硬核的s o p c 嵌入式系统 在f p g a 中预先植入嵌入式系统处理器。s o c 虽然集成度高，但是物理载体 是a s i c ，所以其灵活性比较低。如果需要新功能就必须重新设计s o c ，这就给设 计带来巨大的n r e ( n o n - r e c u r r i n g e n g i n e e r i n g ) 费用。如果将嵌入式处理器的p 核以硬核的方式植入f p g a 中，利用f p g a 中的可编程逻辑资源，直接利用f p g a 中的逻辑宏单元来构成嵌入式处理器的接口功能模块，就能很好地解决这些问题。 对此，a l t e r a 和x i l i n x 都相继推出了各自的解决方案。基于i p 硬核的嵌入式 系统一般应用于电信、航空和军事等高端领域应用。它使硬件设计人员不再只关 注板极设计，还需要利用f p g a 的逻辑资源进行适当的i p 核设计或i p 核集成以发 挥其特性。 ( 2 ) 基于i p 软核的s o p c 嵌入式系统 4基于可重用技术的介质损耗数据采集系统设计 基于i p 软核的s o p c 嵌入式系统实现了真正的软件、硬件可裁剪，设计人员可 以针对不同应用定制自己的系统，只要在f p g a 的容量范围内，完全可以按照系统 需求选择软核处理器和外设的种类、数量，完全超越了传统处理器给设计带来的 限制。基于i p 软核的嵌入式系统适用于多种型号的f p g a ；同样，一款主流f p g a 可以支持多种不同类型的嵌入式软核处理器。f p g a 物理上的硬件可重用性使更改 s o p c 系统设计时不需要支付n r e 费用，可重用设计方法对基于f p g a 的嵌入式系统 具有更大的指导意义。 1 3 1国内外研究现状 1 3 介质损耗检测技术 在电力系统中，电介质在电压作用下，由于电导和极化将发生能量损耗，统 称为介质损榭1 0 , 1 1 j 。这种损耗通常会使绝缘介质温度升高，而温度的升高会使绝缘 材料的绝缘性能恶化，甚至因温升过高而导致绝缘材料熔化、焦化，失去绝缘作 用。同时，电气设备在使用过程中，还会由于热、机械力、光、氧化、潮气、微 生物、化学物质等因素的长期作用，导致电介质出现物质结构逐渐被损坏、性能 逐渐变差的不可逆现象，进一步将导致电网事故和大面积停电事故的发生。据统 计，我国电网中由于设备故障而直接引发的电网事故约占事故总量的2 6 3 ，因此， 提高电力设备运行的可靠性是保证电力系统正常运行的关键【l 2 1 。 电容型设备绝缘在线检测是电力系统中开展较早的项目之一，国外在这方面 的研究始于六十年代初期，但直到7 0 8 0 年代，随着传感、计算机、光纤等高新技 术的发展与应用，绝缘在线检测技术才真正得到迅速发展。美国、加拿大、日本、 前苏联等国陆续研究了油中溶解气体，变压器、发电机、气体绝缘封闭组合电器( g i s ) 等的局部放电，电容型绝缘的介质损耗因数等特性【1 3 1 。 我国对在线检测技术的重要性也早有认识【1 4 1 ，早在6 0 年代就提出过不少带电 试验的方法，但由于操作复杂，测量结果分散性大，没有得到推广。8 0 年代以来， 随着高新技术的发展与应用，我国的绝缘在线检测技术也得到了迅猛发展。 目前，电容型设备t a n i 的在线检测方法基本上采取图1 1 的原理，所不同的 是如何获取数字化测量信号，即采用何种信号处理方法。由于对这些数字信号处 理和分析等方面的不同而形成了两大分支：一是主要靠“硬件 实现的检测方法， 以过零点的相位比较法( 也称脉冲计数法) 、电压比较器法等为代表i l5 。，此外还有 一些其它方法，如改进的西林电桥法等；二是主要靠“软件”实现的检测方法， 其典型代表是谐波分析法【l 酬。 第一章绪论 图1 1t a n 8 在线检测的原理图 1 3 2 可重用设计在系统中的应用意义 t a n 8 早期的设计一般以单片机为核心处理器，随着现代嵌入式技术的飞速发展， 介质损耗检测设备也在向高速、高精度、小型化方向发展。以往设计的一些弊端 也逐渐暴露出来： 1 、由于介质损失角6 值较小( 通常不大于l 度) ，系统抗干扰能力差造成误差 增大，影响测量精度； 2 、系统体积大，不便于现场移动测量； 3 、封装保密性差，不利于知识产权的保护； 4 、系统每次升级都要做出较大的变动，无法适应不断变化的测量需要。 因此采用抗干扰能力强的测量方法及合适的系统方案和逻辑电路来保证测量 结果的准确性，提高测量精度是十分必要的。本文充分利用可重用设计思想，将 f p g a 和i p 软核技术应用到介质损耗检测系统的数据采集部分。 借助f p g a 硬件结构的可重构性与i p 资源复用技术，可以使介质损耗数据采 集系统设计达到以下优化： 1 、提高系统集成程度及封装保密性。 2 、简化对硬件设计的修复和对错误的排除；避免i p 软核的过时导致的用户硬 件成本增加，用户可以在硬件不变的条件下使用新的i p 软核；避免可编程逻辑器 件过时导致的设计人员开发成本增加，设计人员可以移植到新系列的可编程逻辑 器件中，从而保护了对应用软件的开发。 3 、延长了产品生存时间。基于f p g a 和i p 软核的独特优势就是它的软硬件 可升级性。即使产品己交付用户，通过网络也可实现远端产品升级，可以不断有 新特性添加到硬件中。 6 基于可重用技术的介质损耗数据采集系统设计 1 4 论文工作的主要内容和章节安排 本文将可重用设计方法的思想延伸到以f p g a 为平台、以i p 核为核心的基于 s o p c 的嵌入式系统设计中，将重点放在可重用i p 核复用设计上。论文对可重用设 计方法理念，嵌入式系统实现方式以及设计方法做了综述性的介绍，结合可重用 设计方法，着重阐述了基于可重用技术的介质损耗数据采集系统的设计与实现。 论文章节安排如下： 第一章绪论。介绍可重用设计理念和发展现状，嵌入式系统的概况、实现方 式和设计方法，及其在介质损耗检测系统中的应用意义。 第二章基于f p g a 和n i o si i 的可重用设计方法。介绍基于f p g a 及n i o si i 的 可重用设计方法：以a l e r a 公司的f p g a 和n i o si i 为例阐述基于口软核的s o p c 嵌入式系统可重用设计方法和优势。 第三章基于f p g a 及n i o si i 的系统方案设计。给出了基于f p g a 及n i o si i 的 系统设计：分析介质损耗检测的原理，介绍介质损耗数据采集系统整体设计方案 和工作原理。阐述了系统需求分析，系统建模和软、硬件划分，并详细描述了数 据采集系统的设计方案。 第四章数据采集系统硬件设计及实现。介绍了数据采集系统硬件设计及实 现。阐述基于f p g a 的介质损耗数据采集系统中，硬件模块设计及外围电路设计， 并对系统硬件的抗干扰设计进行了简要叙述。 第五章数据采集系统软件设计。介绍了数据采集系统软件设计。总结和归纳 基于i p 软核的处理器系统设计方法，详细说明了基于n i o si i 核的介质损耗数据采 集系统的软件设计过程。 第六章总结与展望。总结可重用设计方法对设计基于f p g a 和i p 软核的嵌入式 系统的意义，以及基于f p g a 和i p 软核的嵌入式系统的优势和特点。同时指出介质 损耗数据采集系统设计工作中的特点和不足，展望后续工作。 第二章基于f p g a 及n i o si i 的可重用设计方法 7 第二章基于f p g a 和n i o si i 的可重用设计方法 本文第一章简要介绍了可重用的设计方法及其意义，目前要完成超过1 0 0 万 个逻辑门的a s i c 器件的n r e 设计成本相当昂贵。如果采用专用标准器件a s s p 产品，虽然设计制作成本低，却缺乏必要的知识产权保护和特定应用的限制。采 用f p g a 器件正是回避了a s i c 和a s s p 这两者不可更改性的主要缺陷，并针对工 程设计的可重构性和i p 资源的可重用性而使得系统设计师通过选择f p g a 达到降 低系统研发成本和延长产品的生存寿命的目的。本章将着重阐述f p g a 和n i o s i i 软核c p u 的特点及相关的可重用设计方法。 2 1 1f p g a 技术 2 1f p g a 的设计方法及可重用技术 f p g a 是在p a l ，g a l ，e p l d 等可编程器件的基础上进一步发展的产物。它 是作为专用集成电路( a s i c ) 领域中的一种半定制电路而出现的，既解决了定制电 路的不足，又克服了原有可编程器件门电路数量有限的缺点【l 。 f p g a 采用了逻辑单元阵列l c a ( l o g i cc e l la r r a y ) ，内部包括可配置逻辑模 块c l b ( c o n f i g u r a b l el o g i cb l o c k ) 、输出输入模块i o b ( i n p mo u t p u tb l o c k ) 和内 部连线( i n t e r c o n n e c t ) 三个部分。f p g a 的基本特点主要有： 采用f p g a 设计a s i c 电路，用户不需要投片生产，就能得到合适芯片。 f p g a 可以作为其它全定制或半定制a s i c 电路的样片。 f p g a 内部有丰富的触发器和i o 引脚。 f p g a 是a s i c 电路中设计周期最短、开发费用最低、风险最小的器件之 o f p g a 采用高速c h m o s 工艺，功耗低，可以与c m o s 、t t l 电平兼容。 f p g a 芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。 丰富的片上可编程逻辑资源。目前f p g a 的品种很多，有x i l i n x 的x c 系列、t i 公司的t p c 系列、a l t e r a 公司的c y c l o n e 系列等。 a l t e r a 公司于2 0 0 0 年提出了一种灵活、高效的s o c 解决方案s o p c 。 并且推出了一系列支持这种技术的芯片，包括a p e x 2 0 艘0 k e ，s t r a t i x ，s t r a t i xi i ， c y c l o n e 及c y c l o n ei i 等系列。 f p g a 实际上是由一系列逻辑单元的阵列构成，而每个逻辑单元均含有一个四 基于可重用技术的介质损耗数据采集系统设计 输入函数发生器、一个进位逻辑和一个存储单元( 触发器) 。这些阵列单元通过可 编程连线阵列可实现逻辑单元之间的互连，也可实现和可编程i o 单元的互联。如 果说半定制门阵列是由晶体管阵列所组成，f p g a 就可称为由逻辑单元的阵列组 成。在门阵列设计中，布线是专门设计且不可编程，而f p g a 的布线资源却由密 度的可编程开关来实现相互间的连接，且这些布线资源又可实现逻辑单元与逻辑 单元、逻辑单元与i o 单元之间的可编程连接。总的来说，f p g a 的逻辑单元从功 能上说不算复杂，但它却可由各逻辑单元的级联组合来创建很大的函数功能。 f p g a 具有用户可编程特性的逻辑功能块排成阵列位于芯片的内部，在芯片四 周有可编程的i o ，连接功能块和i o 的可编程互连线均匀分布于阵列的行与列之 间。按照其编程的方式和功能块的结构可以分为s r a m 查找表型和反熔丝多路开 关型两大类。前者常以四输入的s r a m 查找表和一个触发器构成可编程逻辑功能 块，以s r a m 实现功能的配置，因此配置在掉电后丢失，所以要求每次上电进行 配置，但可以实现系统内可再编程、系统运行器件再编程、网络上远程配置等特 性；后者常以多路转换器构成可编程逻辑功能块，以反熔丝元件作为编程器件， 因此为一次编程，不可再编程。 为实现片上系统( s o c ) 的要求，各大f p g a 厂商分别推出了新一代的可以实现 系统级设计的f p g a 。新一代f p g a 可以解决一些过去要用各种不同专用器件才能 对付的问题，如锁相环、s r a m 和电压转换缓冲器等，其结构从系统集成、系统 存储、系统时钟和系统接口等方面满足片上系统的要求。 1 、系统集成 新一代f p g a 结构中，将逻辑单元连同其通用布线资源组合形成一定的可配 置逻辑块或逻辑阵列，通过这样的可配置逻辑块中的四输入查找表的级联，可以 实现多个输入的函数和多路转换器，以完成复杂的逻辑功能。对于高密度的设计， 在典型的f p g a 结构中，长延时互连问题很大。但现在某些新的器件是以大量路 由资源提供快速的互联和可预知的延时性能，围绕着可编程i o 模块的可配置逻辑 功能块阵列，全部互连于一个高效的分段路由结构，由于芯片内核向量式互连， 所以器件性能可以前后一致，而且不论内核体积大小或数目多少，器件性能都不 会因内核以外有外设改动而受到影响。这些结构上的新特性都为单片上集成系统 提供了方便的条件。 2 、系统存储 系统级设计要求f p g a 不仅具有可编程的逻辑功能块、i o 功能块和互连布线 资源，还必须提供第四种可编程资源，即片内r a m 。s r a m 查找表结构的f p g a 可以实现片内分布式r a m 。进入深亚微米工艺，芯片尺寸己从逻辑限制变为焊盘 限制，因此芯片内核由空间实现片内块式r a m 。此外，把延时锁定环和i o 功能 块结合起来，便可以为任意数量的芯片外存储器提供2 0 0 m h z 的存取速度。 第二章基于f p g a 及n i o s i i 的可重用设计方法9 3 、系统时钟 对于高密度的器件，时钟分配是一个大问题。在系统级设计中，时钟脉冲相 位差过大，就会限制系统的性能，在每一个时钟周期内失去宝贵的若干纳秒。新 一代f p g a 器件中有独立的延时锁相环，允许内、外时钟进行同步来解决这个问 题和消除系统时钟脉冲相位差，可以达到横跨整个器件的时钟到输出的延时小于 4 n s 。实现对时钟信号的倍频和分频，以及0 。、9 。、1 8 0 。、2 7 0 。的相位移，芯 片到芯片之间的通信达到2 0 0 m h z ，1 0 0 地提高系统的性能。延时锁相环是f p g a 内第一次完全由数字方式实现的锁相环。利用可编程延时线和控制逻辑一起来选 择延时以匹配时钟信号的分配。数字时延时，锁相环是无条件稳定的，并且不累 加相位误差。 4 、系统接口 在深亚微米时代进行高性能的系统级设计时，设计者期望有不同的i o 标准， 允许与各种类型的器件连接实现应用。如处理器、存储器、专用标准总线和混合 信号的接口，能提供工业标准、i e e e j d e ci o 标准等。新型系列器件分别采用不 同的技术，使i o 标准可以与不同的器件连接使用。 2 1 2f p g a 设计方法 可编程逻辑器件的设计是指利用开发软件和编程工具对可编程器件进行开发 的过程口7 1 。一个完整的f p g a 设计流程包括电路设计与输入、设计验证( 功能仿真、 综合、综合后仿真) 和设计实现( 布局布线、布线后仿真、下板调试) 三个部分， 其完整的设计流程如图2 1 所示。 l 、设计输入 电路设计与输入是根据工程师的设计方法将所设计的功能描述给e d a 软件。 常用的设计输入方法有原理图设计和硬件描述语言( h d l ) 输入方法。波形输入和 状态机输入方法是两种常用的辅助设计输入方法i 原理图输入方法早期应用得比较广泛，它根据设计要求，选用器件、绘制原 理图、完成输入过程。这种方法的优点是：直观、便于理解、元件库资源丰富。 但在大型设计中，这种方法的可维护性差，不利于模块建设与重用。更主要的缺 点是：当所选用芯片升级换代后，所有的原理图都要做相应的改动。 目前进行大型工程设计时，最常用的设计方法是h d l 设计输入法。其中影响 最为广泛的h d l 语言是v h d l 和v e r i l o gh d l 。它们的共同特点是：利于由顶向 下设计，利于模块的划分与复用，可移植性好，通用性好，设计不因芯片的工艺 和结构的变化而变化，更利于向a s i c 的移植。 1 0基于可重用技术的介质损耗数据采集系统设计 图2 1 完整的f p g a 设计流程 2 、设计实现 将所做的原理图或h d l 设计使用专用的仿真工具进行功能仿真( 前仿真) 后 就可以进行逻辑综合。综合结果的本质是一些由与、或、非门，触发器，r a m 等 基本逻辑单元组成的逻辑网表，它与芯片实际的配置情况还有较大差距。这时应 该使用f p g a 厂商提供的工具软件，根据所选芯片的型号，将综合输出的逻辑网 表适配到具体f p g a 器件上，这个过程就叫做实现( i m p l e m e n t a t i o n ) 过程。 3 、设计验证 电路验证的基本思路就是用配置好的f p g a 替代计算机主板上的c p u 芯片， 让程序在其上运行以验证所设计的c p u 核的功能。设计开发的最后步骤就是在线 调试或者将生成的配置文件写入芯片中进行测试。 为了正确设计芯片，从设计系统规范到最后布局布线的整个过程中，都必须 在不同的阶段进行仿真和验证。 壹 第二章基于f p g a 及n i o si i 的可重用设计方法 l l 2 1 3 基于f p g a 的可重用设计模式 对于使用f p g a 的用户来说，如果想顺畅地使用可重用设计方法，实际上要 按照应用的三个不同层次，逐步认识所使用的可重用设计模式。 模式一：从f p g a 本身的可编程特性，实现系统设计的可重构和可配置的灵 活应用。实际上这是f p g a 技术在系统设计中的最基本应用，即电路的可重用性。 系统设计中的硬件结构可变性称为可定制性；系统设计完成后，即使已成为产品 后仍能随开发者甚至用户的要求随时进行硬件结构的重构，这称为可重配置性。 模式二：f p g a 是由大量逻辑宏单元构成的，通过配置可以使这些逻辑宏单元 形成不同的硬件结构，从而构成不同的电子系统，完成不同的功能。正是f p g a 的这种硬件重构的灵活性，使得设计者能在f p g a 设计中依赖越来越规范的i p 核 资源，即利用i p 核的可重用性。f p g a 的可重用资源库( 处理器、协处理器和外 设i p 核等构成) 成为设计的关键。 模式三：越来越多的e d a 设计工具正在使算法模型和软件代码转换成硬件的 这一过程自动化。正是利用可靠的综合工具，使f p g a 的开发支持更高级别的抽 象设计，可以直接应用算法级仿真结果，完成模型设计到硬件实现的一体化设计。 这就是目前可重用设计的最高层次，即利用算法模型的可重用性。 2 2n i o si i 的设计方法 2 2 1n i o si i 软核处理器 a l t e r a 公司的n i o si i 系列嵌入式处理器，扩展了目前世界上最流行的软核 嵌入式处理器的性能，将n i o si i 嵌入到a l t e r a 的所有f p g a 中，用户可以获得 超过2 0 0 d m i p s 的性能1 1 引。设计师可以从开发系统中选择三种处理器以及超过6 0 个的i p 核，创建最适合他们需要的嵌入式系统。此外，还可以根据需要调整嵌入 式系统的特性、性能及成本，利用其功能强大、易用的开发工具和功能完全的开 发包，将产品推向市场，扩展产品的生命周期，并且避免处理器的更新换代。 n i o si i 核是用户可随意配置和构建的3 2 位1 6 位总线指令集和数据通道的嵌 入式系统微处理器i p 核，采用a v a l o n 总线结构通信接口，带有增强的内存、调试 和软件功能。此外，基于q u a r t u s i i 平台的用户可编辑的n i o s i i 核含有许多可配置 的接口模块核，包括可配置高速缓存模块、可配置r s 2 3 2 通信口、s d r a m 控制 器、标准以太网协议接口、d m a 、定时器、协处理器等。在植入f p g a 前，用户 可以根据设计要求，利用q u a r t u si i 和s o p cb u i l d e r ，对n i o si i 及其外围设备进行 1 2 基于可重用技术的介质损耗数据采集系统设计 构建，使该嵌入式系统在硬件结构、功能、资源占用等方面全面满足用户系统的 设计要求。在f p g a 资源允许的情况下，同一f p g a 中还可以被植入多个n i o si i 核。除此之外，用户还可以通过m a t l a b 和d s pb u i l d e r ，或直接使用v h d l 等硬件 描述语言进行设计，为n i o si i 嵌入式处理器设计各类加速器，并以指令形式加入 n i o s i i 的指令系统中。 简单说来，n i o si i 是一个处理器的i p 核【l5 1 ，系统设计者可以将它放入f p g a 中，它只占芯片内部很少的一部分逻辑单元，成本较低。n i o s i i 软核处理器是一个 基于流水线的精简指令集通用微处理器，时钟信号频率最高可达7 5 m h z ，其指令 集的大部分指令均可在一个时钟周期内完成。 使用n i o si i 软件开发工具能够一键式自动生成适用于系统硬件的专用c c + + 运行环境。n i o s 集成开发环境( i d e ) 提供了许多软件模板，简化了项目设置。 软核处理器结合f p g a 的应用比起使用硬核处理器的优势在于，硬核实现缺乏灵 活性，通常无法使用最新的技术。随着系统日益先进，基于标准处理器的方案会 被淘汰，而基于n i o si i 处理器的方案是基于h d l 源码构建的，能够不断被修改以 满足新的系统需求，具有很大的可塑性、适应性，根据设计者的需要结合f p g a 芯片形成“新”的处理器。 n i o si i 的优势具体表现在以下几个方面【1 9 j ： 1 、嵌入式处理器的灵活配置。n i o s i i 的三种内核可以使设计人员在不同应用 场合下找到性能和面积的平衡点。 2 、大量支持的外设、储器和接口。n i o si i 处理器支持的外设种类和数量都可 以根据设计人员需要进行设置，例如d m a ( d i r e c tm e m o r ya c c e s s ) 通道 的数量完全按需设置和处理器相连。 3 、不同的调试级别。j t a g 运行控制模块，嵌入式逻辑分析仪等工具为软、 硬件设计人员提供不同的调试等级，而在调试通过后可以从系统中去掉调 试模块以节省逻辑资源。 n i o si i 的具体特性如表2 1 所示： 表2 1n i o si i 嵌入式软核处理器特性 种类特性 3 2 位指令集和数据宽度。 内部结构3 2 个通用寄存器和外部中断源。 2 g b y t e 寻址空间( 3 2 位地址线，低2 g b y t e 地址 空间连接c a c h e ，高2 g b y t e 地址空间桥接c a c h e ) 片内调试基于边界扫描测试j t a g 的逻辑测试、支持硬件 断点、数据触发以及片内、外调试跟踪。 定制指令最多2 5 6 个用户自定义指令。 第二章基于f p g a 及n i o s i i 的可重用设计方法 1 3 设计人员通常需要选择一个比实际所需的性能要高的处理器，从而为设计保 留余地，但这意味着更高的成本。而基于n i o si i 的系统性能是可以根据需求进行 裁剪的。用户可以通过下列方法来提升n i o s i i 系统性能【1 8 】： 1 、快速型内核。快速型n i o s i i f 内核具备6 级流水线，动态分支预测，性能 达到1 1 6 d m i p s m h z 。 2 、高性能的f p g a 。n i o si i 是一个负责的i p 软核，其性能与f p g a 紧密联系。 以n i o s i i 的硬件乘法器为例，设计人员可以选择使用软件模拟方式进行乘 法运算，也可以选择使用n i o si i 内置的硬件乘法器来加速乘法运算。在 c y c l o n e 器件上，硬件乘法器进行3 2 3 2 的整数乘法需要3 个时钟周期； 利用c y c l o n e i i 器件内置1 8 x 1 8 硬件模块，硬件乘法器进行相同运算需要 两个时钟周期；利用s t r a t i x s t r a t i x i i 器件内置d s p 硬件模块，硬件乘法器 进行相同运算需要一个时钟周期。 3 、多核处理器系统。设计人员不仅可以选择快速型n i o si i f 内核，还可以在 系统中集成多个处理器来提升系统性能，而且不必重新设计电路板，也不 会增加成本。 4 、自定义指令。用户可以定制最多5 1 2 个自定义指令，是处理复杂算术逻辑 和逻辑运算的最佳途径。从口核复用的角度看，设计人员要选择或自行 设计针对专用运算的i p 核，并通过定义指令接口标准和n i o si i 集成。 5 、自定义外设。通过将专用的硬件加速器添加到f p g a 中作为n i o s i i 处理器 的协处理器，这样系统就可以并行地处理大量数据。同样，设计人员需要 选择或自行设计针对专用算法的核，通过片内a v a l o n 总线或n i o s i i 的 i o 与n i o s i i 集成。 2 2 2a v a l o n 总线，h a l 库和自定义指令 基于n i o s i i 的嵌入式系