全加器.doc

课程设计（论文）课程名称： 数字电子技术基础 组 别： 19组 题 目： 全加器 院 （系）： 机械电子工程系 专业班级： 电子信息科学与技术0902 姓 名： 王 朋 辉 学 号： 200906030223 指导教师： 史 毅 敏 2011年12月30日 摘要全加器是组合逻辑电路中最常见也最实用的一种，考虑低位进位的加法运算就是全加运算，实现全加运算的电路称为全加器。而其功能设计可以根据组合逻辑电路的设计方法来完成。通过逻辑门、74LS138译码器、74LS153D数据选择器来实现一位全加器的电路设计，并且实现扩展的两位全加器电路。并且Multisim是一个专门用于电路设计与仿真的工具软件。它以界面形象直观、操作方便、分析功能强大、易学易用等突出优点，迅速被推广应用。关键词：Multisim，全加器，基本与非门，74LS138译码器，74LS153D数据选择器目 录0. 引言.41. 全加器的介绍.41.1 全加器的基本概念.4 1.2 全加器仿真设计分析.41.3 全加器的原理.52. 课程设计目的.53.不同方法的一位全加器设计.5 3.1用逻辑门设计全加器.5 3. 2 用74LS38译码器设计全加器.8 3.3用74LS153D数据选择器设计全加器.104. 观测仿真电路.12 4.1逻辑门仿真电路的分析.12 4.2 74LS138译码器仿真电路的分析.13 4.3 74LS153D数据选择器仿真电路的分析.155. 两位全加器的实现.16 5.1.原理.16 5.2创建电路.18 5.3 仿真电路的输出信号分析.196.收获与心得.197结束语.208. 参考文献.21一位全加器的设计0.引言 Multisim是一个专门用于电路设计与仿真的工具软件。它以界面形象直观、操作方便、分析功能强大、易学易用等突出优点，迅速被推广应用。Multisim仿真软件能将电路原理图的创建、电路的仿真分析及结果输出都集成在一起，并具有绘制电路图所需的元器件及其仿真测试的仪器，可以完成从电路的仿真设计到电路版图生成的全过程，从而为电子系统的设计、电子产品的开发和电子系统工程提供一种全新的手段和便捷的方法。数字系统的基本任务之一就是进行算术运算。而常见的加、减、乘、除等运算均可以利用加法运算来实现。所以，加法器就成为数字系统中最基本的运算单元，可广泛用于构成其它逻辑电路。1.全加器的介绍 1.1 全加器的基本概念 加法器是一种常见的组合逻辑部件，有半加器和全加器之分。半加器是只考虑两个加数本身，而不考虑来自低位进位的逻辑电路，就是两个相加数最低位的加法运算。全加器不仅考虑两个一位二进制数相加，还要考虑与低位进位数相加的运算电路。两个数相加时，除最低位之外的其余各位均是全加运算电路。 1.2全加器仿真设计分析 全加器是属于数字电子技术中的组合逻辑电路，其功能设计可以根据组合逻辑电路的设计方法来完成。通常有确定输入输出变量的个数和状态、列真值表、卡诺图化简出逻辑表达式、选择器件画出逻辑图。现在使用Multisim仿真软件，在组合电路分析设计时，将逻辑关系5种表达方式中的真值表、逻辑表达式、逻辑图任意一种写入软件内，就可以很方便地完成功能分析和设计。1.3 全加器的原理用门电路实现两个二进制数相加并求出和的组合线路，称为一个全加器。全加器可以处理低位进位，并输出本位加法进位。2.课程设计目的巩固和运用所学课程，理论联系实际，提高分析、解决计算机技术实际问题的独立工作能力。通过课程设计更清楚地理解下列基本概念：1.计算机中全加器的设计；2.全加器的工作原理；3.基本与非门的工作原理；4.74系列芯片的组成和工作过程；5.Multisim 软件的工作原理。在此基础上学会和锻炼以下能力：1.掌握全加器的组成、工作原理、时序图。2.掌握产生求和结果的逻辑表达式。3.掌握逻辑电路图的设计思路。4.熟练运用Multisim 软件进行电路的仿真。3.不同方法的一位全加器设计3.1用逻辑门设计全加器 1)原理当两个多位二进制数相加时，半加器只能用于最低有效位的加法。对于其他高位有效位，相加的数字是三个而不是两个，这是因为要考虑来自低位的进位位。这种运算称为全加，能实现全加运算的电路为全加器。两个一位二进制的加法运算的真值表如表所示。输入输出0000000101010010111010001101101101011111表（1）全加器的真值表由真值表得卡若图：本位向高位产生的进位（）的卡若图： 10 11 010000 0010011101 表（2） 相加的和（）的卡若图： 10 11 010000 0101101001 表（3）有卡若图得输出函数表达式： =（）+ =其中，、分别为加数和被加数；为低位向本位产生的进位；为相加的和；为本位向高位产生的进位。2）创建电路(1) 在元器件库中单击TTL，再单击74LS系列，选中74LS86D、74LS08D和4071BD_5V，单击OK确认。(2) 在元器件库中单击BASIC，再单击switch，选中Key=Space,单击OK确认。(3) 在元器件库中单击显示器件，选探灯来显示显示数据。为了便于观察，可将输入、输出信号均接入探灯。(4) 在元器件库中单击Word Genvertor(字信号发生器)，拖到指定位置，用它产生数码。(5) 在元器件库中单击逻辑分析仪，拖到指定位置，用它观测输出波形。接电路如（图一） 图（1）逻辑门构成一位全加器 3.2 用74LS38译码器设计全加器 1）74LS138译码器的介绍MSI 译码器74LS138D是3-8译码器，其逻辑符号如（图一的U1）所示。U1中A、B、C是地址输入端，G1、G2A、G2B是使能端，Y0、Y1、Y2、Y3、Y4、Y5、Y6、Y7是输出端，且输去低电平有效。输入变量的每一种取值组合只能使某一个输去有效。2）原理两个一位二进制的加法运算的真值表如表所示。输入输出0000000101010010111010001101101101011111表（4） 全加器的真值表 由全加器的真值表显然有： （,）= （,）=其中，、分别为加数和被加数；为低位向本位产生的进位；为相加的和；为本位向高位产生的进位。 3）创建电路(5) 在元器件库中单击TTL，再单击74LS系列，选中74LS138D，单击OK确认。这是会出现一个器件，拖到指定位置点击即可。(6) 在元器件库中单击MISC，再单击门电路，选中四输入与非门NAND4,单击OK确认，用两个与非门实现逻辑函数。(7) 在元器件库中单击显示器件，选探灯来显示显示数据。为了便于观察，可将输入、输出信号均接入探灯。(8) 在元器件库中单击Word Genvertor(字信号发生器)，拖到指定位置，用它产生数码。(9) 在元器件库中单击Sources（信号源），选中电源VCC和地，双击电源VCC图标，设置电压为5V。使能端G1接电源VCC，G2A、G2B接地。(10) 在元器件库中单击逻辑分析仪，拖到指定位置，用它观测输出波形。连接电路如（图二）（图二）74LS138D译码器构成一位全加器3.3用74LS153D数据选择器设计全加器1） 原理 由于一位全加器有三个输入信号A、B、C,而74LS153D仅有1端、0端（分别对应芯片管脚2、14）两个地址输入端，选A（图二中X5）、B（图二中X2）作为地址输入A1和A0（分别对应芯片管脚2、14）。已知全加器输出函数如下： 本位相加和 =*C+*B*+A*+A*B*C 本位向高位产生的进位 =*B*C+ A*C+A*B* +A*B*C 考虑到四选一MUX的输出 Y=*+*+*+*则相应的余函数为C、C。即现在(2脚)=A，(14脚)=B,若1（6脚)=1（3脚）=C，1（5脚）=1（4脚）=，则1Y（7脚）=。 同样，将表示为*0+*B*C+A*C+A*B*1，若四选一MUX的输入2（10脚）=0，2（11脚）=2（12脚）=C，2（13脚）=1，则2Y(9脚)=。因此用一片四选一MUX74LS153D即可实现函数和。2） 创建电路（1）在元器件库中单击TTL，再单击74LS系列，选中74LS153D，点击OK确认。（2）将74LS153D的使能端EN（1、15脚）接地，地址1（2脚）、地址0（14脚）接字信号发生器的2端、1端。变量C（图二中X1）接字信号发生器的0端，2D3（13脚）=1 接VCC，2D0（10脚）=0 接地。（3）用字信号发生器管脚2端、1端、0端做一个全加器三个输入信号A（图二中X5）、B（图二中X2）、C（图二中X1）。（4）在元器件库中单击显示器件，选探灯来显示显示数据。为了便于观察，可将输入、输出信号均接入探灯。（5）在元器件库中单击逻辑分析仪，拖到指定位置，用它观测输出波形。连接电路如（图3）。图（3）74LS153D数据选择器构成一位全加器4.观测仿真电路 4.1逻辑门仿真电路的分析 （1）双击Word Genvertor(字信号发生器)图标，在Address（地址）区，起始地址（Initial 栏）设为0000，终止地址（Final 栏）设为0007。 （2）在Controls（控制）区，点击Cycle按钮，选择循环输去方式。点击Pattern按钮，在弹出的对话框中选择Up Counter选项，按加计数方式进行编码。 （3）在Trigger区，点击按钮Internal，选择内部触发方式。 （4）在Frequency区，设置输出的频率为100HZ。 （5）进行仿真开关，可以观察运算结果 。探测器发光表示数据为“1”，不发光表示数据为“0”。图（4）逻辑门实现全加器 图（5）字发生器的设置分析结果：图（6）逻辑门实现全加器的逻辑分析仪的结果 4.2 74LS138译码器仿真电路的分析（1）双击Word Genvertor(字信号发生器)图标，在Address（地址）区，起始地址（Initial 栏）设为0000，终止地址（Final 栏）设为0007.（2）在Controls（控制）区，点击Cycle按钮，选择循环输去方式。点击Pattern按钮，在弹出的对话框中选择Up Counter选项，按加计数方式进行编码。（3）在Trigger区，点击按钮Internal，选择内部触发方式。（4）在Frequency区，设置输出的频率为100HZ.进行仿真开关，可以观察运算结果 。探测器发光表示数据为“1”，不发光表示数据为“0”。其中，X1、X2表示加数、被加数；X5表示低位向本位产生的进位；X4表示相加的和；X3表示本位向高位产生的进位。图（7）74LS138译码器实现全加器的逻辑分析仪的结果 4.3 74LS153D数据选择器仿真电路的分析（1）双击Word Genvertor(字信号发生器)图标，在Address（地址）区，起始地址（Initial 栏）设为0000，终止地址（Final 栏）设为0007.（2）在Controls（控制）区，点击Cycle按钮，选择循环输去方式。点击Pattern按钮，在弹出的对话框中选择Up Counter选项，按加计数方式进行编码。（3）在Trigger区，点击按钮Internal，选择内部触发方式。（4）在Frequency区，设置输出的频率为100HZ.进行仿真开关，可以观察运算结果 。探测器发光表示数据为“1”，不发光表示数据为“0”。图（8）74LS153D数据选择器实现全加器的逻辑分析仪的结果5.两位全加器的实现 5.1.原理 一个两位全加电路，输入：A=;输入：B=,输出S=;输出进位C=。且由一位全加器的原理可得真值表为：输入输出0000000000101000101000011110010001001011000110110011100110001001001110101000110110111100110110100111100111111101表（4）两位全加器的真值表由真值表得卡若图有： 10 11 01 00 00110101101011000001 1110表（5）的卡若图 10 11 01 000001 1110 0110100110010110表（6）卡若图 10 11 01 00 00000010011100110001 1110表（7）的卡若图由卡若图的输出函数表达式： =*+*+ =+ =+5.2创建电路 用3个异或门、3个与门、一个或门实现两位全加器电路，如图（9） 图（9）用逻辑门实现两位全加器电路其中，输入信号由字信号发生器产生，探灯X4、X3、X2、X1分别对应输入的B1、B0、A1、A0;探灯X5、X6、X7分别代表输出的S1、S0、C1；5.3 仿真电路的输出信号分析图（10）逻辑门实现两位全加器的逻辑分析仪的结果6.收获与心得通过本次课程设计对全加器器的设计和实现，确实积累和总结了不少的经验，锻炼了我的独立工作和实际动手能力，加深了对全加器工作原理的认识，提高了对复杂的综合性实践环节具有分析问题、解决问题、概括总结的实际工作能力，对涉及全加器项目的开发、设计过程有初步认识。经过这次短暂的课程设计，使我从中学到了不少的道理，真正的理解到，理论与实践之间还是有很大的距离，这必将有利于