（计算机应用技术专业论文）数字集成电路测试压缩方法研究.pdf

哈尔滨工程大学硕士学位论文 摘要 随着芯片设计向深亚微米工艺的推进，数字i c 的设计技术水平越来越 高，特征尺寸越来越小，集成密度越来越大。i c 制造能力的不断攀升对i c 测试提出了更大的挑战。为了保证高质量的i c 产品，我们要在产品制造之前 对其进行测试，因为它是保证i c 成品率的一个重要途径。已提出的各种设计 方法使得测试数据量极其庞大，而现有的测试设备的速度、存储容量和i o 通道的处理能力满足不了测试需求，从而成为限制高质量测试的瓶颈。因此 研究新型有效的数字集成电路测试生成、测试压缩算法具有十分重要的理论 价值和实际意义。 本文总结了近年来时延测试领域的研究成果，重点分析了测试数据压缩 技术，讨论了各种方法的优缺点。i c 制造工艺向深亚微米的推进带来许多新 问题，如串扰问题、定时问题等等，针对解决这些问题的新测试方法又大大 提高了测试成本。近几年为了降低测试成本，提高测试效率，提出了各种各 样的测试压缩算法，这些算法可以很好的提高测试压缩效率，这些方法大都 需要额外的硬件电路。本文给出了一种基于扫描链隐藏技术和x 一压缩的多扫 描电路的测试压缩方法全方位的测试压缩方法。该方法采用可变宽度的扫 描链解压缩方法对测试输入进行解压缩，并且测试响应结合了x - 压缩的优 点，测试响应整合器最小化故障被屏蔽的概率，扫描链的结构采取广播扫描 模式，在此基础上对其改进使其可同时处理取值相反的触发器。并行模式可 处理取值相同的测试向量以及与已有的测试向量的对应位互为反值的测试向 量。串行模式可进一步处理剩余的紧凑的测试向量值，由于并行部分采用反 相器可实现触发器复用，从而降低了硬件开销。 本文的测试压缩算法的优点是：可节省测试设备的存储需求，减少测试 输入输出引脚数和测试通道数，降低测试应用时间，从而全面提高测试激励 数据和测试响应数据的压缩率。实验结果证明了该算法的以上优势。 文章还研究了全方位的测试压缩方法在系统芯片上应用，并讨论了如何 实现这种i p 核测试压缩方法。 哈尔滨t 程大学硕十学位论文 关键词：测试压缩；解压缩电路；扫描树：不确定值 哈尔滨工程大学硕士学位论文 a b s t r a c t w i t h c h i pd e s i g n sa d v a n c i n g t ov d s m ( v e r yd e e ps u b m i c r o n ) e r a , t h ed e s i g n l e v e lo fd i g i t a li ci sb e c o m i n gi n c r e a s i n g l yh i g h e rw i t hs h r i n k i n gf e a t u r es i z e s a n dm o r ea n dl a r g e rd e n s i t y t oo b t a i nh i 曲q u a l i t yi cp r o d u c t s ，i ti sr e q u i r e dt o p e r f o r mi ct e s tf o rt h ep r o d u c t sb e f o r em a n u f a c t u r i n gt h e m ，b e c a u s ei ti so n e o f t h ei m p o r t a n tw a y st og u a r a n t e et h eq u a l i t yo ft h ef i n i s h e dp r o d u c t w k l et h e e v e r - e n h a n c i n gi cm a n u f a c t u r i n ga b i l i t i e sp o s eg r e a tc h a l l e n g e st oi ct e s t w h i l e t h ec u r r e n ta t ef a i l st h er e q u i r e m e n tb e c a u a eo fi t sr e s t r i c t e ds t o r a g e ，a v a i l a b l e p i n sa n du n b e a r a b l et e s ta p p l i c a t i o nt i m e t h ep r e v i o u s l yp m p o s e dd e s i g n sm o s t l y r e q u i r eh u g et e s td a t av o l u m e ，f o r m i n gab o t t l e n e c kt h a tr e s t r i c t sh i 曲q u a l i t yt e s t t e s tc o m p r e s s i o nh a sb e e nah e a t e dr e s e a r c ht o p i ci nr e c e n ty e a r s t h e r e f o r ei ti s s i g n i f i c a n tf o ru st oe x p l o r en o v e l ，e f f e c t i v et e s tg e n e r a t i o na n dt e s tc o m p r e s s i o n m e t h o d s t 1 1 i sp a p e ro v e r v i e w st h er c c 6 1 1 tr e s e a r c hw o r k0 1 1d e l a yt e s t i n g , f o c u s i n gf a u l t s e tc o m p a c t i o na n dt e s td a t ac o m p r e s s i o nf o rs c a nd e s i g n s ，a n da p p r o a c h e st o d e l a yt e s t i n ga r ea n a l y z e d , p r o sa n dc o n so fe a c hm e t h o di sd i s c u s s e d w i t ht h e e n h a n c e m e n to fi cm a n u f a c t u r i n ga b i l i t i e s m a n yn o wi s s u e ss u c ha sf f r o s s t a l k , t i m i n ge t ca r i s e a m o n gt h e ml o t so fn o v e lt e s ta p p r o a c h e st os o l v et h e s e p r o b l e m sr e q u i r eh i 曲t e s tc o s t s l a t e l y , v a r i o u sm e t h o d sh a v eb e e np r o p o s e dt o d e a lw i t ht h ep r o b l e m so fe v e r - i n c r e a s i n gt e s tc o s t sa n dt e s te 伍湎y t h e a c h i e v e dg o o dr e s u l t sp r o v et h ee f f e c t i v e n e s so ft h ep r e v i o u s l yp r e s e n t e d a l g o r i t h m s ；h o w e v e rt h e ya r em o s t l ya tt h ec o s to fe x t r ah a r d w a r eo v e r h e a d t o a l l e v i a t et h ep r o b l e m s ，w ep u tf o r w a r dad r a s t i ct e s td a t as c h e m eb a s e do ns c a n c h a i nc o n c e a l m e n ta n dx - t o m p a c tt e c h n i q u e sf o r m u l t i p l es c a nd e s i g n s a d j u s t a b l ew i d t hs c a nc h a i ns t r a t e g yi se m p l o y e df o rt e s ts t i m u l id e c o m p r e s s i o n , a n dt e s tr e s p o 璐et a k e st h ea d v a n t a g e so fx - c o m p a c t ar e s p o n s es i m p e rf u r t h e r m i n i m i z e st h ep r o b a b i l i t yo ff a u l tm a s k i n g t h ee n h a n c e db r o a d c a s t - s c a nb a s e d m o d ef o rc u t ( c i r c u i tu n d e rt e s t ) i sa b l et od e a lw i t hf f s ( f l i p f o p s ) w i t ht h e o p p o s i n gv a l u e sa sw e l l 勰t h ei d e n t i c a lv a l u e s t w om o d e sc a nh a n d l et h er e s t 哈尔滨t 程大学硕十学位论文 c o m p a c tf fv a l u e sa f i c rf i l l i n gt h eu n k l l o w nv a l u e s ：u n d e rp a r a l l e lm o d e t e s t v e c t o r sw i mt h es a n l ec o r r e s p o n d i n gb i tv a l u e sc a r lb ep r o c e s s e dc o n c u r r e n t l y a n di ft h e r ea r es u c ht e s tv e c t o r sw h i c hh a v et h ec o r r e s p o n d i n go p p o s i t eb i t v a l u e sa st h ee x i s t i n gt e s tv e c t o r s ，w ea l s op u tt h e mi np a r a l l e lp a r t t h es e c o n d m o d e - s e r i a lm o d ed e a l sw i t ht h er e s tc o m p a c tt e s tv e c t o r s d u et ot h eu s a g eo f i n v e r t e ri n p a r a l l e lp a r t ，h a r d w a r eo v e r h e a di sd e c r e a s e d t h em e r i t so fp r o p o s e da p p r o a c ha r ea sf o l l o w s t e s ts t o r a g er e q u i r e m e n ti s r e d u c e dd r a s t i c a l l y , a n dt e s ti n p u t o u t p u tp i n s ，t e s tc h a n n e l sc o u p l e dw i t ht e s t a p p l i c a t i o nt i m ed e c r e a s e ，t h u si m p r o v i n gt e s tc o m p r e s s i o nr a t i oc o m p l e t e l y t h e e x p e r i m e n t a lr e s u l t so nb e n c h m a r kc i r c u i t si s c a s 8 9d e m o n s t r a t et h ea d v a n t a g e s m e n t i o n e da b o v e s o c ( s y s t e m - o n - c h i p ) h a sb e e no n eo ft h eh o tr e s e a r c ht o p i c sw i t ht h er a p i d d e v e l o p m e n to fs c i e n c ea n dt e c h n o l o g y a sf o ri pc o r et e s tc o m p r e s s i o n , w ea l s o e x p l o r e dh o wt oi n t r o d u c et h ea b o v em e n t i o n e dm e t h o d ( d r a s t i ct e s tc o m p r e s s i o n ) i n t ot h i ss y s t e mh a r m o n i o u s m y a n di m p l e m e n t a t i o no ft h ei d e ai sa l s og i v e ni n t h i sp a p e r k e y w o r d s ：t e s tc o m p r e s s i o n ；d e c o m p r e s s o r ；s c a nt r e e ；x 哈尔滨工程大学 学位论文原创性声明 本人郑重声明：本论文的所有工作，是在导师的指导 下，由作者本人独立完成的。有关观点、方法、数据和文 献的引用已在文中指出，并与参考文献相对应。除文中已 注明引用的内容外，本论文不包含任何其他个人或集体已 经公开发表的作品成果。对本文的研究做出重要贡献的个 人和集体，均已在文中以明确方式标明。本人完全意识到 本声明的法律结果由本人承担。 作者( 签字) ：盈暨凶速 日期：如口7 年，月i 日 哈尔滨丁程大学硕+ 学位论文 第1 章绪论 集成电路( i c ) 产业包括四个分支：即集成电路设计、制造、封装与测 试。本章先就集成电路的测试做一个简单的叙述，然后介绍本文的章节安排。 1 1 集成电路测试研究的目的与意义 和其它任何产品一样，集成电路i c 被生产出来以后要对其进行测试，以 便确认i c 是否满足要求。i c 测试至少有以下三个方面的作用： 1 设计验证 当今i c 的规模已经历了从s s i ( 小规模集成电路) 、至i j l s i ( 大规模集成 电路) ，v l s i ( 超大规模集成电路) 直至u l s i ( 甚大规模集成电路) 的飞速发 展过程，无论是从经济的角度，还是从时间的角度，都不允许在一个芯片制 造出来之后，才用现场试验的方法对这个“样机”进行测试，而必须是在计 算机上用测试的方法对设计进行验证，这样既能保证i c 的成品率又降低i c $ 0 造成本。 2 产品检验 一个不合格的i c 产品可能是由于i c 生产中的某个环节出现了错误。因 此，要保证生产出合格的i c 产品就必须严格地对i c 生产的全过程进行测试。 只有经过严格测试过产品才能出厂。组装厂家对购买进来的各种i c 或其它元 件，在它们被装入系统之前也经常进行测试。 3 运行维护 为了保证运行中的系统能可靠地工作，必须定期或不定期地进行维护。 丽维护之前首先要进行测试，看看是否存在故障。如果系统存在故障，则还 需要进行故障定位，至少需要知道故障出现在那一块电路板上，以便进行维 修或更换。 由此可以看出，i c 测试贯穿在i c 设计、制造及应用的全过程，被认为是 i c 产业中一个重要的组成部分。有人预计，到2 0 1 2 年，i c 测试所需的费用将 在设计、制造、封装和测试总费用中占8 0 - 9 0 的比例，这里主要研究如何 哈尔滨t 程大学硕十学位论文 对封装前的i c 产品进行测试生成、测试压缩。 1 2 集成电路测试分类 1 2 1 根据测试的目的分类 1 验证测试( v e r i f i c a t i o nt e s t i n g ) 当一款新的芯片第一次被设计并生产出来时，首先要接受验证测试。在 这一阶段，将会进行全面的功能测试和交流( a c ) 及直流( d c ) 参数测试。通过 验证测试，可以诊断和修改设计错误，测量出芯片的各种电气参数，并开发 出将在生产中使用的测试流程。 2 生产测试( m a n u f a c t u r i n gt e s t i n g ) 当i c 的设计方案通过了验证测试，进入量产阶段之后，将利用前一阶 段调试好的流程进行生产测试。生产测试的目的就是要明确地做出被测i c 是否通过测试的决定。因为每块i c 都要进行生产测试，所以降低测试成本是 这一阶段的首要问题。因此，生产测试所使用的测试输入数( 测试集) 要尽 可能的小，同时还必须有足够高的故障覆盖率。 3 老化测试( b u r n - i nt e s t i n g ) 每一块通过了生产测试的i c 并不完全相同，其中有一些可能还有这样 或那样的问题，只是暂时还没有发现，最典型的情况就是同一型号i c 的使用 寿命大不相同。老化测试为了保证产品的可靠性，通过调高供电电压、延长 测试时间、提高运行环境温度等方式，将不合格的i c 筛选出来。 4 接受测试( a c c e p t a n c et e s t i n g 。i n c o m i n gi n s p e c t i o n ) 当i c 送到用户手中后，用户将进行再一次的测试。如系统集成商在组 装系统之前，会对买回来的i c 和其它各个部件进行测试。只有确认无误后， 才能把它们装入系统n ，。 1 2 2 根据生成测试集时所使用的依据分类 1 面向功能的测试 面向功能的测试认为被测电路c u t ( c i r c u i tu n d e rt e s t ) 应该具有设 计说明书所规定的特定功能，需要对这些功能一项一项地进行全面测试。如 果这些功能全部满足，则认为c u t 没有问题。这种测试方法主要用于验证测 2 哈尔滨工程大学硕士学位论文 试，所需要的测试集通常都比较大，不便用于生产中进行测试。 2 面向结构的测试 面向结构的测试不管电路的功能如何，均针对电路的结构来进行测试， 它要被测电路中的元器件及其之间的连接是否正常。面向结构测试的最大好 处是可以开发出各种各样的测试生成算法来自动生成测试向量，而且测试集 精练，能够有效地评估测试效果。面向结构的测试在i c 生产测试中得到了广 泛的应用。 1 2 3 其他测试分类方法 测试涉及到测试生成、测试施加、测试分析几个过程。按测试生成的方 法，测试可分为穷举测试、伪穷举测试、伪随机测试和确定性测试。按测试 施加的方式，测试可分为片外测试和片上测试。按测试向量施加的时间，测 试可分为离线测试和在线测试。下面简单介绍这些测试方法。 1 穷举测试和伪穷举测试 对电路的每一个状态及所有的状态转换都予以测试向量生成，把这些测 试向量施加到被测电路的方法就称为穷举测试。穷举测试的优点在于易生成 测试向量和完全故障覆盖率，但该方法只适合于小规模的纯组合电路。此种 测试方法不需要故障模型。伪穷举测试与穷举测试的区别在于测试向量的施 加具有随机性，伪穷举测试多用来解决时序问题。 2 伪随机测试 伪随机测试的特征是测试向量的每一位都是随机产生的，它按照数学上 的特征多项式采用l f s r 来生成。它的优点是生成测试向量的成本最小。伪随 机测试方法需要通过模拟来排列测试序列和计算测试覆盖率，对于固定型故 障，该方法的故障覆盖率可达到8 5 以上。伪随机测试已成为s o c 测试的主 要方法之一，例如，b i s t 和存储器测试中都采用伪随机测试。 3 确定性测试 确定性测试是基于故障的测试，它是对特定故障类型生成测试向量。一 般由自动测试模式生成a t p g 工具完成测试向量的生成。a t p g 采用的生成算 法有d 算法、p o d e m 算法等，往往需要通过迭代来加速生成过程。该测试方 法的优点是生成的测试向量个数少，但是测试生成方法非常复杂，生成时间 哈尔滨工程大学硕士学位论文 较长。 4 片外测试和片上测试 保持合理的芯片测试，以尽可能减小来自外部电路的影响。这样就可以 把测试功能分解为片外测试和片上测试，从而达到测试的优化。片外测试是 把测试单元置于芯片外部的测试方法，而片上测试则是在芯片上嵌入测试单 元的测试方法。 5 离线测试和在线测试 离线测试是指测试施加时电路处于非工作状态，而在线测试则是指测试 施加时电路处于正常工作状态。在线测试时需要更多的技术，优点是可以测 试瞬时故障和间歇性故障。 1 3 集成电路测试经济学 1 3 1d f t ( 可测性设计) 对芯片面积的开销 过去在讨论d f t 的经济因素的时候，谈的最多的就是面积开销。与其它 因素相比，芯片面积的开销是最容易量化为成本的，因此在早期的d f t 成本 模型中，往往是以面积作为核心因素。这种考虑的更重要的原因是在过去芯 片规模和当时d f t 技术条件下，芯片面积开销是非常巨大的，但是随着工艺 水平的提高，被测电路的开销占总芯片面积的比例将降低。尽管芯片面积开 销的比例在减小，但是这个成本仍然是芯片商需要谨慎考虑的问题，因为任 何1 - 3 成本的增加仍然会使利润降低。当然如果系统集成商确实需要系统 级的测试或者能给芯片商自己带来好处的时候，比如测试成本的下降，上市 时间的缩短等等，芯片面积开销的增大会被这些有利因素抵消掉。 1 3 2d f t 对性能的影响 不管何种o f t 技术，都或多或少地会对芯片的性能产生影响，比如边界 扫描要在每一个输入输出端e l 处插入边界扫描寄存器( b s c ) ，至少在正常工作 的时候信号要多通过一个多路开关，这就带来了额外的延时，降低了芯片的 性能。随着工艺发展到深亚微米时代，连线延时已经取代了门延时在芯片总 时延中的位置；同时时钟频率越来越高，单个连线的延时在总延时的比重下 降，因此d f t 带来的性能下降问题在很大程度上得n t 缓解。 4 哈尔滨丁程大学硕十学位论文 1 3 3d f t 对成品率的影响 制造商对测试的要求是要降低芯片的逃逸率( e s c a p e ，即有故障的芯片 没有被检测出来) ，有效测试能大大降低逃逸率，d f t 的作用在于方便测试， 提高故障覆盖率，从而降低逃逸率。一般说来，应该在测试成本与取得的逃 逸率之间进行折衷，并不是故障覆盖率越高，逃逸率越低就好，这会大大增 加测试成本。 1 3 4d f t 对芯片上市时间的影响 产品的上市时间对于企业至关重要，上市时间对于企业利润的影响一般 采m c k i n s e y 的研究成果，其两个重要的结论如下：上市时间晚3 个月，利润 减少1 0 ；上市时间晚6 个月，利润减少3 3 。当然他没有给出何时产品应该 上市，所以这个模型也不能用来确切估计上市时间对利润的影响，但是至少 看出利润对上市时间是极为敏感的。与芯片测试相关的影响上市时间因素有： 被测电路的设计时间、测试设备( a t p gt e s ts i m u l a t i o n ) 及设计与工艺调 试。 无疑被测电路设计( t c d ) 将推迟上市时间，缩短t c d 时间的方法应该 是开发与设计流程一致和相互配套的d f t 设计软件。测试准备包括测试矢量 的编写和模拟，一个高效的测试矢量集能缩短e - s o r t 的时间，但同时也要付 出相当长的时间来编写和模拟矢量集。d f t 无疑能降低测试准备时间，是否 采用高效的矢量集取决于芯片的类型，如果是一个销量大的芯片，花一两个 月来准备矢量集是合理的，但一个销量小的芯片则划不来。 1 4d f t 的常用方法 测试是通过控制和观察电路中的信号，确定电路是否正常工作的过程。 因此，可控制性和可观察性是电路可测试性问题中最基本的两个概念。可测 试性设计技术的目的就是试图增加电路节点的可控制性和可观测性，从而有 效地、经济地完成芯片的生产测试。 可测试性技术的方法可分为功能点测试、基于扫描技术的结构化测试和 内建自测试。 哈尔滨工程大学硕士学t i ) = 论文 1 4 1 扫描测试 结构化d f t 技术对电路结构进行总体上的考虑，只增加了用于测试的内部 逻辑电路，就可以访问芯片内部电路节点，按照一定的d f t 规则进行被测电路 设计，具有通用性好和自动化程度高的特点。 扫描技术是指通过将电路中任一节点的状态移迸或移出来进行测试定 位的手段，其特点是测试数据的串行化。通过将系统内的寄存器等时序元件 重新设计，使其具有可扫描性，测试数据从芯片端口经移位寄存器等组成的 数据通路串行移动，并在数据输出端对数据进行分析，以此来提高电路内部 节点的可控制性和可观察性，达到测试芯片内部节点的目的。扫描技术分为 全扫描技术、部分扫描技术和边界扫描技术。 全扫描技术就是将电路中所有的触发器用可扫描触发器替代，使得所有 的触发器在测试的时候链接成一个移位寄存器链，称为扫描链。这样，电路 在测试时就可以分成纯组合逻辑的测试和移位寄存器链的测试。电路中所有 的状态可以从原始输入和输出端得到控制和观察。全扫描技术可以显著的减 少测试生成的复杂度和测试费用，但这是以牺牲芯片面积和降低系统速度为 代价的。 部分扫描的方法是只选择一部分触发器构成扫描链，降低了扫描设计的 芯片面积开销，减少了测试时间。其关键技术在于如何选择触发器。对部分 扫描技术的研究主要在于如何减少芯片面积、降低对电路性能的影响，提高 电路的故障覆盖率和减小测试矢量生成的复杂度等方面。 边界扫描技术是各i c 带l j 造商支持和遵守的一种扫描技术标准，起先主要 用于对印刷电路板的测试，它提供一个标准的测试接口笱化了印刷电路板的 焊接质量测试。它是在i c 的输入输出端口处放置边界扫描单元，并把这些扫 描单元依次连成扫描链，然后运用扫描测试原理观察并控制芯片边界的信号。 边界扫描技术也可用于对系统芯片进行故障检测，但是由于这种测试观测方 法要将所有的并行输入输出数据串行化，测试时间相当长，因此这种方法目 前一般用于对板级系统的互连测试与电路板之间的互连测试。 1 4 2 功能点测试 功能点测试技术可用于特殊电路和单元的测试。它是针对一个已经定型 6 哈尔滨工程大学硕+ 学位论文 的电路设计中的测试问题而提出的。该技术有分块、增加测试点、利用总线 结构等几种主要方法。 分块法采用的技术有机械式分割、跳线和选通门等。机械式分割是将整 个电路分割为多块。这样虽然使得测试生成故障模拟的工作量减少，但是却 不利于系统的集成，费用也大大增加。采用跳线的方法则会引入大量的i o 端口。而选通门的方法则需要在设计中引入大量的输入、输出端口以及完成 选通功能所必须的模块。 增加测试点是提高电路可测试性最直接的方法。其基本方法是将电路内 难于测试的节点引出，作为测试点，如果测试点自接用作系统的原始输入， 则可以提高该电路节点的可控性，如果测试点用作系统的原始输出，则可以 提高电路的可观察性。该方法的缺点是由于引脚数目的限制，所能引入的测 试点数目非常有限。 利用总线结构类似于分块法。它将电路分成若干个功能块，并且与总线 相连，可以通过总线测试各个功能模块，改进各功能模块的可测试性。这种 方法的缺点在于不能检测总线自身的故障。 功能点测试技术的缺点在于它不能解决成品电路的测试筛选生成问题， 只能用来辅助分析测试：另外，它需要在电路中每个测试点增加可控的输入 端和可观察的输出端，因此而增加了附加的连线与i 0 端口，给后端的布局布 线带来了较多的麻烦，也使得芯片面积的开销较大。 1 4 3 边缘扫描测试技术 2 0 世纪8 0 年代，一个来自欧洲的由测试工程师组成的小组，即j e t a g ， 开发了一种适用于板级和芯片级功能测试的方法。后来，北美的工程师也加 入了该工作组，则改名为j t a g 。该方法是在器件的周围加上移位寄存器，称 之为边缘扫描。该小组负责指定边缘扫描的国际标准，也就是i e e es t d1 1 4 9 1 a 。边缘扫描体系机构中的基本部件就是边缘扫描单元。它可以将数据移至器 件中的核心逻辑或移至核心逻辑的周围，当然这要根据所选择的测试模式1 2 。 边缘扫描单元是一种多用途的存储单元，通过它可以向核心逻辑输入信 号，而核心逻辑也可以通过边缘扫描单元向外输出数据。在器件原始输入端 的单元称为“输入单元”；而在原始输出端的称为“输出单元”。这些单元 哈尔滨工程大学硕士学位论文 可以捕获数据，通过并行的方式将数据送入器件的核心逻辑，或者通过串行 的方式在核心逻辑的周围进行移位，这要取决于所选择的测试模式。并行的 工作模式下，边缘扫描单元中移位寄存器被配置成并入、并出( 即p a r a l l e l i n p a r a l l e l o u t ) 。在进行捕获操作时，信号通过器件的输入引脚加载到输入单 元，而核心逻辑输出至器件的输出引脚的信号值加载到输出单元中，并行卸 载操作也称为“更新”操作( b p u p d a t e ) 。在进行更新操作时，存储在输入单 元的信号值输入至核心逻辑，而替代原有的值，而存储在输出单元的信号值 则输出至状态值的输出引脚。边缘扫描中的串行模下，数据可以从专用的测 试输入端口( t d i ) 开始，在移位寄存器之间进行移位，并最终从测试输出端 口( t d o ) 输出。 边缘扫描测试可以用于检测制造中的缺陷，这些缺陷包括：缺少的器件、 损坏的器件、电路的短路和断路、错放的器件、有故障的器件，而这些故障 可能是由以下多方而的因素造成的；电冲击( 静放电) 、机械冲击( 错误地操 作) 以及热冲击( 焊点) 。上述的问题容易出现在器件的外围部分，比如焊接 处或是器件间的连接处。很少发现没有外围错误的核心逻辑错误。 因此边缘扫描逻辑大都安排在核心逻辑的周围，或者在连接器件的路径 的周边位置上。边缘扫描测试可以用来测试单一器件的核心逻辑的功能，也 可以用来测试器件间的连接是否正确。一个器件的核心逻辑功能测试称为内 测试( i n t e s t ) ，而互连结构的测试称为外测试( e x t e s t ) 。外测试提供了一 种寻找断路或短路的方法。而内测试提供了一种关于器件核心逻辑的最小功 能，比如：存在性测试。t 。 1 4 4 内建自测试技术b l s t 内建自测试技术对数字电路进行测试的过程可分为两个步骤：首先将测 试信号发生器产生的测试序列施加到被测电路，然后由输出响应分析器检查 被测电路的输出序列，以确定电路是否存在故障以及故障的位置。 b i s t 主要完成测试序列生成和输出响应分析两个任务。通过分析被测电 路的响应输出，判断被测电路是否存在故障。因此，对数字电路进行b i s t 澳0 试，需要增加三个硬件部分：测试序列生成器、输出响应分析器和测试控制 部分。 哈尔滨t 程大学硕十学位论文 在测试序列生成器中，有确定性生成、伪穷举测试生成和伪随机测试生 成等几种方法。确定性测试方法是一种针对特定的电路故障进行测试的方法， 虽然可以得到很高的故障覆盖率，但硬件开销大，仅在测试码个数较少的时 候采用。 伪穷举测试的方法是把所有可能输入都加以计算的测试方法。它的最大 特点是故障覆盖率可以达到1 0 0 9 6 ，但其计算量与输入端子呈幂次方关系，因 此计算量很大。如果将电路分为多个原始输入变量互相独立的块，则测试数 将大大减少。伪穷举法就是这样一种压缩测试向量的方法。伪穷举法也具有 很高的故障覆盖率，但伪穷举法对电路进行划分比较困难，有相当的局限性。 而由于加入了附加硬件，可能对电路性能产生负面效应。 伪随机测试是一种广泛使用的测试方法，该方法可以对被测试电路产生 大量的测试代码，而且硬件电路开销较小，同时具有较高的故障覆盖率。线 性反馈移位寄存器l f s r ( l i n e a rf e e d b a c ks h i f tr e g i s t e r ) 就是这样一种 测试代码生成电路。 实现输出响应分析的方法有r o m 比较逻辑法、多输入特征寄存器法和跳 变计数器法等。r o m 比较逻辑法是将正确的响应存储在芯片内的r o m 中，在测 试的时候，将其与测试响应进行比较，但这种方法会因为占用太多的芯片面 积而毫无实用价值。多输入特征寄存器方法是将被钡4 试电路中各节点的响应 序列进行处理，得到与测试响应序列等长的特征字( s i g n a t u r e ) ，然后与无 故障电路节点的响应序列特征值进行比较，如果两者相同，则说明电路正常， 否则表明被测试电路有故障存在。跳变计数器法是通过比较输出响应的跳变 总数，来判断被测试电路是否正常上作，因此需要存储和比较跳变次数，从 而使得所需要的存储空间与测试时间都得到大幅度的降低。但是后面两种方 法是以牺牲故障覆盖率为代价的实现d f t 的工具应该首推m e n t o r 公司。 f a s t s c a n 可以用于全扫描逻辑电路的测试：f l e x t e s t 贝u 可以用于解决部分扫 描设计问题；l b i s t a r c h i t e c t 则用来生成逻辑电路的b i s t 部分，适用于i p 或 宏模块的内建自测试设计：m i s t a r c h i t e c t 可以用来实现存储器的b i s t ； b s d a r c h i t e c t 可以用来生成边界扫描电路。 s y n o p s y s 公司也有自己的d f t 实现工具：d f tc o m p i i e r 用来完成可测试 性设计综合；t e t r a m a x 用来生成a t p g ( a u t ot e s tp a t t e r ng e n e r a t i o n ) 测 9 哈尔滨t 稃大学硕十学位论文 试向量；v e r ad e v e l o p e r sk i t 贝u 是测试平台开发和测试向量自动生成工具。 1 4 5 外建自测试技术b o s t 外建自测试b o s t ( b u i l do u ts e l ft e s t ) 技术是将传统的内建自测试 b i s t 技术中部分测试功能转移到被测试芯片之外，芯片上既能够完成内建自 测试的主要功能，同时又不需要将整个实现内建自测试的硬件放在芯片上， 设计者可以通过对芯片内外测试源的优化分配，以便能有效地降低测试成 本。 外建自测试b o s t 又可分为功能性b o s t 和结构性b o s t 。功能性b o s t 涉及的 是基于被测电路功能描述的测试，常采用功能级或高级的故障模型，诊断软 件常采用这种测试方式。结构性b o s t 涉及的是基于被测电路结构描述的测 试，通常测试生成和测试响应的压缩都采用一定形式的线性反馈移位寄存 器。 1 5 本文的主要内容安排 本文所作的贡献主要在于重点研究了多扫描电路的测试压缩方法，并探 讨了本方法在i p 核测试压缩策略中的应用。 论文的组织结构安排如下： 第一章讨论了数字集成电路的测试分类方法，可依据测试目的、生成测 试集所使用的依据等方法进行分类；数字集成电路的测试经济学分析了哪些 经济因素影响i c 设计；可测性设计的常用方法有功能点测试、扫描测试和边 缘扫描测试技术以及内建自测试技术b i s t 和外建自测试技术b o s t ； 第二章综述了数字集成电路测试压缩技术的研究现状； 第三章重点研究目前主要的测试数据压缩方法，并提出了一种全方位的 多扫描电路的测试压缩算法，给出了算法的实现过程，并分析了试验数据； 第四章研究了s o c 测试技术，分析了s o c 测试的复杂性、测试的基本要 求，总结了s o c 测试压缩方法，并将前一章提出的针对多扫描设计的全方位 测试压缩方法应用到i p 核测试压缩方法中； 最后总结了全文，指出了将来可能的研究方向。 1 0 哈尔滨工程大学硕士学位论文 第2 章数字集成电路测试压缩方法 2 1 数字集成电路测试的研究现状 随着科技的飞速发展，i c 设计已进入v d s m 阶段。i c 特征尺寸越来越小， 时钟频率越来越高，这对i c 设计提出了很高的要求，因而许多问题随之产生。 其中电路定时问题是反映许多重要问题( 工艺变化、电源噪声、串扰、热效 应等等“1 ) 的源泉。其中影响电路定时行为的故障占主要地位，因而时延测试 变得越来越重要m 。 已有四种方法为集成电路的时延故障建模，它们分别是：门时延故障模 型、通路时延故障模型”1 、传播故障模型m 、x 故障模型m 。其中门时延故障 模型适用于大规模的电路，而通路时延故障模型在电路规模较大时通路数可 能与电路规模成指数关系，内存往往满足不了存储需求。因而适合用于小规 模电路。传播故障模型兼具跳变故障模型和通路时延故障模型的优点。由于 以上几个故障模型都是针对某个特定故障而建立的，因而不具普遍性，x 故 障模型给出了一个通用的故障模型，可使用未知的行为对各种故障进行诊断。 当前研究最多的当属通路时延故障的测试方法：比单通路敏化更优越的一种 基于波形敏化的单跳变敏化的方法，可对用传统方法不可敏化的通路进行敏 化，即可对某些非强健不可测的通路产生测试，以提高故障覆盖率，而且还 可为故障诊断提供有用信息；组合电路中基于s a t 的通路时延故障检测方法 把测试码生成问题转化成布尔可满足性问题n ，；基于伪路径剪枝技术可节省 存储空间“”；在电路中插入测试点进行通路时延测试的方法利用了线性规划 具有全局最优的特性，对测试点进行布局，可尽量减少对系统时钟的影响， 提高测试精度；由于传统的建模方法有其固有的缺陷，人们采用统计分析 的方法，其中有基于统计时序模型的机器学习方法。测试仅保证能够检测出 电路是否存在故障，而诊断可对进一步定位故障。故障的诊断方法有原因一 结果分析法和结果一原因分析法。通过分析电路中产生故障的地点与故障点 的输入在满足某些测试条件下的关系来这段电路故障属于结果一原因分析法 哈尔滨t 程大学硕十学位论文 “，。基于z b d d 的框架采用因果分析方法，克服以往的故障诊断方法在时间上 和空间上是枚举的缺点，可在时间和空间上非枚举地诊断通路时延故障“”。 现有的诊断算法不能区分非强健测试的时延故障，基于结果一原因分析法的 强健测试和非强健测试的时延故障诊断方法可使用无限模拟的方法进行故障 诊断。如何评价测试质量也是业界人士关注的一个焦点。模糊模型可用来分 析测试对的有效性n “。 i c 设计中，如何优化设计芯片的面积、降低测试功耗、节省测试应用时 间，从而尽可能减少制造成本始终是主流设计目标。已提出的各种测试算法 所生成的测试集很庞大，尤其当电路规模巨大时，对时间和空间的需求是不 现实的，因而如何设计一个高效的算法，在可接受的时间和允许的存储容量 下生成测试已成为需要优先考虑的问题。为解决该问题，可考虑降低功耗的 情况下生成测试“一。适应工艺变化的测试的静态压缩可降低空间需求，动态 测试压缩方法在静态压缩的基础上对其进行改进，使算法更具灵活性；对 于扫描设计可插入测试点来提高测试压缩效率n “。 2 1 1 数字集成电路测试方法 1 通路时延测试生成方法 通路时延澳4 试方法有基于s a t 的测试生成方法，基于机器学习的测试生 成方法，在电路中插入测试点的方法。 1 ) 基于s a t 的测试生成方法 通路时延故障的测试码生成问题可转化成布尔可满足性问题。任何满足 合取范式的输入赋值都是目标故障的一个测试。具体做法如下： 选定了一个给定故障的通路后，确定该通路是否可敏化成为一个条件搜 索问题。基于s a t 的方法用冲突子句来消除那些无解的搜索空间。而传统的 a t p g 用启发式方法来引导搜索过程去寻找可能的有解的空间。 伪路径剪枝技术可缩小搜索空间。对一个给定故障点，先区分最长可敏 化通路，选定一个最长传输通路( 从故障点到基本输出的通路) 。若敏化通路 过程中产生冲突，则将不可敏化的通路段记录下来，以便以后敏化的通路如 果包含该通路段，则不选择该通路。若电路中不存在可敏化的通路，则用传 统的跳变故障模型进行测试码自动生成( a t p g ) 。另外，不能直接将不可敏化 1 2 哈尔滨工程大学硕士学位论文 i 通路段中所有的结点直接删除，因为以后的通路可能包含不可敏化通路段中 的一部分，可将包含不可敏化通路段中的一部分通路中的互连关系复制下来， 便于进行修剪。然而基于s a t 的a t p g 方法可能不适用于电路中的通路数极其 庞大的情况。 2 ) 基于测试点的通路时延故障测试 为了便于对被测电路迸行控制和操作，可在测试结构中插入可控制点或 可观测点，利用线性规划方法对测试点进行布局，可最小化对系统时钟、时 序、芯片功耗的负面影响，提高测试精度。在电路中插入测试点，要使电路 中总通路数最小，则可在每条通路上仅设一个测试点，显然该问题可归结为 整数线性规划问题。众所周知，整数线性规划方法具有全局最优特性。将不 等式转化成一系列约束，即可在多项式时间内求解问题n 一。 2 其它类型的测试 3 ) 智能学习方法在通路时延测试和诊断中的应用 i c 设计进入v d s m 阶段使得用传统的离散值时序模型对电路进行定时分 析的效果不尽如人意，因而人们转而使用统计时序分析模型，而统计定时模 拟可能比逻辑模拟的代价更高。机器学习作为一种智能学习方法适应要求成 为一种新型的通路学习的工具，其方法如下： 给定一个样本集合( 训练集) ，形如( x ，y ) ，其中x