（计算机软件与理论专业论文）soc测试中的低功耗与数据压缩方法研究.pdf

s o c 测试中的低功耗与数据压缩方法研究 摘要 随着系统集成度与加工技术的飞速发展，特别是系统芯片( s y s t e m o n a - c h i p ，s o c ) 的出现，集成电路( i n t e g r a t e dc i r c u i t ，i c ) 进入了一个新的发展 时期。s o c 采用的是以复用知识产权( i n t e l l e c t u a lp r o p e r t y ，i p ) 核为主的设计 技术，将整个系统( 或子系统) 映射到单个芯片上，极大缩短了开发周期，又 可以缩小产品体积、提高系统整体性能。s o c 的高集成度和复杂度为s o c 测试 带来了挑战。一般来说，s o c 测试时的功耗比其正常运行时的高得多，这将影 响到集成电路的可靠性、性能、成本和电池寿命。同时随着s o c 集成i p 核数 目的增多，测试数据量和测试时间快速增加，使得测试成本显著上升。 在s o c 测试中，采用扫描结构可提高电路内部节点的可控制性和可观察性。 它已成功地应用于当前流行的可测性设计方法中，因此扫描测试中的低功耗方 法受到学术界和工业界的关注。测试数据压缩技术是目前能够解决s o c 测试数 据量问题的一种直接且有效的方法。该技术能在保证测试质量的前提下，有效 地减少集成电路的测试数据量和测试时间。本文的主要工作如下： 针对低功耗测试问题，本文提出了一种基于选择触发的低功耗扫描链结构。 该结构是利用一个和扫描链等长的扫描移位寄存器，对传统扫描链进行改造得 到的。它有效地降低了传统扫描链扫描移位过程中的动态功耗，并提高了扫描 频率，同时它所需要的测试数据为原始测试向量集的差分向量序列集合，编码 压缩差分序列中连续“0 ”的测试数据后，在解压测试时不需要分离的循环扫描 移位寄存器( c y c l i c a ls c a nr e g i s t e r ，c s r ) 。在i s c a s 8 9 基准电路上进行的实 验表明，该方法与传统的串行扫描技术相比，能有效地降低扫描移位过程中的 平均功耗。 针对测试数据压缩问题，本文提出了一种新的基于连续和交替序列编码的 测试数据压缩方案。该方案采用变长到变长的编码方式对测试序列中连续的“0 和“1 以及交替变化位的长度进行编码。代码字由前缀和尾部组成，用前缀表 明编码的序列类型。通过分析可知该方案的解压电路的结构简单，所需的硬件 开销很小，对i s c a s 8 9 基准电路的实验结果表明，该编码方法能有效地压缩 测试数据。 关键词：s o c ；测试功耗；扫描链；数据压缩；连续和交替序列 t h er e s e a r c ho nl o w p o w e ra n dd a t ac o m p r e s s i o n t e c h n i q u e si ns o c t e s t a b s t r a c t w i t ht h es w i f td e v e l o p m e n to ft h es y s t e mi n t e g r a t i o na n dp r o c e s s i n g t e c h n o l o g y ，e s p e c i a l l y t h e e m e r g e n c e o f s y s t e m - o n - a - c h i p ( s o c ) ，i n t e g r a t e d c i r c u i t ( i c ) h a se n t e r e dan e wp e r i o do fd e v e l o p m e n t s o ca d o p t st h et e c h n i q u eo f r e u s a b l ei n t e l l e c t u a lp r o p e r t y ( i p ) c o r e ，a n dm a p st h ew h o l es y s t e m ( o rs u b s y s t e m ) t oas i n g l ec h i p ，s oi tn o to n l yg r e a t l ys h o r t e n st h ed e v e l o p m e n tc y c l e ，b u ta l s oc a n r e d u c et h es i z eo fp r o d u c t ，i m p r o v es y s t e mo v e r a l lp e r f o r m a n c e t h eh i g hl e v e lo f i n t e g r a t i o na n dc o m p l e x i t yo fs o cp o s ec h a l l e n g e sf o rs o ct e s t g e n e r a l l ys p e a k i n g ， s o cc o n s u m e sm u c hm o r ep o w e ri nt e s tt h a ni nn o r m a lm o t i o n ，w h i c ha f f e c st h e r e l i a b i l i t y p e r f o r m a n c ea n dc o s to f i ca sw e l la sb a t t e r y1 i f e w i t ht h ei n c r e a s ei n t h en u m b e ro fi pc o r e si n t e g r a t e d ，t h et e s td a t av o l u m ea n dt e s tt i m ei n c r e a s e q u i c k l y ，w h i c hr e s u l t si nas i g n i f i c a n tr a i s ei nt e s tc o s t s c a ns t r u c t u r ei su s e dt oi m p r o v et h ec o n t r o l l a b i l i t ya n do b s e r v a b i l i t yo f i n t e r n a ln o d e so ft h ec i r c u i t i th a sa l s os u c c e s s f u l l yb e e nu s e di nt h ec u r r e n t p o p u l a ra p p r o a c h e s o f d e s i g n f o rt e s t a b i l i t y ( d f t ) h e n c et h e l o w 。p o w e r t e c h n i q u e s i ns c a nt e s th a v ed r a w ns i g n i f i c a n ta t t e n t i o n s o fa c a d e m i e sa n d i n d u s t r i e s t o d a yt e s td a t ac o m p r e s s i o ni s ad i r e c ta n de f f e c t i v ew a yt h a tc a n r e s o l v et h ei s s u eo fs o ct e s td a t av o l u m e i tc a nd e c r e a s et e s td a t av o l u m ea n dt e s t t i m eo fi cw i t h o u tl o s i n gf a u l tc o v e r a g e t h em a i nw o r ko ft h et h e s i si sa sf o l l o w s ： f o rl o w 。p o w e rt e s t i n g al o w p o w e rs c a nc h a i na r c h i t e c t u r eb a s e do ns e l e c t i v e t r i g g e ri sp r o p o s e d i ti sa v a i l a b l eb yc h a n g i n gt r a d i t i o n a ls c a nd e s i g nu s i n ga s c a n r e g i s t e r ，w h o s el e n g t hi se q u a lt ot h a to fs c a nc h a i n i tc a ne f f i c i e n t l yr e d u c e d y n a m i cp o w e ri ns h i f tc y c l ea n di n c r e a s et h es c a nc l o c kf r e q u e n c y t h et e s td a t a t h a to u ra r c h i t e c t u r er e q u i r e si sd i f f e r e n c et e s tv e c t o rs e t ，s ow ed o n tr e q u i r ea s e p a r a t ec y c l i c a ls c a nr e g i s t e r ( c s r ) i nd e c o m p r e s s i o na f t e re n c o d i n gl e n g t h so f r u n so fo si nt h et e s td a t a t h ee x p e r i m e n tr e s u l t so ni s c a s 8 9b e n c h m a r k c i r c u i t s s h o wt h a tt h ep r o p o s e dt e c h n i q u ei sm o r es u p e r i o r i t yt or e d u c ea v e r a g ep o w e r d u r i n gs c a nt e s tt h a nt r a d i t i o n a ls c a nd e s i g n f o rt e s td a t ac o m p r e s s i o n ，an e wt e s td a t ac o m p r e s s i o nt e c h n i q u eb a s e do n e n c o d i n g r u na n d a l t e r n a t i o n s e q u e n c e s i s p r o p o s e d i ti sa v a r i a b l e t o v a r i a b l e 1 e n g t hc o d eb a s e do ne n c o d i n gl e n g t h so f r u n so fo sa n dls ，a s w e l la sa l t e r n a t i n gb i t si nt e s ts e q u e n c e s t h ec o d ew o r dc o n s i s t so fp r e f i xa n dt a i l ， t h es c h e m eu s e sp r e f i xt oi n d i c a t et h et y p eo fs e q u e n c e d u et oi t ss i m p l e a r c h i t e c t u r e ，t h ea d d i t i o n a lh a r d w a r e o v e r h e a dt h a tt h ed e c o m p r e s s i o nc i r c u i t r e q u i r e si sv e r ys m a l l t h ee x p e r i m e n t a lr e s u l t so ni sc a s 8 9b e n c h m a r kc i r c u i t s s h o wt h a tt h i st e c h n i q u ec a ne f f i c i e n t l yc o m p r e s st e s td a t a k e yw o r d s ：s o c ；t e s tp o w e r ；s c a nc h a i n ；d a t ac o m p r e s s i o n ；r u na n da l t e r n a t i o n s e q u e n c e s 插图清单 图1 1 基于编码的压缩和解压方案6 图2 1测试的基本原理8 图2 2 故障模拟器的流程图1 1 图2 3 扫描路径设计1 4 图2 4 扫描路径设计示例1 5 图2 5b i s t 的结构1 6 图2 - 6s o c 测试的概念结构1 7 图2 7 可扩展的核测试结构1 8 图2 。8c t l 结构1 9 图2 9s o c 测试压缩结构原理图2 2 图3 1 测试激励向量扫描移入2 6 图3 2 扫描向量中的跳变2 6 图3 3 扫描移位过程2 7 图3 4 两个连续测试向量中的跳变2 8 图3 5 选择触发扫描单元结构2 8 图3 6d 型主从触发器2 9 图3 7 选择触发扫描设计3 0 图3 8 测试激励向量及海明距离图3 1 图3 - 9 基于c s r 解压结构3 1 图4 1b o s t 压缩方案分类3 5 图4 2 前一序列和后续序列的所有类型3 8 图4 。3 编码实例3 9 图4 4 解压结构j 4 0 图4 5 状态转移图4 1 表格清单 表3 1 扫描单元的工作方式2 9 表3 2 实验结果3 2 表4 13 位游程编码表3 5 表4 2g o l o m b 码表( m = 4 ) 3 6 表4 3f d r 码表3 7 表4 4 连续和交替序列的构成3 8 表4 5 连续和交替序列的编码方案3 8 表4 6 压缩效果比较4 2 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的 研究成果。据我所知，除了文中特别加以标志和致谢的地方外，论文中不包含 其他人已经发表或撰写过的研究成果，也不包含为获得金月巴王些太堂 或 其他教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所 做的任何贡献均已在论文中作了明确的说明并表示谢意。 学位论文作者签字：刻嫦 签字日期：易巧年乡月矽日 学位论文版权使用授权书 本学位论文作者完全了解金月墨王些太堂有关保留、使用学位论文的规 定，有权保留并向国家有关部门或机构送交论文的复印件和磁盘，允许论文被 查阅或借阅。本人授权 金目巴工些太堂可以将学位论文的全部或部分论文内 容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存、汇 编学位论文。 ( 保密的学位论文在解密后适用本授权书) 学位论文作者签名： 刮啪 、iip 签字同期：功口罗年争月勿同 学位论文作者毕业后去向： 工作单位： 通讯地址： 聊签名：锄以导师签名：脚略 签字日期：彳年细狮 电话： 邮编： 致谢 在我攻读硕士学位期间，首先我要真诚感谢我的导师欧阳一鸣副教授! 欧 阳老师在学术研究上给予了我许多悉心的指导和帮助，他教会了我进行研究的 方法，帮助我形成了严谨、创新的思维方式，使我从一开始对学术研究的一无 所知，到现在的具备独立的学术研究能力。他严谨的治学态度以及勤奋的工作 作风将是我一直学习的榜样，他循循善诱的教导和不拘一格的思路将给予我无 尽的启迪! 在生活上，欧阳老师也给予了我们无微不至的关怀，热情帮助解决 遇到的各种困难。在此，我谨向欧阳老师致以崇高的敬意和由衷的感谢! 同时，我还要特别感谢梁华国教授以及系统结构实验室的所有成员! 在我 的学术研究过程中，他们都给予了我许多宝贵的意见和建议，更快更好的发现 自己研究工作中的不足，使我在研究课题上受到了颇多启发。 感谢曾经给予过我帮助的所有老师和同学们! 感谢我的父母这么多年给予我的关爱、支持、鼓励和无私的付出，你们是 我一路走来的精神动力，在以后的人生中我也会因此而加倍努力。在此，祝愿 你们永远健康快乐! 最后，感谢在百忙之中评阅本论文的专家、教授，感谢你们对本论文的宝 贵意见和建议。 作者：刘娟 2 0 0 9 年2 月 第一章绪论 随着半导体工艺尺寸的缩小，集成电路( i n t e g r a t e dc i r c u i t ，i c ) 进入了超深 亚微米的时代，一种新的水平型设计模式设计复用，受到关注。通过复用 一些经过设计和验证、具有知识产权( i n t e l l e c t u a lp r o p e r t y ，i p ) 的电路，可快 速构建一个复杂的系统。这类可多次重复使用的电路通常被称为i p 核，而基于 i p 核复用实现系统级功能的芯片通常被称为系统芯片( s y s t e m o n a c h i p ， s o c ) 。据i t r s ( i n t e r n a t i o n a lt e c h n o l o g yr o a d m a pf o rs e m i c o n d u c t o r s ) 2 0 0 3 预测，基于i p 核复用的s o c 设计将成为未来集成电路设计的主流f 1 1 。s o c 的新 的设计方法已经改变了传统的设计和测试方法，为集成电路的设计带来了诸多 优点，它大大提高了芯片的设计效率，缩短了芯片的开发周期，加快了产品上 市。然而也为如何有效地测试这些越来越复杂的s o c ，带来了更大挑战。 1 1 研究的背景和意义 集成电路产业是衡量国家综合实力的重要支柱性产业。这个庞大的产业主 要由集成电路设计、芯片制造、封装和测试为主体构成。在这个集成电路产业 链中，集成电路测试是惟一一个贯穿集成电路生产和应用全过程的产业。 当今先进的设计和制造能力为创造功能和性能空前强大的芯片提供了巨 大的潜力，与此同时，随着集成电路生产工艺的发展，集成电路规模一直在按 摩尔定律呈指数形式增长【2 j ，超大规模集成电路( v e r yl a r g es c a l ei n t e g r a t e d c i r c u i t ，v l s i ) 技术已经发展到单芯片上可以集成l 亿个的晶体管，并且时钟 频率高达1 g h z 的程度。飞速发展，集成电路的规模越来越大，设计的复杂性也 不断增加，对产品的上市时间产生了更大的压力，因此要求提高设计效率，缩短 上市时间和研发费用，s o c 应运而生。一方面，设计复用为s o c 系统集成者缩 短了设计周期，降低了设计风险；另一方面，新的设计模式和s o c 的高集成度 使测试技术面l | 缶巨大的挑战【3 j 。这是因为： ( 1 ) i p 核供应者与s o c 集成者是不同的企业，为了保护好知识产权，i p 核供应者有时以加密形式提供i p 核，并且s o c 集成者不知道它们的实现细节， 但是i p 核的测试是由s o c 集成者完成的，这样对于系统集成者而言，i p 核测 试是黑盒测试，难以对测试进行优化。 ( 2 ) i p 核的多样性带来测试的复杂性，就i p 核的设计形式而言，有可以 综合的寄存器传输级描述的软核，门级网表形式提供的固核，或者按不可修改 的版图获得的硬核；就电路功能而言，有处理器核、存储器核、多媒体核、数 字信号处理器( d i g i t a ls i g n a lp r o c e s s c o r ，d s p ) 核等；就i p 核的可测性设计 ( d e s i g nf o rt e s t ，d f t ) 而言，有内建自测试( b u i l ti ns e l ft e s t ，b i s t ) 、扫 描测试、边界扫描测试和测试点插入等；就时钟而言，有处理器核和d s p 核等 需要高频时钟的i p 核，也有外设控制器等只需要低频时钟的i p 核。s o c 测试 框架必须支持i p 核的多样性。 ( 3 ) 测试资源是有限的，s o c 的测试引脚数、外部测试设备所能提供的测 试通道数，测试通道深度和测试时间都是“稀缺资源”，只能在有限的资源下尽 快地完成s o c 测试。 由于上述原因，测试日渐成为s o c 设计流程中的“瓶颈。近年来随着系 统和电路规模的增大以及芯片集成度的提高，对芯片的可靠性要求越来越高， 测试的地位日趋重要。然而s o c 测试面临着越来越多的难题，主要表现在以下 几个方面： 测试功耗 在v l s i 设计中，性能、面积、功耗是最为重要的，同时它们又是相互影 响的重要指标。近年来，随着个人计算设备和无线通信系统的蓬勃发展，低功 耗设计变得越来越重要。甚至成为决定产品成功与否的关键，同时，低功耗设计 还可以降低集成电路的封装和冷却设备的成本，提高系统的可靠性。除了在设 计时考虑功耗之外，在v l s i 测试时也要考虑功耗问题。 在测试模式下，测试功耗比正常工作模式下功耗高得多，甚至可以达到正 常工作模式下功耗的两倍以上【4 】。这主要由于以下几个因素造成的：首先为了 敏化电路上的故障，自动测试向量产生器( a u t o m a t i ct e s tp a t t e r ng e n e r a t i o n ， a t p g ) 产生的测试向量通常会导致电路中晶体管频繁翻转，使得测试时的功耗 远远大于正常工作时的功耗；其次高速的并行测试是s o c 测试的发展趋势，但 是随之而来的是巨大的测试功耗：最后，应用到电路中的相邻的输入向量具有 很强的关联性，而相邻测试向量之间的关联性很低。这些因素都会增加电路内 部节点的跳变，从而增加了动态功耗【5 】。 较高的测试功耗在很大程度上影响着电路系统的性能和成本，影响着电路 的可靠性和稳定性，还直接影响着其在某些领域中的应用前景。高集成度和高 速器件的应用，特别是当今移动设备和电池供电设备的大规模推广，进而使得 在s o c 测试中怎样去控制其功耗不超过额定的限度，成了s o c 测试的一大难题。 测试数据量 半导体厂生产的芯片必须经测试合格才能出厂。所有生产厂家都希望制造 出的芯片快速投入市场，制造出的芯片在测试仪上测试的时间越短越好。由于 每次流片的芯片产量大多超过几万片，如果这些待测芯片在测试仪前等待的时 间过长，导致芯片出厂速度慢，无法按时出厂，这部分增加的测试成本将会使 生产成本提高。 为了减少设计和生产成本，测试必须迅速有效，而测试一片s o c 所花的时 2 间与其测试数据量又是密切相关的。随着s o c 集成的i p 核数目的增多、功能越 来越复杂、相应的测试数据量也随之剧增。传统的外部测试需要把所有的测试 激励向量和测试响应向量存储在自动测试设备( a u t o m a t i ct e s te q u i p m e n t ， a t e ) 上。但相对而言，a t e 存储容量、工作频率以及带宽非常有限，从而使 得两者之间的矛盾变得越来越突出。如何有效地减少测试数据量、缩短测试时 间，提高生产能力、降低测试成本，也是s o c n 试必须面对的一大挑战。 2 1 世纪将是s o c 技术真正快速发展的时期，为了不让s o c 测试成为制约该技 术发展的“瓶颈”，同时也为了我国紧紧跟上国际微电子技术发展的步伐，对 s o c k , 0 试领域展开相关理论和方法的研究，无论是理论上还是在实际应用中均 具有十分重要的意义。 1 2 国内外研究现状 1 2 1 低功耗测试的研究现状 低功耗技术已经被广泛应用于电池供电的移动设备、高性能s o c 、高集成 度深工艺芯片及测试技术中。测试功耗实际是低功耗技术与集成电路测试技术 的一个结合点。作为一个交叉研究方向，随着技术的发展，测试功耗对测试的 影响越来越大，国内外对其的研究也全面铺开。目前，低功耗测试技术的研究 还在发展之中，工业生产中低功耗测试方法还没有得到充分的应用。由于测试 时的功耗对芯片设计、生产的影响越来越大，低功耗测试的研究成了s o c n 试 领域的一个重要研究方向。 围绕如何降低动态测试功耗，学术界已提出了许多方法，如低功耗a t p g ， 文献 6 在生成测试向量的过程中，通过灵活地指定无关位( d o n tc a r eb i t ，xb i t 或x 位) 的值，使作用在待测电路( c i r c u i tu n d e rt e s t ，c u t ) 上两相邻的向 量所引起的跳变次数最少，以达到降低测试功耗的目的。向量排序技术，文献 【7 提出一种降低测试时功耗的测试向量排序方法，文献【8 】利用时延测试向量对 之间的海明距离为测试向量对排序。改变扫描链结构技术，为减少向量移入( 移 出) 过程中在靠近扫描链输入端( s c a ni n ，s i ) ( 扫描链输出端( s c a no u t ，s o ) ) 造成多余跳变的扫描单元的数目，文献 9 】将单条长扫描链划分为多条短扫描 链。文献【1 0 】提出了两级扫描测试结构，文献 1 1 】提出扫描森林结构，在保证故 障覆盖率的同时，将电路的扫描测试代价降低到非扫描可测性设计的水平。扫 描单元排序技术，文献【1 2 根据测试向量特点对扫描单元重排序，以尽量减少 扫描测试过程中相邻扫描单元之间的跳变次数。阻隔逻辑设计，文献 13 】在测 试向量的扫描移位过程中，使扫描链与组合逻辑实现逻辑隔离，避免扫描单元 对组合逻辑的影响。扫描链中逻辑门插入技术，文献【1 4 通过在扫描链中插入 逻辑门来降低扫描移入( 移出) 阶段中扫描单元的跳变数。随机访问扫描结构 ( r a n d o ma c c e s ss c a n ，r a s ) ，文献 1 5 】 1 6 】提出了基于r a s 结构的并行测试 方法。在r a s 结构中，每个扫描单元可以独立寻址，数据可以直接输到扫描单 元中。这样避免了串行扫描结构中，数据扫描移位带来的测试功耗、测试数据 量和测试时间问题。b i s t 测试中低功耗技术，文献【1 7 提出了双速线性反馈移 位寄存器( l i n e a rf e e d b a c ks h i f tr e g i s t e r ，l f s r ) 结构，以减少整个电路内 部的跳变密度，从而降低平均功率和能量消耗。文献【1 8 通过抑制对侦查故障 不起作用的“无效矢量 来降低测试功耗。文献 1 9 】提出一种选择部分寄存器 成为扫描单元的部分扫描算法来实现低功耗b i s t 。 1 2 2 测试数据压缩的研究现状 随着集成电路制造工艺的不断发展，集成电路测试所需要的数据量剧增。 测试数据压缩在保障测试质量前提下，能有效地减少集成电路的测试数据量和 测试时间。它作为弥补测试能力提升速度和摩尔定律之间的差距的成功探索， 有着巨大的理论价值和实践意义。 目前有两种方法解决这些问题。一种是使用b i s t 技术，另一种方法是外 建自测试( b u i l to f fs e l f t e s t ，b o s t ) 技术。 ( 1 ) b i s t 是以彻底摆脱对a t e 设备的需求为目标，使用核内的组件来测 试系统自身的方案。其优点是芯片无需额外i 0 管脚，克服了测试难以进入问 题，降低了芯片的测试成本，同时也能满足日常的维护测试和在线测试。由于 b i s t 支持在线测试并且简化了对嵌入核的访问，它已经成为一种i p 核测试的 适用方案。 常见的b i s t 结构是通过l f s r 生成伪随机测试向量对待测s o c 进行测试， 用来检测易测性故障。l f s r 编码技术大大降低了测试向量生成器( t e s tp a t t e r n g e n e r a t o r ，t p g ) 的硬件开销以及c u t 的测试时间，因此，它已经被企业界和 学术界广泛地认为是经典的b i s t 方法。然而低检测率的伪随机阻尼故障的存 在，为了达到高故障覆盖率，检测这些伪随机阻尼故障可以采用测试点插入技 术【2 0 1 和加权随机测试生成【2 1 】方案。这些技术一般需要大量的硬件开销。 近年来，为了能够解决高故障覆盖率与合理的测试应用时间问题，通常采 l f s r 重新播种方法。它将测试序列编码成l f s r 种子，在测试过程中，将种子作 为l f s r 的初始状态，自动展开成目标测试序列。k o e n e m a n n 在文献 2 2 中给出 了如下结论：若运用l f s r 编码测试向量成功概率是1 1o ，那么l f s r 的度数 ( 也就是种子的位数) 需要s m a x + 2 0 ，其中s m a x 为测试集中向量包含确定位的最 大位数。通常确定位只占确定测试集的1 1 0 e 2 3 j ，其他都为x 位。在求解种子 的过程中，只需考虑确定位，也就是说种子的位数极大地依赖于确定位的个数。 因此，种子的位数远小于测试向量的位数，使得测试数据得到有效的压缩。 目前有多种l f s r 重新播种方法。如多项式l f s r 重新播种方法弘引，使度 4 数降到了s m a x + 4 ，但是对于多项式的选择显得相当复杂，难以实际运用。而在 对折叠种子编码方案中 2 5 1 ，l f s r 的度数又降低到s m a x 3 ，可是折叠序列的展 开需要较长的测试应用时间。变长度种子l f s r s 方法【2 6 】在多项式l f s r s 重新 播种方法的基础上，将含确定位数目不同的测试向量编码成长度不等的种子， 进一步提高了编码效率，但仍然存在硬件结构复杂的问题。动态l f s r 重新播 种方法【27 j 是在生成测试向量的过程中，种子不断增加地变化，并且允许部分重 新播种，硬件实现较为简单，但由于需要针对多个测试向量甚至整个测试集中 所有测试向量共同寻找种子，需求解的线性方程组规模很大，计算种子的复杂 度明显增加。文献 2 8 提出一种基于部分测试向量切分的l f s r 重新播种方 法。把那些含确定位较多的向量切分成两个连续的数据块，降低测试集的s m a x 值，提高了编码效率。因测试向量中的确定位的分布各不相同，当需同时切分 多个测试向量的时候，把向量分成两个连续的数据块有可能不能使测试集的 s m a x 值大大降低。为了进一步有效地降低测试集的s m a x 值，文献 2 9 提出了 一种部分向量奇偶位切分的l f s r 重新播种方法，把那些含确定位较多的向量 进行奇偶位切分，把确定位基本均匀地分摊在新生成的向量中，使它们更易被 l f s r 编码，从而减短种子的长度。 ( 2 ) b o s t 技术是将部分芯片上的测试向量生成移到离线的a t e 上，通 过数据压缩技术来减少存储需求和测试时间，芯片上的解压器成为一种无存储 数据源，因此，可以进一步减少测试硬件成本，更好地权衡a t e 与片上测试器 的成本分配。 由于b i s t 技术需要达到高的故障覆盖率，因此必须在芯片的设计阶段就 考虑使用b i s t 。而目前市场上大部分i p 核还不具备b i s t 的特征，因此目前 s o c 测试中，b o s t 技术相对b i s t 技术应用更为普遍。b o s t 技术主要可归结 为两类：测试集紧缩( t e s ts e tc o m p a c t i o n ) 和测试数据压缩( t e s td a t a c o m p r e s s i o n ，t d c ) 。 测试集紧缩技术是通过紧缩含有x 位的测试向量来减少测试数据量。通过 对a t p g 生成的含有大量x 的测试向量进行动态【3 0 1 或静态【3 1 】【3 2 1 的压缩，以达 到减少测试数据量的目的。动态压缩【3o 】是在测试向量生成过程中进行的，因此 它常常修改a t p g 算法。现在的动态压缩过程一般都集成在a t p g 系统中。与 动态压缩不同，静态压缩【3 1 儿3 2 】在a t p g 产生所有测试向量后，再对已得到的测 试集做处理，在保证不降低故障覆盖率( 指固定型故障) 的前提下减少测试集 中测试向量的个数，它不依赖于测试向量生成过程本身。由于很多a t p g 算法 生成的测试向量中含有大量的x 位，一种较常见的静态压缩方法就是合并不冲 突的测试向量，即合并相容的测试向量来减少测试向量数目。 基于测试数据压缩解压缩的测试源划分技术在b o s t 测试方法中被广泛 地应用。它将预先计算好的测试向量集压缩，并存储在a t e 中，测试时通过片 上的解压器将a t e 中的测试数据还原成原始测试向量集。如图1 1 所示。它能 够降低对测试数据存储容量和测试设备数据传输通道的要求，还可以减少测试 时间。 图1 - 1基于编码的压缩和解压方案 目前有许多不同的编码压缩方法，它们使用不同的策略来压缩数据，如： g o l o m b 码【3 3 1 和f d r ( f r e q u e n c y d i r e c t e dr u n l e n g t h ) 码【3 4 1 ，交替。连续长度 码【35 1 ，p r l ( p a t t e r nr u n l e n g t h ) f 36 1 ，哈夫曼编码f 37 1 、9 c 编码f 3 8 1 和混合定变 长码【3 9 1 等等。 1 3 课题来源 本课题来源于：系统芯片s o c 外建自测试方法研究( 国家自然科学基金重 大研究计划n o 9 0 4 0 7 0 0 8 ) 、数字v l s i 电路测试技术研究( 国家自然科学基金 重点项目n o 6 0 6 3 3 0 6 0 ) 、基于测试源划分的测试方法研究( 安徽省自然科学基 金n o 0 5 0 4 2 0 1 0 3 ) 。 1 4 本文的创新点和结构安排 近年来随着系统和电路规模的增大以及芯片集成度的提高，尤其是s o c 的 出现，由于嵌入了各种i p 核，使得测试数据量上升、i p 核难以进入，结果导 致测试费用大量增加，测试功耗过高、测试时间过长等问题。本文以降低测试 功耗、减少测试数据量、缩短测试应用时间、降低解压硬件开销为目的，对已 有的测试方法展开研究。 在本论文研究的方法中，主要的创新点如下： ( 1 ) 提出了一种基于选择触发的低功耗扫描链结构。 该方案利用一个和扫描链等长的扫描移位寄存器，对传统扫描链进行改造， 提出了一种新型的选择触发扫描链结构。它有效地降低了传统扫描链扫描移位 过程中的动态功耗，并提高了扫描时钟频率，同时它所需要的测试数据为原始 测试向量集的差分向量序列集合，编码压缩差分序列中连续“0 ”的测试数据后， 在解压测试时不需要分离的循环扫描移位寄存器( c y c l i c a ls c a nr e g i s t e r ， 6 c s r ) 。在i s c a s 8 9 基准电路上迸行的实验表明，该方法与传统的串行扫描技 术相比，能有效地降低扫描移位过程中的平均功耗。 ( 2 ) 提出了一种基于连续和交替序列编码的测试数据压缩方法。 该方案采用变长到变长的编码方式对测试序列中连续的“o 和“1 ”以及 交替变化位的长度进行编码。代码字由前缀和尾部组成，用前缀表明编码的序 列类型。通过分析可知该方案的解压电路结构简单，所需的硬件开销很小，对 i s c a s 8 9 基准电路的实验结果表明，该编码方法能有效地压缩测试数据。 本论文的结构安排如下： 第一章简要介绍本文研究的背景和意义、国内外研究现状、课题来源，以 及论文的创新点和结构安排。 第二章系统地介绍了s o c 测试方法。首先说明了测试的意义，然后对测试 的几个主要环节进行了论述，最后介绍了低功耗测试和测试数据压缩的相关知 识。 第三章提出了一种基于选择触发的低功耗扫描链结构。首先介绍了扩展的 加权跳变制模型，然后给出了新的扫描单元结构，分析了如何降低动态功耗， 同时通过测试向量的排序达到测试功耗和数据压缩的同时优化，最后给出实验 结果，与传统扫描设计相比，此种结构能够很好地降低扫描移位过程中的平均 功耗。 第四章将f d r 码表的前缀进行扩展，本章提出了一种基于连续和交替序列 编码的测试数据压缩方案。全面地介绍了该方案的编码原理，并给出了相应的 解码体系结构和状态转移图，分析可知解压硬件开销小。最后通过实验结果， 与g o l o m b 码、f d r 码和交替连续长度码相比，所建议的方法具有更高的压缩 率。 第五章对全文工作进行了总结，并展望了进一步的研究和发展方向。 7 2 1 测试概述 第二章s o c 测试方法 测试技术是随着产品设计和制造的需求而产生和发展起来的、有着四十多 年历史的一个应用科学领域。如今它被广泛地应用于人类的生产活动中。 2 1 1 测试的意义 测试一个产品就是做一个实验，在实验过程中运行该产品并分析它的响应 结果，以判定该系统是否正确地运转。如果没有通过测试，那么一定有失败的 原因。原因可能包括：( 1 ) 测试本身存在错误；( 2 ) 加工过程存在问题：( 3 ) 设计不正确；( 4 ) 产品规范有问题。这些都有可能产生错误。测试的作用是检 验是否存在问题，诊断的作用是确定什么方面出了问题，以及如何修改它。因 此，测试的正确性和有效性对产品的品质是最重要的。 测试的价值在于品质和经济性。这两个属性是相关的，它们相互依存。品 质意味着用最小的成本满足用户的需要。好的测试过程可以将所有的不合格产 品挡在到达用户手中之前。如果生产的坏的产品太多，它们的成本就要分摊到 好的产品上。对工程师而言，没有对制造和测试过程的物理原理的深刻理解， 就不可能设计出高品质的产品。 集成电路测试的基本原理是将测试向量( 二进制向量) 加在电路的输入端， 将电路的响应与期望值进行比较，如果一致，就认为电路是好( 无故障) 的。 测试的基本原理如图2 1 所示。 输入向量输出响应 正确响 测试结果 图2 - 1 测试的基本原理 测试是v l s i 设计中费用最高，难度最大的一个环节。据悉，随着集成度的 提高，测试和验证费用可以占到整个芯片制造成本的5 0 以上。p r i m e 研究集团 报告，2 0 0 0 年半导体行业在数字集成电路和s o c 测试仪器上的花费是4 9 亿美元， 测试费用则更高。按照i t r s 的研究，至u 2 0 1 4 年晶体管的测试成本要大于其制造 成本【4 0 1 。 近几年来我国集成电路产业如雨后春笋般蓬勃发展，各地纷纷建立集成电 路设计中心，国家也出台了一系列有利于集成电路产业发展的政策。相应的， 与设计密切相关的测试技术日益受到重视。国际上著名的测试仪厂商a g i l e n t 、 s c h l u m b e r g e r 、t e r a d y n e 等的主流测试仪已经或正在向国内引进。提供测试支 持的企业和公司在北京、上海等地也逐渐多了起来。如今越来越多的中国人深 刻感受到国外电子产业早就建立的根深蒂固的观念：在芯片设计、验证和投入 市场等各个阶段，测试发挥着关键性的、必不可少的作用。 2 1 2 故障模型 下面先对集成电路测试领域中，缺陷、差错、故障等名称做出解释。 缺陷( d e f e c t ) 是指实际的物理系统与所设计的系统之间存在的差异。缺 陷可能是在制造过程中产生的，也可能是在长期的使用过程中产生的。例 如电路中有的引线断路就是一种缺陷。 差错( e r r o r ) 是指有缺陷的系统在运行中产生错误的信号。差错是由缺陷 引起的，但缺陷在某些条件下有可能并不引起差错。只有当缺陷引起差错 时我们才有可能发现它。例如一个输入为x 和l ，的或门，如果它的一个输 入x 断路，则在输入y ) = ( 0 , 0 ) ，( 0 ，1 ) ，( 1 ，1 ) 的情况下并不引起差错， 只有当输入( 置y ) = ( 1 ，o ) 时才产生差错，即正常电路的输出信号为1 ， 有缺陷的电路的输出信号为0 。 故障( f a u l t ) 是对物理缺陷的抽象表示，但有时故障也指电路中实际存在 的物理缺陷。 在集成电路的制造过程中，存在着众多的工序，在超深亚微米工艺技术时 代，一个芯片的实现要经过上百个工序，其中每一个步骤都有可能造成物理缺 陷。物理缺陷发生的原因有很多，表现的形式也多样，不可能使用算法来针对 所有这些具体类型缺陷产生向量。故障模型能够体现出缺陷对电路的影响，利 用该模型，就可