（计算机科学与技术专业论文）手机用tftlcd驱动显示芯片内置sram的研究与设计.pdf

摘要 当前s o c 系统中为了提高系统性能都会内嵌各种存储器，尤其是静态随机 存储器( s r a m ) ，由于其兼容标准的c m o s 工艺而成为内置存储器的首选。 内置s r a m 不论是在芯片面积上还是在功耗上都占有非常大的比重，所以它的 性能决定了整个系统的性能。在t _ l c d 驱动显示芯片中嵌入s r a m ，减轻了 m p u 的负担。m p u 需要对内置存储器存储的一帧显示图像数据进行数据操作 时，通过设置指令就可以在驱动芯片中完成这些操作。 论文的研究内容是西北工业大学航空微电子中心所承担的国家8 6 3 计划资 助项目“手机用t f l 二l c d 驱动显示芯片设计技术研究”的一部分。论文研究的 内容包括两个部分：s r a m 存储电路的设计和s r a m 控制电路的设计。 s r a m 存储电路的设计部分包括存储单元、译码电路、读写驱动电路和预 充电路等。首先分析了层次字线和分级字线的原理，确定了内置s r a m 存储阵 列分为四块的整体结构。之后，通过仿真存储单元的噪声容限设计了s r a m 六 管存储单元的尺寸。使用二级译码设计了普通写与高速写兼容的译码电路。最 后，根据本文设计的s r a m 读出数据没有使用读出放大器的特点，设计了电荷 再分配的预充电路，使得在s r a m 预充电时的功耗明显减小。同时，分块预充 电机制保证了预充电时间。 s r a m 控制电路向s r a m 存储电路提供地址、读写控制及图像操作。这些 操作包括位屏蔽操作、虚写操作、高速写操作。通过在控制电路中产生高速写 脉冲，在译码电路控制地址，在读写驱动电路暂存数据实现了高速写。由于本 文描述的s r a m 有两种访存操作：m p u 正常读写和行扫描。这两种操作会同 时对内置s r a m 访问，因而产生冲突，因此设计了m p u 访问优先的访问冲突 解决方案来解决这个问题。 n a n o s i m 仿真结果表明，s r a m 存储单元的读写时间小于8 i l s ，当访存时钟 频率为3 8 m h z 时，静态功耗为1 1 m w ，动态功耗小于4 m w 。 关键词：t f t - l c d ，内置s r a m ，存储单元，预充电路，时序冲突 b s t r a c t a l lk i n d so fm e m o 巧谢ub ee m b e d d e di nt o d a y ss o cs y s t c mi no m 琵t o i i i l p r o v e t h e s y s t e m sp e 响f m 肌c e ， e s p e c i a l l y t h cs t a t i c啪d o ma c c e s s m e m o r y ( s r a m ) nw i l lb et h ec 1 1 i e ff a c t o rw h e nm e m o r yi ss e k c t e ds i n c es r a mi s c o m p a t i b l e t 0t l l es t a i l d a r dc m o sp r o c e s s t h e s em e m o r yp o s s e s st h e 毋e a t p r o p o n i o no ft h ew h o l ec h i p s e tb o t hi i lt h ee n e r g yc o n s u m p t i o n 鲫l di nt h ec h i p s e t a r e a mo r d e rt ol o w e rd o w nm p u sb u r d e n s r a mi s 锄b e d d e di nt h e 唧l c d d r i v e lm p uc o m p l e t e ss o m eo p e r a t i o nt oaf h m eo fd i s p l a yd a t as t o r e db ys r a m b ys e n i n gi i l s t n l c t i o i l s t h er e s e a r c hw o r ko fm cd i s s e n a t i o ni sp a no fn a t i o n a l “8 6 3 ”p r o j e c tn 锄e d r e s e a r c ho nt f l ：l c dd i s p i a yd r i v e ri cf o rc o l o r 甜d i s p l a yc e l l u l a rp h o n e ，w h i c h i sc a r r i e do u tb yn w p ua v i a t i o nm i c r o e l e c t r o n i c sc e m e r t h e r ea r et w o 嘲i l l p a r t s ，i n c l l l d i i l gt h ed e s i g 芏io fs r a m a 1 1 di 招c o n 仃o lc i r c u i t f i r s t ，t h e 两n c i p l eo fd i v i d e dw o r dl i n c 肌dl l i e r a r c h i c a l w o r dd e c o 曲l gi s a i l a l y z c dt od i v i d et i l es r a mb o d yi n t of b i l fp a r t s 1 1 l e nt h em 锄o r yc e l l ss i z ei s d e s i g n e db ys n ms i n l u l a t i o n a n dd c s i g n e dn l ed e c o d e fb o t hn o 朋a lw r i t e 锄dl l i g h s p e e dw r i t ec o m p a t i b l eu s i l l gt w ol e v e ld e c o d i n g a tl a s t ，b a s e do nc k 瞄c t c r i s t i co f r e a dd a t ao p e r a t i o nf b ms r a m ，ap r e c h a r g ec i r c u i tu s i n gc h a r g e - r c c y c l i n gh a sb e e n 咖p l o y e d ，a n dl o w e rd o w nt h ed i s s i p a t i o nd u r i gp r e c h a r g e p a r t l yp r e c h a r g e t e c u l o l o g i e sm a k es u r et h e r ew a se n o u g ht i m et op r e c i l a f g e s r a mc o n t m lc i r c u i ts u p p l i e sm ea d d r c s s ，t i i i l i n ga i l d 叩e r a t i o n st od i s p i a yd a t a s u c ha sm a s k ，d u m m y h j g hs p e e d 耕i t e t h eh 础s p e e dw r i t ei sr c a l i z e db y g e n e r a t i n gh i 曲s p e e dw r i t et i m i n gi nc o n t r o l l c o n t m l l i n ga d d r e s si nd e c o d e r ，锄d s t o 抽gd a t ai nw r i t e 打e a dd r i v c r t h e r ea f e 伽os r a mo p e r a t i o n s ：m p uw r i t e r c a d a n dl i n es c 锄，a 耐t h e yw i l lc o n n i c tw h e nt h et w oo p e r a t i o 嬲o p e r a t es r a m a tt i ! 屺 s 黝et i i i l e am p uf i r s tc o i l f l i c ts o l 砸o nc i r c l l i th a sb c c nd e s i 髓e d n i er e s u l t so f n a n o s m ls i 舢l a t i o ns h o w 也a tt l l er c a d i i l ga i l dw r i t i n gt i n l e so f s r a ma r el e s sm a n8 i l s ，a n dt h es t a t i cp o w e rd i s s i p a t i o ni s1 1m w a n dt h e 由m 锄i c p o 、e r 。d i s s i p a t i o ni sl e s st h a i l4 m w a to p e m t i n gf r e q u e n c yo f3 8 m h z k e y w o r d s ：t f t - l c d ，e m b e d d e ds r a m ，m e m o l yc e l l ，p f c c h a r 蓼c i r c 山t ，t i m i n g c o n f l i c t i l 西北工业大学业 学位论文知识产权声明书 本人完全了解学校有关保护知识产权的规定，即；研究生在校攻读学位期 间论文工作的知识产权单位属于西北工业大学。学校有权保留并向国家有关部 门或机构送交论文的复印件和电子版。本人允许论文被查阅和借阅。学校可以 将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩 印或扫描等复制手段保存和汇编本学位论文。同时本人保证，毕业后结合学位 论文研究课题再撰写的文章一律注明作者单位为西北工业大学。 保密论文待解密后适用本声明。 学位论文作者签名：鬓辑 办一年；月呷日 指导教师签名： 勉球 m 年，月1 日 i 西北工业大学 学位论文原创性声明 秉承学校严谨的学风和优良的科学道德，本人郑重声明：所呈交的学 位论文，是本人在导师的指导下进行研究工作所取得的成果。尽我所知， 除文中已经注明引用的内容和致谢的地方外，本论文不包含任何其他个人 或集体已经公开发表或撰写过的研究成果，不包含本人或其他已申请学位 或其他用途使用过的成果。对本文的研究做出重要贡献的个人和集体，均 已在文中以明确方式表明。 本人学位论文与资料若有不实，愿意承担一切相关的法律责任。 学位论文作者签名：缎 及唧年，月1 日 1 1 课题背景及来源 1 1 1s o c 技术 第一章绪论 自集成电路( i c ，i n t e g r a t e dc i r c u i t ) 问世以来，集成在单个芯片上的晶体 管数量就呈现出令人惊讶的增长速度，集成电路遵循着摩尔定律获得了惊人的 发展，并仍将保持一段时间。在过去几年中，半导体工业进入了深亚微米和超 深亚微米时代，c m o s ( c o m p l e m e 呦r ym e t a l o x i d c _ s e r i l i c o n d u c t o r ) 工艺水平不 断提高，相应地，芯片的集成度越来越高。目前已经可以在一个芯片上集成 1 0 8 1 0 9 个晶体管，而且随着微电子制造技术的发展，将逐步从3 g ( g = 10 9 ) 时代 发展到3 t ( t = 1 0 1 2 ) 时代【”。也正是由于这种高度集成化的趋势，使得系统级芯 片( s o c ，s y s t e mo nc l l i p ) 成为超大规模集成电路( v l s i ，v e r yl a r g es c a l e i n t e g r a t e dc i r c u i t ) 的发展趋势和当今集成电路的主流。 半导体集成电路技术的飞速发展和广泛应用，使信息系统设备向小型化、轻 量化、节能化发展。液晶显示具有低电压、微功耗、易彩色化等特点，恰好符 合技术发展趋势和信息时代的需求，具有十分广阔的市场前景。其中t f t ( 1 k n f i l mt r 锄s i s t o r ，薄膜晶体管) 液晶显示屏凭借着微功耗、低工作电压、无x 射 线辐射、高清晰度和全彩色的视频显示成为l c d ( l i q u i dc r y s t a ld i s p l a y ) 显示 的主导技术【2 】，在l c d 领域占很大的市场。现在1 r i 叮l c d 凭借着其优秀的显 示画面等优点已经是手机的首选显示器件。而作为t f tl c d 显示模组的重要 组成部件，t f tl c d 的驱动显示芯片是手机显示屏与手机m p u 之间的接口电 路，直接影响着t f tl c d 的显示画面质量。由于其小面积、低功耗的特点， 采用s o c 设计已成为主流。 本课题来源于西北工业大学航空微电子中心所承担的国家“8 6 3 ”资助项目 课题“应用于彩屏手机的t f t 液晶显示驱动控制芯片开发”，所研究开发的 驱动控制芯片，兼容目前流行的t f t 驱动i c ，支持指令编成，支持完成各种复 杂的显示和控制，并内置( 即为嵌入式，在本文中内置存储器即嵌入式存储器) 望些三些奎茎堑圭童堡垒塞：= ：= ：= = ：= = 一= ：= ：量三童丝重 4 1 8 k b i t ss r a m 。目前，该芯片已经流片。 1 1 2 内置存储器 在系统上芯片s o c 这个领域，强调在一个芯片上集成包括存储器在内的所 有的元件吲。作为s o c 重要组成部分的内置存储器，在s o c 中所占的比重( 面 积) 将逐渐增大，内置s r a m 占s o c 系统的大部分延时和功耗，对s o c 的芯 片性能和功耗都是关键的因素【4 】。到2 0 1 1 年，约9 0 的硅片面积都将被具有不 同功能的存储器所占据，如图1 1 所示”。 a r e as h a r e a r e am e m 0 i y 囝a r e ar e u s e dl o g i c a r e a n e wl o g i c 9 90 20 50 8 l l y e a r 豳l - 1 嵌入式( 内置) 存储器的未来 在片上集成存储器之后，可以在片内设计非常宽的总线，不再采用i o 引脚 和带宽受限的片外总线。并且由于避免了驱动大的互，o 电容，片内的频率将可 以大大提高。这样，内嚣存储器就能够为其他片上逻辑提供更高的数据带宽。 片外互连需要很大的驱动，以克服封装和p c b 布线的电容与阻抗，从 而限制了片外存储系统的工作速度。另外，驱动大型的i o 缓冲所产生的巨大 功耗，对于采用电池供电的便携式应用是非常不利的。而内置存储器避免了大 的i o 驱动，同时为了有效地降低了系统功耗，可以采用降频、降压、待机等 灵活的低功耗设计方法。 通过专门的定制设计和结构优化，内置存储器可以很好的解决存储粒度的问 题。例如，图像帧缓冲器容量的大小取决于所需的分辨率、色彩深度、3 d 渲染 能力等因素。而单颗存储器的密度往往跨越较大，用户能够购买的容量一般都 大大超过了实际需要的容量，造成了不必要的成本浪费和功耗。片上存储器的 密度是可以灵活定制的，设计者可以根据用户的需要设置存储阵列的形状，朝 2 垂i ! 三些盘鲎塑生焦坌墨釜= 主缝迨 向和位置，或者采用多个子阵列，从而实现与其余逻辑更简化、高速的互连， 优化了整个系统的结构。 通过将多个芯片集成在一起，减少了元件个数，节省了p c b 面积，能够采用 更小、更紧凑的系统实现给定的功能。这对于移动计算、通信产品，智能卡、 汽车电子、便携式设备等嵌入式应用来说都是非常必要的。另外，将存储器和 逻辑集成在一块芯片上降低了多片分别封装的成本，提高了系统的可靠性和电 磁兼容性。 随着工艺的进步和电路设计水平的提高，人们逐步实现了内置存储器与常规 c m o s 逻辑工艺的兼容，从而使内置存储器也能够按比例缩减单元尺寸，提供 更快的访问速度和更高的存储密度。 t f t - l c d 像素结构如图1 2 所示【6 】。薄膜晶体管的作用是把显示像素和扫描 电极很好的分隔开来。当扫描信号到达某一行时，这一行上所有的t f t 单元同时 打开，实现数据线和液晶像素之间显示信息的传递，使显示像素中存储相应的 电荷，而此时其它行的t f t 关断而不与数据线相连；当扫描信号撤消时，本行所 有像素上储存的电荷因t f t 关闭而一直保持，直到下一个扫描信号到来。 数据线数据线 数据线 上l 四s 竺皇兰l 广 像元电极 一t f t l i _ 浪晶_ 液晶_ ifi 公共电极公：共电极 扫描线 扫描线 图l _ 2t 阼l c d 像素的结构示意图 当一行t f t 单元同时打开时，就需要一行图像数据，即从存储一帧显示图 像数据的s r a m 中输出行数据，因此在t f t l c d 驱动显示芯片中要求存储 器有2 3 6 7 ( 1 3 2 + 1 8 1 7 6 ) 位的数据线。按一定要求设计存储阵列的形状位置、 符合存储一帧数据的容量，因此在设计中必须采用内置s r a m ( e m b e d d e ds t a t t c a c e s sm 哪o r y ) ，才能设计出性能良好的芯片。在本文描述的采用s o c 设计的 t f t l c d 驱动显示芯片中内置4 1 8 k b i t ss r a m ，做为显示图像数据的缓存，存 储一帧显示数据。内置s r a m 大约占了驱动显示芯片面积的4 5 ，因此内置 s r a m 的面积对整个芯片的面积有者决定性的影响。同时，s r a m 的功耗在驱 里些三些垄童堑圭童堡垒塞：= = ：堇三童丝垒 动显示芯片中也占据很大的比重，尤其是其静态功耗严重影响着手机的待机时 间。 综上所述，内置s r a m 已成为t f t - l c d 驱动显示芯片设计中的关键部分。 设计一个好的内鼍s r a m 对是提高其竞争力的关键因素之一。 1 2s r a m 发展趋势 集成电路设计、制造水平的提高使得s r a m 的性能得以不断改善。s 砒w 因其读写速度快，在电信和数据通信中用作缓冲存储器己有十几年，但是广 阔的市场需求又为其提出了新的要求。如今，s r a m 呈现出如下的发展趋势。 1 高存储密度。微细加工技术的进步及电路设计水平的不断提高使得 s r a m 存储密度不断提高。2 0 0 6 年英特尔宣布，它采用4 5 纳米加工技术制作 出了全球第一个功能齐全的s r a m 内存芯片。 2 高速。速度是s r a m 在市场中取胜的关键因素。由于读写速度快 s r a m 被用作计算机中的高速缓存，提高它的读写速度对于充分发挥微处理器 的优势，改善处理器性能有着积极的意义。除此之外，交换以太网( s w i t c h e d e t h e m e t ) 和异步传输模式( a t m ) 网络都急需提高s r a m 的速度。 3 低电压工作、低功耗。半导体工艺的精细化，迫切要求电子系统采 用低压供电。除此以外，便携式电话及其它移动通信设备的广泛应用也急需大 量低功耗s r a m 的诞生。目前。低功耗设计已经成为s r a m 研发工作中急需解 决的课题之一。功耗的降低同时会降低芯片的成本、提高工作稳定性。m i t 与 t l 合作开发出了采用6 5 纳米2 5 6 k bc m o s 工艺的超低电压逻辑与存储器电路， 工作电压低于4 0 0 m v 。 4 高可靠性。随着空间技术的发展，各种电子设备已经广泛应用于人 造卫星、宇宙飞船、运载火箭等系统中。面对恶劣的空间环境，高可靠性对于 保证系统的正常工作起到举足轻重的作用。如今，如何提高s r a m 的抗干扰能 力、减小软误差率、延长系统寿命都是s r a m 设计者所不能回避的问题。目前， 具有自校验等功能的s r a m 因其在修正由制造所带来的物理错误方面有一定的 优势，已经越来越受到人们的青睐。 1 3 论文研究内容 本文以西北工业大学航空微电子中心研发的手机t f t - l c d 显示驱动s o c 4 鱼韭苎些盘堂塑堂焦缝枣 釜= 童绪迨 芯片为研究对象，设计了s o c 芯片中容量为4 1 8 k b i t s 的内置s r a m 及其控制 电路。 论文研究内容如下： ( 1 )存储阵列根据分离字线及版图的要求将s r a m 分为四块。在存储单 元管子尺寸设计时，本文首先根据读数据时不能破坏存储数据和写入数据 时能改变存储状态两个原则确定存储单元各管子的尺寸范围。再根据存储 单元的信号噪声容限、最小工艺尺寸、最小面积的要求通过仿真确定具体 的尺寸。 ( 2 )外围电路的设计。预充电路为访存时对位线预充电使两位线升至一高电 压( v d d ) 。本文根据t f n l c d 驱动芯片内置s r a m 的特点设计了一种 电荷重分配的预充电方案，从而减小了预充电功耗，并通过译码电路的设 计为预充电提供了足够的时间。另外设计了普通写和高速写都兼容的两级 译码电路和读写电路。 ( 3 )s r a m 的控制电路设计。控制电路首先是控制访存信号时序的正确性， 同时还起着对过长距离的传输来的信号进行重新整合的作用，更为重要的 一点是在时序冲突时确保访存操作的正确性。另外，在本设计中为了减轻 m p u 的负担对s r a m 增加了d u m m y ( 虚写) 、m a s k ( 屏蔽) 图像数据 操作。以及为了能在显示动态图像时减小访存时间、功耗，设计了高速写 功能。 ( 4 )最后对s r a m 功能、存储单元最小访问时间、s r a m 静态动态功耗进 行了仿真并给出了协p e o u t 后测试模组的照片。 1 4 论文结构安排 本文的结构安排如下： 第一章绪论。主要讲述了课题的背景及来源采用s o c 设计的t f t - l c d 驱动显示芯片中的内置s r a m ，及内置s r a m 的优势。 第二章静态随机存储器概述。主要讲述了存储器的大概结构，分析了各 类型的存储单元的优缺点，阐述了s r a m 结构上的分类，最后对低功耗s r a m 的设计方法进行了论述。 第三章s r a m 设计。本章开始了课题的设计工作，首先对内置s r a m 在 5 鱼韭王些盘茔塑茎焦熊查签= 童缝遣 t f t l c d 驱动显示芯片中的作用进行了阐述，列出了设计目标之后，分别对结 构设计、存储单元尺寸设计、预充电路设计、译码电路、输入输出电路( 包括 m a s k 图像数据操作) 进行了详细的分析论述。 第四章s r a m 控制电路的设计。在分析了控制电路在s r a m 中的作用之 后，对地址的变换、两种像数据操作( 高速写和虚写) 进行了分析，最后详细 地分析了时序冲突电路。 第五章仿真。对s r a m 功能、存储单元最小访问时间、s r 八m 静态动态 功耗进行了仿真并给出了测试模组。 第六章一结束语。对全文的工作进行总结。 6 垂韭三些盘生塑芏堡迨盎星三至登查堕垫盘垡銎拯姿 2 。1 概述 第二章静态随机存储器概述 大多数存储器的结构如图2 1 所示，这个结果是随机存取结构。这个名称源 于对读或写操作来说，存储器的各个位置( 地址) 可以随机地顺序按一个固定 的速率进行存取，而存取的速度与其物理位置无关【7 】。静态随机存取存储器( 简 称为静态存储器或s r a m ) 是随机存储器的一种，它由静态挥发性存储单元组 成的存储阵列( 或者叫内核，c o r e ) 组成，其地址译码集成在片内。1 9 6 9 年i n t e l 发布世界上首款金属氧化物半导体( m o s ) 静态随机存储器( s t a t i cr a m ) 1 1 0 l 。 s r a m 速度很快而且不用刷新就能保存数据不丢失。它以双稳态电路形式存储 数据，结构复杂，内部需要使用更多的晶体管构成寄存器以保存数据。s r a m 由于靠连续的供电来维持所存数据的完整性，故属于易挥发性存储器。s r a m 的基本结构包括一个或多个由存储单元构成的矩形阵列以及相应的外围电路以 完成地址译码和其他特殊功能，比如猝发操作模式等。存储单元按行和列排列 起来就组成了s r a m 的阵列结构，行和列分别称为“字线”和“位线”。每个 存储单元对应于一个唯一的地址，或者说行和列的交叉就定义出了地址，而且 每一个地址和某一特定的数据输入输出( i o ) 端口是相连的。一个存储芯片上 的阵列( 或者自阵列) 数目是由整个存储器的大小、数据输入输出端口数目、 存储速度要求、整个芯片的版图布局和测试要求所决定的。 存储器的读写操作是由片内的外围电路实现的，一般包括如下部分： 地址逻辑部分以完成行和列的选择 时钟电路部分以完成对读和写操作的时序控制 转换逻辑部分以完成对存储单元所存数据的读操作，并把数据送到输入 输出端口。 写逻辑部分以完成对用户输入数据的捕捉，并把数据存储到存储单元 中。 输出允许部分可以保证数据只有在指定情况下才出现在输出端口。 内部计数器和寄存器用于跟踪猝发地址的序列、流水线数据和其它片内 的控制功能。 7 耍些三些盘生堕圭芏焦堡盍! 蕴兰主登查堕篮熊墨拯垡 l 2 n 2 ”行 图2 - 1 存储系统的结构 2 2s r a m 存储单元结构及特点 s r a m 存储单元设计是s r a m 设计的关键，存储单元阵列占了存储器的大 部分面积，它对芯片的功耗，面积均起到了主要作用，同时，还影响器件的工 作稳定性和速度。s r a m 存储单元的种类很多，主要有4 t ( 4 个晶体管与2 个 电阻) 、6 t ( 6 个晶体管) 、t f t 结构及双端口存储单元。 2 2 1 数据存储原理 本节将以图2 2 所示的结构，说明静态存储单元的数据存储原理。图中的存 储单元由四个晶体管、两个负载( 此处的负载可谓电阻、p m o s 管、t f t 薄膜 晶体管) 组成。其中m n l ，m n 2 与两个负载元件做成锁存器的主体，存取管 m n 3 ，枷w 受控于字线w l 作为字地址的选择，它们分别与位线b l 和b l b 相连。这样，位线上的一对反相信号可以通过存取管使锁存器置数，也就是写 入过程。同时，锁存器内所存储的数据也可以通过存取管向位线b l ，b l b 传 送，也就是读出数据过程。 负载单元的作用是通过电源补充单元高电平端的漏电流，如图2 2 ，假设锁 存器中写入“l ”。则m n l 管关闭，m n 2 管导通，由于m n l ，m n 3 均存在p n 重些墨些叁鲎巫空焦遮童星三主登查堕垫矗篮墨趣查 结反向漏电，因此要保持m n l 漏端的高电平，需要电源v d d 通过l l 进行电 荷补偿。 负载的电阻r l 应该在满足补充p n 结的、漏电的前提条件下尽量大。因为 r l 越大，单元功耗越低。单元功耗决定于导通管( m n 2 ) 的电流。 ，；堡 也 而单元功耗可表示为： p ：竖 耽 与i 也成反比。 b l b 图2 2s r a m 单元电路图 由图2 2 可见，s r a m 是靠逻辑门来传送信号，与d r a m 靠电容上的电荷 再分布来读出数据相比，达到相同的位线电压差所需时间要少的多，也就是说 读出数据的速度要快。 2 2 2 四管静态存储单元 四管静态存储存储单元由四个n m o s 晶体管和两个多晶硅负载电阻组成如 图2 2 所示。其中l 1 、l 2 为多晶硅负载，m n 3 、m n 4 两个n m 0 s 晶体管为导 通管，这两个晶体管的栅极连接到字线上，在存储节点和位线间起着连通的作 用。另外两个n m o s 管m n l 、m n 2 作为反相器的下拉管。反相器的负载管由 电阻值很高的多晶硅负载电阻组成。 在s r a m 应用的早期，四管静态存储存储单元比六管静态存储存储单元用 的更多。与六管静态存储单元相比四管静态存储存储单元不但会减少工艺的复 9 重! ! 至些叁耋丝圭堂垒笙圭：= ：= ：= ：堇三堇塑查堕垫垒丝矍丝鎏 杂度，而且能有效地减小所需的芯片面积，这主要是因为不需要额外的面积来 隔离h 卜w e l 】或p w e l l 。除此之外，电路中用到的电阻也可载晶体管及互连线上 通过立体结构来实现。 四管静态存储单元设计复杂的地方在于设计一个电阻值足够大的电阻( g 欧姆量级) 以使得电流最小化。由于c v d ( 化学气相沉积) ，生长的非掺杂的多 晶硅薄膜的方块电阻可以达到很高，一般在每块1 0 抡q 以上。通过适当的离子 注入掺杂调节电阻值，可制出面积较小的g q 级的负载电阻。而且双层多晶硅 工艺已经成熟，可以将无掺杂的多晶硅电阻和m o s 管的多晶栅分别由两层不同 的多晶硅层形成，多晶电阻可以重叠在m o s 管上面，不占面积，因此可以把单 元面积设计的很小。而单元面积小正是四管单元的优势所在。 以多晶电阻作为负载有一些不足之处：尽管多晶电阻值可以做的很大，使 得导通电流很小，但是随着s r a m 容量的增加，单元阵列的功耗仍旧相当大； 另外，四管单元在可靠性方面存在缺陷：随着容量增大而器件尺寸缩小，m o s 晶体管的阈值电压下降，造成截止态的亚阈值电流增加。如果器件的沟道长度 偏差0 1 u m ，则可以引起阂值电压下降大约o 1v ，这将使亚阈值漏电流增加一 个数量级。器件尺寸越小，衬底中的缺陷造成局部p n 结漏电的可能性将急剧 增大。而单元中结点高电平的保持完全靠一个与电源相连的高值电阻，如果在 该结点上受到意外的干扰或感应，使电荷丢失，电源来不及补充新电荷，这时 高电平不能保持，器件就会失效。另外，四管静态存储单元的速度也不如六管 静态存储单元快。 2 2 3 六管静态存储单元 一个消除四管静态存储单元缺点的设计方法是使用c m o s 锁存器。这种设 计中用p m o s 晶体管取代多晶硅负载电阻。这种静态存储单元有六个晶体管组 成，每个反相器各一个n m o s 晶体管，一个p m 0 s 晶体管，加上两个连接位线 与存储节点的n m o s 晶体管，如图2 3 所示，这种具有正反馈特性的交叉耦合 的反相器对构成的锁存器组成的存储结构即六管静态存储单元。 采用c m o s 六管存储单元结构既可以消除单元的静态直流功耗，同时高电 平是由p m o s 管导通来保持，消除了阂值损失并具有很强的抗干扰能力，可以 避免n 软失效的发生，使用范围很广。因此，从性能上看，c m o s 六管存储单 元较前面的单元结构有明显的优势。但是这种结构的主要缺点是其工艺为 c m o s 双阱工艺，版图面积大，这样将会影响整个芯片的面积。对于本文所设 l o 重些三些垄耋堡圭篁堡垒塞：一：= ：= ： ：董三童墼奎堕垫查丝矍堡鎏 计的手机用内置s r a m 来说，其容量不是很大，但对s r a m 功耗要求较高。因 此采用此种单元结构。 w l v d d f| b l 叫丰挚 j 田 2 - 3 六管静态存储单元结构 2 2 4t f t 静态存储单元 制造厂家一直都在努力减小四管静态存储单元结构中流过多晶硅负载电阻 的静态电流，并减小六管静态存储单元结构的面积。最终，设计人员提出一种 结构，一种被称为薄膜晶体管( t f t ，t h i nf i l mt r a n s i s t o r ) 的工艺，它将n 沟 与p 构器件在纵向堆垛起来，如图2 _ 4 所示，从而有效地缩小了大容量存储单 元的芯片面积哺j 。位于控制栅极和t f t 多晶硅沟道德氧化层必须薄，以保证晶 体管的有效性。 图2 4 n 叮结构静态存储单元 垂韭三些苤生堡生焦：迨垂笠兰童篮奎堕坠盘丛墨塑逛 二o t 阿= = 篓翌一t 盯 t f tg a 协您! 习 c h 彻神p +p + c h a n i 磁霉蕊圜白t e ( 妇协 口 = 歹广弋= 习口e = 7 = 习 i竺! !il ! 竺! ! i b o t t o m g a 主c t f t t b d g a t e t f t 图2 5 耵叮晶体管剖面图 1 9 9 0 年，第一个t f t 单元被引入到了4 m b i t ss 鼬m 中，并且达到了较高 的单元稳定性和低待机电流。p 类型t f t 单元比电阻负载单元有高的错误免疫 能力，其软错误发生率比电阻负载单元低，但并没有预期的好。n 呵p m o s 晶 体管的性能比不上标准p m 0 s 晶体管的六管存储单元。但比线性多晶硅电阻的 四管结构更加实用。 但t f t 结构的存储单元工艺复杂，比一般的多沉淀两层膜，至少多出三个 光刻步骤。 2 2 5 双端口静态存储单元 双端口s r a m 允许同时有两个独立的实体对其进行存取。它采用双端口的 存储单元，其结构如图2 。6 所示，它也使用和标准六管s r a m 相似的六管结构， 而额外的两个晶体管提供另一条到达存储单元的存取通路。其优点是可以对存 储单元同时进行存取。其缺点为增加了两个管子，加大了存储单元面积。而且 由于它需要输入两组独立的地址、数据和控制信号，需要控制逻辑和地址仲裁 逻辑。 图2 6 双端口存储单元结构 1 2 b 2 3 s r a m 的分类 按照不同的应用范围，s r a m 可分为三大类：异步s r a m ，同步s r a m ， 特种s r a m 。 2 3 1 异步s r a m 异步s r a m ( s s r a 】，a s y n c h m n ss r a m ) 在检测到存储器地址端信号的 变化时，会产生一个时钟信号用于控制s r a m 内部电路的时序，从而完成读和 写操作。其接口一般包括三个控制信号控制。一个是片选信号( c s ) ，当片选 信号无效时，芯片处于待机状态( 最小的电流消耗) ，同时输出处于高阻状态。 另一个信号是输出有效信号( 0 e ) ，控制输出为有效或高阻。第三个是写使能 信号，选择读写周期。 异步s r a m 功耗较小，但时序难以控制，且读写速度较慢。 2 3 2 同步s r a m 同步s r a m ( s y n c h r o n o u ss r a m ) 使用一个或多个外部时钟完成对s r a m 的 各种控制，这样改善了时序控制，也使得存储器的存取时间和周期减小，以便 于与现有最快的p c 和i u s c 处理器的时钟周期匹配。 同步s r a m 的数据总线一般采用直接方式( n o w t h o u g h t ) 或者流水线 o i p e l i n e d ) 方式。不管采用哪种方式，地址和控制信号都在输入时钟信号的上升 沿被锁存，并具有相似的写过程。所不同的是它们的读数据输出潜伏时间和最 大操作速度不一样。采用直接方式的s s r a m 在时钟( 锁存地址和控制信号) 上升沿后的一个周期内输出数据。系统一般在下一个时钟上升沿锁存输出的数 据。 而采用流水线方式的同步s r a m 在读出放大器和输出缓冲器之间加了一组 寄存器。这些寄存器的引入使得存储器输出它的第一个有效数据之前又延迟了 一个时钟周期。但是，如果把这个读出延迟分摊到多个时钟周期来看，由于读 出放大器和输出部分是在连续地进行读操作，并且是并行工作，所以这种流水 线方式比采用直接式的s s r a m 可以有更高的工作频率。 为了达到更快的速度，在同步s i 认m 中嵌入了地址猝发机制。在猝发模式， 只需给定第一个数据的地址，由地址猝发器产生后续数据的地址。而不需要系 1 3 里! ! 圭些垄堂堡圭兰垒垒圭：= ：一：= ：= ：堑三童丝奎堕丝冀墨堡壅 统重新传送新的地址信息。 2 3 3 特种s r a m 通过增加一些逻辑控制电路通常可以提高普通s r a m 的性能。比如，在 s r a m 的输入端口增加一个寄存器可以使处理器不用长时间保持存储信息。输 入锁存器也可以使得数据被保持，在处理器准备好处理数据后在用时钟控制数 据的输出。使用寄存器的优点就在于增加了系统的灵活性，因为它不需要由处 理器来保持s r a m 的数据，而且等待数据从存储器中输出比从锁存器中直接获 取数据的时间要长。对高速数据流进行流水线式的处理同样可以提高系统性能， 因为它不需要频繁地在读操作和写操作之间进行转换。 对多个处理器的系统来讲，它需要同时对s r a m 进行存取，这会引起严重 的数据总线的竞争。这可以通过在s r a m 设计中采用特殊的结构，比如多端口 或者分离i 0 端口来避免。一个特种存储器的例子就是双端口的存储器。另一 个例子是先进先出( f i f 0 ) 模式的存储器，它拥有快速双端口的各种结构的 s r a m ，可以在多处理器系统和串行通信网络中做缓冲器。 还有一种按内容编址的存储器( c a m ，c e n t r a la d d r e s sm e m o r y ) ，它的结 构和标准的s r a m 不太相同，但数据出现在某些确定的输入端口时，它可以输 出相应的一个( 或多个) 地址。这种存储器比其他存储器在搜索算法( 比如二 值或者树形搜索法) 上更优越，它把所需的信息和整个预先分类项目的全部列 表同时进行比较，可以将搜索时问降低一个数量级。 2 4 低功耗s r a m 设计方法 随着便携产品需求的大量增长，在超大规模集成电路设计中功耗问题越来 越成为人们关注的焦点，特别是对内置存储器，比及动态随机存储器和只读存 储器来说就更重要了。当前对低功耗的内置s r a m 的需求已成为各类半导体产 品设计的重要指标和影响其未来市场的一个重要因素。过大的峰值功耗和平均 功耗会引起可靠性设计问题，如电迁移。 对几种常用的s r a m 结构和设计的研究表明【9 】，全程优化比局部电路改进 更能节约功耗。该研究中的s r a mc m 0 s 优化结构包括内部地址线的设计和 5 1 2 个子阵列的结构的设计( 每个予阵列包括2 0 4 8 行和4 列) 。另外，多位字 线结构能在每一位读上节省功耗，意味着使用“宽”型s r a m 能使功耗进一步 1 4 亟韭墨些盘茔塑生焦缝塞差三主整查堕监堡墨挺姿 得到改善，所谓的“宽”型s r a m 指每个字线上连接更多的位线。比如，使用 6 4 位宽的存储器相对于6 4 个一位宽的存储器可以节省8 5 的功耗。因此说优 化出的具有最小功耗的s r a m 的行数比列数多，而且随着电路面积的增加更趋 向于长方形。然而，优化出的最小存取时间的s r a m 更趋向于正方形，它的行 数和列数几乎相同，这和最小功耗对阵列的要求正好相反。因此在存取时间上 必须做出折中，以重新组织阵列结构达到显著节约功耗的目的。 低功耗高性能的s r a m 需要在结构、电路和工艺上进行优化。从结构上讲， 主要的目标是使信号局域化，以减少开关电容，降低信号的摆幅和消除直流电 流。通过对存储阵列的分区和对字线的分级，可以减少每次存取时的总开关电 容【l 们。锁存型的读出放大器有助于消除读出放大器的直流电流。而且，在读操 作中，字线上的脉冲信号可以使位线上的电压的摆幅降到最低j 。 在存储阵列中，行译码根据地址输入选择所需存取的某一行单元。为了减 少芯片面积，提高性能，译码电路被分为多级译码并分享共同功能的电路。图 2 7 所示的是一个用于常规的带分级字线的分区存储阵列中的译码电路结构框 图。预译码输出被整个阵列的全程行译码和块译码共享。因此，预译码输出是 一个很长的高容性的线。全程行译码和块译码都使用半摆幅脉冲模式的门，这 样预译码输出也变成了半摆幅信号，在不降低性能的前提下大大节省了功耗。 同时，在局部行译码中使用半摆幅脉冲模式的门使得全程字线也成为半摆幅信 号，这样可以额外地降低功耗。 椎 暖 嫩 i 卜 赆 删 图2 - 7 典型的译码电路方框图 从电路角度上优化，对于给定结构设计者需要使用脉冲模式的电路来提高 系统的性能和产生脉冲。使用脉冲模式有自我恢复能力的门比普通的静态 c m o s 门快，因为正向通路可以通过一次转换( 就像一个动态门) 被优化，而 塑些墨些垄堂堡圭堂堡垒叁 = ：一 ：= ：堇笪丝垄堕垫童丝壅壁垒 用于复位的转换可以通过一条独立的自我复位信号通路来优化( 1 2 j 。这个能自我 复位的门不需要全程时钟来复位，它相对于使用预充逻辑的门可以减少很多的 功耗，尤其是在类似译码电路的功能中，每个时钟周期只有很少的门会发生翻 转。 另一个对低功耗高性能s r a m 设计者用用的方法是工艺优化。从公式： p = c f y d 0 可以得出一个最有效的减小功耗的技术是降低电源电压。然而要保证好的 性能，晶体管的阈值电压也必须要降低，但这又会使亚阈值电流成为功耗增加 的主要来源。有两个技术可以用于解决亚阂值这个难题，分别是多闭值电压 c m 0 s ( m t - c m o s ) 和可变阙值c m o s ( v t c m o s ) 。多阂值电压c m o s 技 术在存储阵列和外围译码及逻辑电路中使用不同的v t 阈值电压。可变阈值 c m o s 方法通过改变阱电势或衬底电压来控制管子的阈值电压，因此当这些模 块进入待机状态时阈值电压会增加，进而减小漏电。 上面所述的这些技术有利于减少读操作的功耗，但是在译码电路中和在写 操作时并不能明显地减少功耗。一半摆幅的脉冲模式技术可以用于解决这个问 题f i ”。图2 - 8 所示，给出的电路是具有逻辑“与”功能的电压从半摆幅转换到 全摆幅的电路f j “。它起着两个正脉冲和一个负脉冲逻辑与( 当信号为地电平时 为真) 的作用。这个电路和一个标准的两输入静态c m o s 与门( 有一个低阙值 电压的p m