（电路与系统专业论文）基于tms320vc5402的高速信号采集系统的设计.pdf

摘要 本论文设计并实现了基于d s p 的数字信号采集系统，系统由d s p 完成数字信号处 理，f l a s h 完成系统上电后的程序加载，通过可编程逻辑器件c p l d 完成对d s p 外围 设备的逻辑控制，利用d s p 的多通道缓冲串行口m c b s p 与上位机进行数据交换。 与传统的数字采集系统相比，本测量系统的应用范围较宽。由于采用的a d 转换芯 片的最高采样率为6 m i p s ，而它的时钟信号是由d s p 的多通道缓冲串行口的输出时钟 提供，所以通过软件编程控制，即可对d 采样率的控制，实现对不同研究对象的信号 采集，节约了成本，扩大了系统的应用范围；另外考虑到所采用的d s p 可寻址的数据 空间较小、可用i o 口较少，串行通信的速率又较低，通过将d s p 的h p i 数据线设最为 通用i o 口，使d s p 可寻址的数据空间大大提高，解决了高速率采样时系统存储空间不 足的问题。 本文是项目“基于车辆声谱特征的高速公路交通事件及交通流特性直接检测技术研 究”和蝙蝠发声空间声场场强分布测量系统的硬件核心部分，实现的目标是系统硬件平 台的搭建，保证系统的协调工作，为将来成为专家系统奠定基础。文中详细叙述了系统 完整的设计过程，从硬件设计和软件设计两方面加以阐述，重点叙述了数字信号处理 ( d s p ) 模块、可编程逻辑控制模块、信号采集和传输模块以及程序加载等模块的设计， 并将电路调试过程中的一些注意问题和经验加以重点阐述；另外对于硬件电路的软件初 始化和预处理作了简要说明，提出了系统改进的思路。 关键词：d s p ；可编程逻辑器件；数据采集 a b s t r a c t t h ep a p e rc a r r i e so u tad i g i t a ls i g n a la c q u i s i t i o ns y s t e mb a s e do nd s p t h es y s t e mi s c o m p o s e do fd i g i t a ls i g n a lp r o c e s s i n gb yt h ed s p , t h ef l a s hc o m p l e t i n gt h ep r o g r a m l o a d i n ga f t e rp o w e ro n ，t h ec o m p l e xp r o g r a m m a b l el o g i cd e v i c e c p l dc o m p l e t i n gt h e l o g i cc o n t r o l o ft h ep e r i p h e r a l so fd s p , u s i n gt h em c b s po fd s pt o c a r r yo nt h ed a t a c o m m u t a t i o nb e t w e e nd s pa n d c o m p u t e r t h em e a s u r es y s t e mi sm o r et h e b r e a t h c o m p a r i n g 晰t ht h e t r a d i t i o n a l a c q u i s i t i o n s y s t e m t h em a x i m u ms a m p l i n g 矗e q u e n c yo f a di s6 m i p s ，a n dt h ec l o c ks i g n a lo fa di s c l o c kb yt h ee x p o r t a t i o nc l o c ko f m c b s et h u sw ec a nc o n t r o lt h es a m p l i n gf r e q u e n c y o f a d ， t h r o u g ht h es o f t w a r ep r o g r a m m i n g ，i m p l e m e n t i n gt h es i g n a la c q u i s i t i o no f d i f f e r e n tr e s e a r c h o b j e c t ，e c o n o m i z i n gt h ec o s t ，e x t e n d i n gt h ea p p l i c a t i o no f t h es y s t e m ；m o r e o v e rt h ed s pc a n l o o kf o rt h ed a t as p a c eo ft h ea d d r e s ss m a l l e r , a n dc a nu s et h ei ol e s s t h ec o r r e s p o n d e n c eo f v e l o c i t yl o w e r w em a k et h eh p i d a t al i n eu s i n ga sg e n e r a lp u r p o s ei o ，w h i c hm a k et h ed s p l o o k i n gf o rt h e d a t as p a c eo ft h ea d d r e s sr a i s ec o n s u m e d l y , r e s o l v i n gt h es h o r t a g eo ft h e s y s t e ms a v i n gs p a c e ： t h ep a p e ri st h e m e a s u r i n gh a r d w a r e c o r e p a r t o ft h ei t e m ”t h er e s e a r c ho ft h e s u p e r h i g h w a yt r a f f i c s t r e a mc h a r a c t e r i s t i c sa n dt r a f f i ca f f a i r e sd i r e c t d e t e c t i n gt e c h n i q u e b a s e do nt h ec h a r a c t e r i s t i c so fv e h i c l e s a u d i o - f t e q u e n c y a n d t h e s p a c e s o u n df i e l d d i s t r i b u t i n go f b a t sp h o n a t i n g t h et a r g e to ft h er e a l i z a t i o ni st ob u i l dt h es y s t e mh a r d w a r e ， a s s u r i n gt h ec o o r d i n a t i o nw o r ko f t h es y s t e m ，w h i c hl a y st h ef o u n d a t i o nf o rb e c o m i n gt h e e x p e r ts y s t e m t h ep a p e r i n t r o d u c e st h eh a r d w a r e d e s i g n i n g a n ds o f t w a r e d e s i g n i n g ， e s p e c i a l l yi n t r o d u c i n g t h ed e s i g n i n go f d i g i t a ls i g n a lp r o c e s s o r ( d s p ) m o d u l e ，c p l dm o d u l e ， s i g n a ls a m p l i n g a n d t r a n s m i t t i n gm o d u l e ，p r o g r a ml o a d i n gm o d u l e ，a n d s oo n t h ep a p e ra l s o i n t r o d u c e ss o m ea d v e r t i n gp r o b l e m sa n de x p e r i e n c e sd u r i n gt h ec i r c u i td e b u g g i n g t h e s o f t w a r ei n i t i a l i z a t i o na n dp r e t r e a t m e n ta r em e n t i o n e d b r i e f l yi nt h ep a p e r i ta l s op u tf o r w a r d a n i m p r o v i n gw a y k e y w o r d s ：d s p ；c p l d ；d a t aa c q u i s i t i o ne q u i p m e n t n 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究 工作及取得的研究成果。据我所知，除了文中特别加以标注和致 谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果， 也不包含为获得东北师范大学或其他教育机构的学位或证书而使 用过的材料。与我一同工作的同志对本研究所做的任何贡献均已 在论文中作了明确的说明并表示谢意。 学位论文作者签名：萱盘盘同期：翘矗塑! ! 堡 学位论文版权使用授权书 本学位论文作者完全了解东北师范大学有关保留、使用学位 论文的规定，即：东北师范大学有权保留并向国家有关部门或机 构送交学位论文的复印件和磁盘，允许论文被查阅和借阅。本人 授权东北师范大学可以将学位论文的全部或部分内容编入有关数 据库进行检索，可阻采用影印、缩印或其它复制手段保存、汇编 学位论文。 ( 保密的学位论文在解密后适用本授权书) 学位论文作者签名：熏查盘 指导教师签名 学位论文作者毕业后去向： 工作单位： 通讯地址： 鸯继兰鱼蛏 监廑三墅妻 电话： 邮编：! 曼! 螳 鞠铂靠嚣墒蛐澎。4一，i。“”x 、矗强，li_ k 引言 本文是项目“基于车辆声谱特征的高速公路交通事件及交通流特性直接检测技术研 究”和蝙蝠发声空间声场场强分布测量系统的硬件核心部分，实现的目标是系统硬件平 台的搭建，保证系统的协调工作，为将来成为专家系统奠定基础。 研究背景及意义 现代科学技术的发展和计算机技术的普及，推动了数字信号采集和处理技术的发展， 促进了电子器件制作工艺水平的提高，使市场上可供选择的高性能数据采集器越来越 多，但它们一般只能采集某些固定种类的信号，而且采样率的频带范围较窄、价格昂贵， 不同的应用情况必须选购不同的数据采集器，这些都限制了其应用范围。如果设计出一 个具有高性能、低成本，并可通过软件编程控制采样频率的数字信号采集系统，将大大 提高采集系统的性价比，扩大采集系统的应用范围。本论文的研究正是基于两方面应用 考虑，一是基于车辆声谱特征的高速公路交通事件及交通流特性直接检测技术研究。需 要采集的信号为车辆的声信号和地震动信号，一般在2 0 k h z 范围内，这需要用低采样率 对此类信号进行采集；二是蝙蝠发声空间声场场强分布研究，需要采集的信号为蝙蝠的 发声信号，一般在2 0 0 k h z 范围内，这需要用高采样率对此类信号进行采集，设计实现 一高性能、低成本、方便易用且可软件编程控制采样率的数字采集系统。 在智能交通系统的众多交通信息中，交通流特征参数信息是最根本的它们通过车 辆检测器来获取，这些特征参数的检测数据是交通管理部f - j $ o 定政策、采取措施和对交 通设施进行规划、设计的最为科学、客观的依据。常用的交通信息流包括：车辆记数及 车型识别、车行时间及速度、事故检测、客流体积、交通安全性、污染排放量、车辆重 量等。通过对交通信息流的获得，能够直接反映道路的使用效率，拥挤程度和各种功能 的车辆在整个交通网络的分布情况；了解出行所需燃料费用、事故发生率和司机的操作 状况( 是否疲劳等) ，减少交通事故及其影响：可以通过估算路上所需时间来决定是否 出行及何时、何地、何种方式出行；了解乘客的数量与运输工其运量之比例，确定发生 交通拥挤可能性；更重要的是通过车辆重量的获得，了解其对道路损坏的影响，正确预 算道路的建设与维护费用等。在车辆的所有特征中，可以用来识别和区分车型的通常有 车辆的外型( 长、宽、高等) 、车辆的轴重或轴距、车辆轴重及总重、车辆号牌、发动 机排气量、车辆可以乘载的人员数或载重量等。在这些特征中，只有部分可以用于自动 车辆识别和分类，因为有的特征可以用仪器不停车检测、提取，有的则不然，如排气量、 司乘人员数等。目前，国内外的车型识别技术主要集中在利用车辆的外型( 长、宽、高 等) 、车辆的轴重或轴距、车辆轴重及总重、车辆号牌。而主要的途径是通过视频来实 现，即通过视频拍照然后利用图象处理的方法来实现车型识别。视频的最大缺点就是受 外界环境的影响很大，特别是天气的变化、光照强度的变化，恶劣的条件甚至可能使视 频识别失效，另外视频检测的费用较高，加之我国的车辆种类繁多，且没有统一的标准， 导致视频识别的准确率并不是很高。因此丌发价格低廉、适合我国国情的车型识别系统 非常重要。本论文将较为成熟的声信号、地震动信号作为测量和研究的对象，突破现有 交通信息检测的固有思路，丌辟了交通信息检测技术研究的新领域，对高速公路管理部 门及时掌握高速公路交通流信息，快速地做出处理、救援、管理决策，减少事件造成的 直接、涮接损失，提高高速公路运营效率具有重大意义”。”。 而对要研究蝙蝠发声空间场强分布而言，蝙蝠是哺乳类中分布最广、数量最多的动 物类群之一，几乎占掘了所有可利用的生境，它们是真正会飞的兽类，这种进化上的优 势使它们利用了生态环境中一个全新的、未被利用的生态位，又由于蝙蝠在夜间飞行捕 食，这使得它们可以利用丰富的食物资源，并且竞争性非常小。行为生态学是动物生态 学研究的一个重要内容，声音行为在动物的通讯、取食、求偶以及领域保护等方面都有 重要作用。蝙蝠在生态系统中特殊的生念位及其声行为的独特性，决定了蝙蝠回声定位 行为生态学研究具有重要的意义。另外，蝙蝠是数量巨大的夜行性昆虫最重要的控制者， 通过对蝙蝠回声定位的研究对我国蝙蝠的研究与保护和对农、林业的发展以及维护生态 平衡都具有重要作用。 基于以上考虑，本论文实现的测量系统就是要实现能够对高、低速信号( 低于2 0 k h z 信号和低于2 0 0 k h z 信号) 进行采集，研究工作主要包括以下几个方面： 1 ) 在项目需求的基础上，确定系统的工作要求，正确选择电路芯片型号。 2 ) 设计并制作了基于t m s 3 2 0 v c 5 4 0 2 数字信号处理器和e p m 7 1 2 8 a e l c 可编程逻 辑器件的信号采集系统，采用高速a d 芯片实现数据采集，单通道采样率可设置在 4 0 k h z - - 1 2 5 m h z 之间，利用f l a s h 实现系统上电后程序的自动加载，同时系统扩有 大容量的s r a m ，用于对测量数据暂时存储，并通过r s 2 3 2 接口与微机通信。 3 ) 设计并制作了适合蝙蝠叫声测量的传感器接口和测量支架。 4 ) 对测量系统的初始化程序和预处理算法( 测量数据有效段进行保存和传输) 进 行编写，并给出系统的测试实验结果。 1 测量系统中芯片的选取 测量系统中芯片具体型号的选取是根据系统的实现目的来确定，本系统实现的目的 是能够对高、低速信号进行采集和预处理，并将结果传送到微机中，所以整个系统需要 有一片主处理器；同时由非电子专业的工作人员使用，必须让系统在上电后能够自动工 作，工作人员只需进行一些简单操作，所以系统中要有一片f l a s h ，用于存储系统上 电后的初始化程序；同时系统要有一片a d 模数转换器，用于数据的采集；考虑到系统 要处理的数据量较大，系统还需外扩存储器；同时要有接口芯片与上位机通信，具体的 芯片选择如下： 主处理器 考虑到系统应用的场合以及将来要实现脱机工作所以选取的主处理器必须具有较 高的工作速率，且能够处理复杂的算法，有一定的对外围电路的控制能力，耗电量要低， 性价比要高，片内资源丰富，可扩展性强，必须适应较复杂的环境，基于以上考虑，本 系统中的主处理器选用的是t i 公司生产的t m s 3 2 0 v c 5 4 0 2 数字信号处理器，它的最高 工作频率为1 0 0 m h z ，外部接口工作电压为3 3 v ，易于外围电路的扩展，具体说明见下 一童。 逻辑控制芯片 考虑到系统的体积、功耗、系统调试的方便程度以及系统的可扩展性，本系统选取 的是可编程逻辑器件进行逻辑控制，目前可以选取的逻辑芯片很多，如p l d 、e p l d 、 c p l d 和f p g a 等，根据本系统中内部逻辑只需要实现一些简单的逻辑控制功能，本系 统选取的是a l t e r a 公司生产的e p m 7 1 2 8 a e l c 8 4 5 型号的c p l d ，它的接口电压为 2 5 v 或3 3 v ( 可人为选择控制) ，内部有2 0 0 0 个门电路，可完全满足系统的逻辑屯路 要求。 模数转换器a d 由于蝙蝠叫声信号的频率范围一般在2 0 0 k h z 以内，高速公路汽车声信号虽然对人 耳来说是可闻声，但高频部分也许会有些更重要的参数可以提取，因此对它也可进行 高速率采样；另外需要用多路通道对这两种信号进行采集，以便利用信息融合技术；考 虑到采样率和采样精度要求，以及电源接口，在本系统中采用了h 公司生产的t h s l 0 0 6 4 型号的a d 模数转换器，它的最高采样率可达6 m i p s ，1 0 b i t 精度，可进行四通道同时 采样，单电源供电，内部有基准电源，无需外加基准，确保了电路工作的可靠性。 存储器 由于本系统的采样及主处理器工作频率较高，而主处理器内部存储单元有限，另外 系统必须能够上电后自动加载程序，所以需要对存储器外扩，包括数据存储器s r a m 和 f l a s h ，由于数据在系统中只进行预处理，所以暂不外扩程序存储器。考虑到s r a m 和f l a s h 的接口： 作频率、内存容量、工作字长、接f 】方式和： 作电压等方面，本系 统的s r a m 选耿的是i s c i 公司生产的i s 6 1 l v l 2 8 1 6 型号的数据存储器，它的工作周期 为1 0 n s ，内部容量为1 2 8 k ，字长为8 位和1 6 位( 可选择) ，本论文选择1 6 位工作方式， 工作电压为3 3 v ，可与d s p 直接接r ；f l a s h 选取的是a m d 公司生产的 a m 2 9 l 、，8 0 0 b t ，它的工作周期为9 0 n s ，内部容量为5 1 2 k ，字长为8 位和1 6 位( 可选 择) 在此选择1 6 位工作方式，接口电压为3 3 v ，可直接与d s p 向连接。 电源芯片 考虑到系统的工作电压，以及电流容量、功率等方面，在本系统中选取 t p s 7 6 7 h d 3 1 8 型号的电源芯片，它的输出电压和电流容量完全自够满足系统的要求。 与七位机接口芯片 从系统所要交换的数据量角度考虑，本系统利用d s p 的多通道缓冲串行通道 m c b s p 与微机的串行口进行通信，选用的是m a x i m 公司生产的m a x 3 2 3 2 串行异步 收发器。 4 2 测量系统的硬件电路设计 2 1d s p 芯片介绍 2 , 1 1d s p 芯片特性及发展概况 d s p ( d i g i t a ls i g n a lp r o c e s s o r ) 作为可编程数字信号处理专用芯片是微型计算机发 展的一个重要分支，也是数字信号处理理论实用化过程的重要技术工具。随着微电子技 术和数字信号处理技术的飞速发展，d s p 的性能价格比不断提高，尤其是随着科学技术 的发展，各种智能化系统的结构和控制算法越来越复杂，传统的设计格局被代之以高速 信息处理和全局p c 控制的复杂计算机控制系统，以及单纯以高速d s p 为核心的复杂计 算和控制的嵌入式控制设计思路。 d s p 器件分为两大类：一类是专门用于f f t 、f i r 滤波、卷积等运算的芯片，称为 专用d s p 器件；另一类是可以通过编程完成各种用户要求的信息处理任务的芯片，称 为通用数字信号处理器件，本论文中所涉及的d s p 指的是通用数字信号处理器件“3 。 为快速实现数字信号处理运算，d s p 芯片一般都采用特殊的软硬件结构。目前， d s p 芯片一般都具有程序和数据分开的总线结构、流水线操作功能。单周期完成乘法的 硬件乘法器以及一套适合数字信号处理的指令集，大致有如下几个方面： 1 ) 哈佛结构 早期的微处理器内部大多采用冯纽曼( v o n n e l l m a i l n ) 结构，其片内程序空间和 数据空间是合在一起的，取指令和取操作数都是通过一条总线分时进行的。当高速运算 时，不但不能同时取指令和取操作数，而且还会造成传输通道上的瓶颈现象。而d s p 内部采用的是程序空间和数据空间分开的哈佛( h a v a r d ) 结构，允许同时取指令( 来自 程序存储器) 和取操作数( 来自数据存储器) 。而且还允许在程序空间和数据空间之间 相互传送数据，即改进的哈佛结构。 2 ) 总线结构 许多d s p 芯片内部都采用多总线结构，这样可以保证在一个机器周期内可以多次 访问程序空间和数据空间，t m s 3 2 0 v c 5 4 系列d s p 内部有四条总线( 每条总线又包括 地址总线和数据总线) ，可以在一个机器周期内从程序存储器取1 条指令，从数据存储 器读2 个操作数以及向数据存储器写1 个操作数，大大提高了d s p 的运行速度。因此， 对d s p 而言，内部总线是个十分重要的资源，总线越多，可以完成的功能就越复杂 3 ) 流水线结构 d s p 执行一条指令，需要通过取指、译码、取操作和执行等几个阶段。在d s p 中， 采用流水线结构，在程序运行过程中这几个阶段是重叠的，如图2 1 所示。在执行本条 指令的同时，还一次完成了后面几条指令的取操作数、译码和取指，将指令周期降到最 小值。 5 时钟 取指 泽码 取操作数 执行 一 n 一 一n + 1 。 一 n + 2 一 一 n + 3一 。-_fr 一 n 一1 一 n 一 n + i 一 n + 2 一_ - 一 n 一2 一 n 1 一 n 一 n + 1 一 。_ 一 一 n 一一 n 2 一 n 1 一 一 n 一 幽2 1 四级流水线操竹 4 ) 多处理单兀 d s p 内部一般都包括有多个处理单元，如算术逻辑运算单元( a l u ) 、辅助寄存器 运算单元( a r a u ) 、累加器( a c c ) 以及硬件乘法器( m u l ) 等。它们可以在一个指 令周期内同时进行运算。例如，当执行次乘法和累加的同时，辅助寄存器单元已经完 成了下一个地址的寻址工作，为下一次乘法和累加运算做好充分的准备。因此，d s p 在 进行连续的乘加运算时，每一次乘加运算都是单周期的。d s p 的这种多处理单元结构， 特别适用于f i r 和i i r 滤波器。s t l ：夕b ，许多d s p 的多处理单元结构还可以将一些特殊的 算法，例如f f t 的位码倒置寻址和取模运算等，在芯片内部用硬件实现以提高运行速度。 5 ) 特殊的d s p 指令 为了更好地满足数字信号处理应用的需要，在d s p 的指令系统中，设计了一些特 殊的d s p 指令。如f i r s 和l m s 指令，专门用于系数对称的f i r 滤波器和l m s 算法。 6 ) 指令周期短 早期的d s p 的指令周期约4 0 0 n s ，采用4 u m n m o s 制造工艺，其运算速度为5 m i p s ( 每秒执行5 0 0 万条指令) 。随着集成电路工艺的发展，d s p 广泛采用亚微米c m o s 制 造工艺，其运行速度越束越快，达到1 0 0 m i p s 。 7 ) 运算精度高 早期的d s p 的字长为8 位，后来逐步提高到1 6 位、2 4 位、3 2 位。为防止运算过 程中溢出，t m s 3 2 0 v c 5 4 0 0 系列的累加器达到4 0 位。 8 ) 硬件配置强 接口功能越来越强，片内具有串行口( m c b s p ) 、主机接口( h p i ) 、d m a 控制器、 软件控制的等待状念产生器、锁相环是中产生器以及实现在片仿真符合i e e e 1 1 4 9 1 标 准的测试访问口，更易于完成系统设计，且可以工作在省电方式使系统功耗降低。 当然，与通用微处理器相比，d s p 芯片的其它通用功能相对较弱些”1 a 通用d s p 器件的发展可分为三个阶段： 第一阶段( 1 9 8 0 年前后) ，d s p 雏形阶段。开始出现脱离通用单片机构的d s p 芯片， 但在运算速度与数据处理能力及运算精度等方面有很大局限性。运算速度大约为：单指 令周期2 0 0 - - 2 5 0 n s 。这一时期有代表性的器件位i n t e l 2 9 2 0 、( n e c ) u p d 7 7 2 0 、( t i ) 6 t m s 3 2 0 1 0 、( a m i ) $ 2 8 1 1 等，尤其是t i 的t m s 3 2 0 1 0 ，采用了改进的哈佛结构，这种 结构允许数据在程序存储空间与数据存储空间之间传输，大大提高了运行速度和编程灵 活性。 第二阶段( 1 9 9 0 年前后) ，d s p 成熟阶段。这一时期许多国际上生产集成电路芯片 的著名厂家都相继推出晕自己的d s p 器件，这一时期的d s p 器件在硬件结构上更适合 数字信号处理，如硬件乘法器、硬件f f t 、单指令滤波处理等，使得d s p 运算速度达 到每个指令周期8 0 1 0 0 n s 。但是，在编程灵活性、软件调试、功耗、外部通讯功能等 方面都还不能尽如人意。 第三阶段( 2 0 0 0 年一至今) ，d s p 完善阶段。这一时期各d s p 生产厂家不仅使d s p 的信号处理性能更加完善，而且在系统开发的方便性、程序编辑调试的灵活性、功耗降 低的节能型等方面作了许多工作。尤其是各种通用外设集成到片上，不仅提高了数字信 号处理能力，而且为d s p 器件的通用化及为数字处理取代模拟电路带来了极大方便。 这一时期的d s p 运算速度可达每个指令周期1 0 n s 左右，可以在w i n d o w s 平台上真接用 c 语苦编程，使用方便灵活，同时成本也不断下降，促进了d s p 的普及和应用。 目f i ，d s p 的发展非常迅速，硬件结构方面主要是向多处理器的并行处理结构、便 于外部数据交换的串行总线传输、大容量片上r a m 和r o m 、程序加密、增加i i o 驱动 能力、外围电路内装化、低功耗等方面发展。软件方面主要是综合开发平台的完善，使 d s p 的应用开发更加灵活方便。d s p 处理器主要性能的发展及对将来的预测归纳如表 2 1 所示。 表2 1d s p 芯片主要性能特的发展及对将来的预测 l 典型的d s p 处理性能 1 9 8 01 9 9 02 0 0 02 0 1 0 对角线尺寸( m m ) 5 05 05 05 工i 艺水平( m )3o 80 10 0 2 速度( m i p s ) 54 05 0 0 05 0 0 0 0 r a m ( b v i e )2 5 62 k3 2 k1 m 功耗( m w m i p s )2 5 01 2 50 1o 0 0 1 价格( $ ) 1 5 01 550 1 5 2 1 2t m s 3 2 0 v c 5 4 0 0 系列d s p 芯片介绍 本论文中所用的d s p 是t i 公司生产的t m s 3 2 0 v c 5 4 0 0 系列定点型数字信号处理 器。该系列的d s p 在组成上包括了一般计算机的基本组成部分，另外，一个最明显的 特征就是它采用了不同于一般计算机的总线结构一哈佛结构。这种结构使计算速度大幅 提高，加之它的指令系统里有专门用于信号处理的单周期指令和硬件乘法器，更进一步 提高了它的运算速度。因此在数字信号处理领域迅速得到了应用，日益扩大的应用反过 来促进了d s p 的迅速发展。同时，d s p 中的哈佛结构已扩展到了通用计算机中。d s p 芯片作为可编程超大规模集成电路( w l s i ) 器件，通过可下载的软件或固件实现数字 7 信弓处理功能”1 。d s p 芯片除具备普通微处理器的高速运算功能外，主要针对高数据传 输速率、数值运算密集的实时数字信号处理，在处理器结构、指令系统和指令流程设计 上做了较大改动。 t m s 3 2 0 v c 5 4 0 0 系列d s p 芯片的基本结构特性”“： 1 ) c p u 先进的多总线结构( 1 条程序总线、3 条数据总线和4 条地址总线) ；4 0 位算术逻辑 运算单元( a i ，u ) ，包括1 个4 0 位桶形移位寄存器和2 个独立的4 0 位累加器：比较、 选择、存储单元( c s s u ) ，用于加法比较选择；指数编码器，可以在单个周期内计算 4 0 位累加器中数值的指数；双地址生成器，包括8 个辅助寄存器和2 个辅助寄存器算术 运算单元( a r a r ) 。 2 ) 存储器 1 9 2 k 可寻址存储空问( 6 4 k 字程序存储器、6 4 k 字数据存储器以及6 4 k 字i o 空 间) ：片内r o m ，可配置为程序，数据存储器：片内双寻址r a m ( d a r a m ) ， t m s 3 2 0 v c 5 4 0 0 系列d s p 中的d a r a m 分为若干块。在每个机器周期内，允许对同一 d a r a m 块寻址( 访问) 2 次，因此c p u 可以在一个机器周期内对同一d a r a m 块读1 次和写入1 次。一般情况下，d a r a m 总是映射到数据存储空间，主要用于存放数据； 同时，它也可以映射到程序存储器空间，用于存放程序代码。 3 ) 指令系统 单指令重复和块指令重复操作；块存储器传送指令；3 2 位长操作数指令；同时读入 2 或3 个操作数指令；能并行存储和并行加载的算术指令；条件存储指令；从中断快速 返回指令。 4 ) 片内外设 软件可编程等待状态发生器；可编程分区转换逻辑电路；带有内部振荡器或用外部 时钟源的片内锁相环( p l l ) 时钟发生器；全双工串行口，支持多位数据传送；时分多 路串行口( t d m ) ；多通道缓冲串行口( m c b s p ) ：1 6 位可编程定时器；8 位并行主机 接口( h p i ) ；外部总线关断控制，以断丌外部的数据总线、地址总线和控制总线：数据 总线具有总线保持器特性。 5 ) 电源 可用i d l e l 、i d l e 2 和i d l e 3 指令控制功耗，以工作在省电方式；c l k o u t 输出 信号可以关断。 6 ) 在片仿真接口 具有符合i e e e1 1 4 9 1 标准的在片仿真接口。 2 2 可编程逻辑控制器c p l d 芯片介绍 2 2 ia l t e r a 可编程逻辑器件概述 a l t e r a 公司是全球最著名的可编程逻辑器件开发商之一，该公司生产的c p l d 具有 8 一般p l d 特点的同时，还具有全新的改进结构、先进的处理技术、现代化的开发工具 等优点，具体如下：高性能、高密度逻辑集成、性价比合理、先进的开发软件缩短开发 周期、提供兆功能模块、采用在系统可编程技术i s p ( i ns y s t e mp r o g r a m m a b l e ) “。 a l t e r a 公司提供了3 大类1 0 个系列的c p l d 产品：多阵列m a x 9 0 0 0 ，m a x 7 0 0 0 ， m a x 5 0 0 0 ，m a x 3 0 0 0 和c l a s s i c 系列；柔性( 可更改) 逻辑单元阵列f l e x1 0 k 、f l e x 8 0 0 0 以及f l e x6 0 0 0 系列；先进的可变程单元阵列a p e x2 0 k ，a c e x1 k 系列。所有 的a l t e r a 器件均采用了c m o s 工艺，其中一些系列经不断改进已采用了更为先进的工 艺技术。 2 2 2m a x7 0 0 0 a 系列可编程逻辑器件 m a x 7 0 0 0 a 器件通过嵌入i e e e 标准1 1 4 9 1j t a g ( j o i n t t e s ta c t i o ng r o u p ) 接口 支持3 3 vi s p ，并具有高级引脚锁定功能。这种器件具有节能模式，用户可以将信号通 路或整个器件定义为低功耗模式。因为大多数逻辑应用中只要求小部分逻辑门工作在摄 高频率上，所以使用这一特性可使器件整体能耗减少5 0 以上。m a x7 0 0 0 a 还具有可 编程电压摆率控制、6 个引脚或逻辑驱动输出使能信号、快速建立时间的输入寄存器、 多电压i o 接口能力和扩展乘积分布可配置等结构特性。 器件特性配置如下： 1 ) 可编程速率功率控制 m a x7 0 0 0 a 系列器件提供节省功率的工作方式，可使用户定义的信号路径或整个 器件工作在低功耗状态。设计人员可以把m a x7 0 0 0 a 系列器件中的每个独立的宏单元 编程为高速( t u r b o 接通) 或低功耗( t u r b o 断开) 工作模式。这样，设计中的关键路 径运行在高速状态而其余部分则工作在低功耗状态。要注意的是，运行在低功耗的宏 单元会增加一个微小的延时。 2 ) 输出配置 m a x7 0 0 0 a 系列器件的输出可以根据各种需要进行配置： 多电压( m u l t i v o l t ) i o 接口：m a x7 0 0 0 a 系列器件( 除了4 4 引脚的器件外) 具 有多电压接口的特点，即m a x7 0 0 0 a 系列器件可以与不同电源电压的系统接口。所有 封装的5 v 器件都可以将i o 设置在3 3 v 或5 0 v 电压下工作。这些器件有两组v c c 引 脚：一组用于内部电路和输入缓冲器( v c c i n t ) ，另一组用于i o 输出缓冲器( v c c i o ) 。 v c c i n t 引脚始终接5 o v ，在这个v c c i n t 电平下，输入电压是t t l 电平，并于3 3 v 和 5 0 v 输入电平相兼容。根据输出需要，可以把v c c i o 引脚连接到3 3 v 或5 0 v 电源。当 v c c i o 引脚接到5 o v 电源时，输出电平与5 0 v 系统兼容；当v c c i o 接到3 3 v 电源时， 其输出高电平为3 3 v 。因此，它可以与3 3 v 和5 o v 系统兼容。 摆率控制：在m a x7 0 0 0 a 器件中，器件的每个i o 引脚的输出缓冲器都可以调整 输出的电压摆率。它可以配罱为高速工作方式或低噪声工作方式。较快的摆率工作方式 能为系统提供很快的转换速率，但也会在系统中引入大的噪声；低摆率会减少系统噪声， 但要增加4 n s 5 n s 的附加延时。 q 3 ) 器件编程特性 器件的在线编程( i s p i ns y s t e mp r o g r a m m a b i l i t y ) ：m a x7 0 0 0 a 器件是通过4 个 引脚的j t a g 接口进行在线编程( i s p ) 的。i s p 允许在设计丌发过程中迅速方便地重复 编程。m a x 7 0 0 0 a 结构是在线编程仅需要单一的3 3 v 电源电压，有内部充电泵产生的 编程电压对e e p r o m 单元进行编程。在在线编程过程中，i o 引脚处于高阻态，用于隔 离外界的冲突。 设计加密：m a x7 0 0 0 a 器件包含一个可编程的保密位，该保密位控制能否读出器 件内的配置数据。当保密位被编程时，器件内的设计不能被复制和取出，可实现高级的 设计保密。当对器件重新编程时，保密位连同其他的编程数据均能够被擦除和重写。 4 ) 器件结构功能描述 m a x 7 0 0 0 a 系列器件的结构包括逻辑阵列块( l a b - - l o g i ca r r a yb l o c k ) 、宏单元 ( m a c r o c e l l ) 、扩展乘积项( e x p a n d e rp r o d u c t t e r m ) ( 共享和并联) 、可编程连线阵列( p i a p r o g r a m m a b l ei n t e r c o n n e c t a r r a y ) 和i o 控制块( 1 1 0c o n t r o lb l o c k ) 5 部分。另外m a x 7 0 0 0 a 结构中还包括4 个专用输入，能用作通用输入或每个宏单元和i o 引脚的高速全 局控制信号，即时钟( c l o c k ) 、清除( c l e a r ) 和两个输出使能( o u t p u t e n a b l e ) 。 逻辑阵列块( l a b ) ：m a x7 0 0 0 a 系列器件结构主要是由高性能和非常灵活的逻辑 阵列块互连而成，每个l a b 由1 6 个宏单元阵列组成，多个l a b 之间通过可编程连线 阵列p i a 和全局总线连接在一起，全局总线有专用输入、i o 引脚和宏单元反馈给信号。 宏单元：m a x7 0 0 0 a 系列器件的宏单元能够单独地配置为时序逻辑或组合逻辑工 作方式，它由3 个功能块组成：逻辑阵列、乘积项选择阵列和可编程寄存器，它们可以 被单独地配置为时序逻辑和组合逻辑工作方式。逻辑阵列用来实现组合逻辑，它给每个 宏单元提供5 个乘积项，乘积项选择矩阵分配这些乘积项到或门和异或门的输入端，以 实现组合函数；或把这些乘积项作为宏单元中触发器的辅助输入：清除、置位、时钟和 时钟使能控制。每个宏单元的一个乘积项可以反向回送到逻辑阵列，这个可共享的乘积 项能够连到同一个l a b 中其它的任何乘积项上。作为寄存器功能，每个宏单元的触发 器可以单独地编程为具有可编程时钟控制的d 、t 、j k 或r s 触发器工作方式。 时钟控制：每个可编程寄存器可以按三种时钟输入模式工作：( 1 ) 全局时钟信号。 该模式能实现最快的时钟到输出性能，这时全局时钟输入直接连向每一个寄存器的c l k 端：( 2 ) 全局时钟信号由高电平有效的时钟信号所使能。这种方式为每个触发器提供使 能信号，并仍能达到全局时钟的快速时钟到输出的性能；( 3 ) 用乘积项实现阵列的时钟。 这种模式下，触发器有来自隐含的宏单元或i o 引脚的信号进行时钟控制。 扩展乘积项：利用扩展乘积项可保证在实现逻辑综合时，使用尽可能少的逻辑资源 达到尽可能快的工作速度。它可利用的方式有两种：( 1 ) 共享扩展乘积项。共享扩展项 就是由每个宏单元提供一个未投入使用的乘积项，并将它们反相后反馈到逻辑阵列，以 便于集中使用。每个共享扩展乘积项可被l a b 内任意宏单元使用和共享，以实现复杂 的逻辑函数；( 2 ) 并联扩展乘积项。并联扩展乘积项是一些宏单元中没有使用的乘积项， 这些乘积项可以被分配到邻近的宏单元中去实现快速复杂的逻辑函数a 可编程连线阵列( p i a ) ：通过可编程连线阵列p i a 把各l a b 相互连接构成所需的 逻辑，这个全局总线是可编程的通道，它把器件中任何信号源连到目的地。所有m a x 7 0 0 0 a 的专用输入、i o 引脚和宏单元输出都馈送到p i a ，p i a 可把这些信号送到整个器 件内的各个地方。只有每个l a b 所需的信号才真正给它布置从p i a 到该l a b 的连线。 i o 控制块：i o 控制块允许每个i o 引脚单独配制成输入输出或双向工作方式。所 有i o 引脚都有个三念缓冲器，它能由全局输出使能信号中的一个控制，也可把使能 端真接连到低或电源n 。“。 2 3 测量系统的硬件框架图 串口 上位机 电源 t p $ 7 6 7 d 3 1 8 时钟电路l 仿真机 1 0 m h z 一一下一 d s p t m $ 3 2 0 v c 5 4 0 2 扩展数据区 s r a m i s 6 l l v l 2 8 1 6 控制逻辑 e p m 71 2 8 a e 图2 2 系统硬件框图 扩展数据区 f l a s h a m 2 9 l ，v 8 0 0 b t 传 感 器 2 4d s p 硬件系统设计 2 4 1 存储器扩展电路 考虑到测量系统的采样速率最大达到6 m i p s ，系统用串行口与微机通信，而 1 m s 3 2 0 v c 5 4 0 2 型号d s p 片内的数据空间和程序空间只有1 6 k 字的d a r a m 和4 k 字 的r o m ( 用户自己不能使用) 。所以必须对d s p 的存储空间进行扩展。由于c 5 4 0 2 片 内的d a r a m 空间既可以用作数据r a m ，也可以用作程序r a m ，故在本系统中对c 5 4 0 2 进行数据空间扩展。 1 ) 数据r a m 存储区扩展 本系统将数据空间扩展到1 2 8 k 字。用于对采样来的数据进行暂时存储，数据r a m 选用了i c s i 公司的高速数据存储器i s 6 1 l v l 2 8 1 6 ，此芯片的电源电压为3 3 v ，与c 5 4 x 外设电压相同，无需电平转换。其容量为1 2 8 k 字，主要特征为：高速存储，访问时间 为1 0 n s ；低功耗；全静态工作：三态输出；可控制数据高低字节；输入输出引脚与t t l 电平相兼