（飞行器设计专业论文）rs（255223）译码器的fpga实现及其性能测试.pdf

捅崔： 摘要 在卫星通讯中，差错控制编码技术对降低误码率、提高通信的可靠性具有 非常重要的作用。r s ( r e e d s o l o m o n ) 码是差错控制领域中一种性能优异的线性 分组循环码，由于其具有很强的随机错误和突发错误的纠错能力，所以被 c c s d s 、n a s a 、e s a 等空问组织接受，广泛用于深空探测中。 目前我国还没有高码速率的r s 硬件译码器，虽然“双星计划”已经采用r s 纠错编码技术，在卫星上使用r s ( 2 5 5 ，2 2 3 ) 硬件编码器进行编码，但是由于硬件 译码器的复杂性，地面接收系统采用的是软件译码，无法保证通信的实时性。 为此，本课题首先研究了常规的r s 译码器的算法，确定在关键方程的计算中 采用一种新改进的b m 算法，然后提出了基于复数基的有限域快速并行乘法器 和利用幂指数相减进行除法计算的有限域除法器，通过这些优化方法提高了r s 译码器的速度，减少了译码延时和硬件资源使用，最后利用v h d l 硬件描述语 言在f p g a 上实现了流水线处理的r s ( 2 5 5 ，2 2 3 ) 译码器。 译码器测试系统的设计和译码器性能测试是本课题另外两个重要环节。在 选用合适的f p g a 完成译码器的硬件实现后，开发出了基于p c i 总线的r s 硬 件译码器测试系统。利用硬件产生4 1 级m 序列随机数对译码器测试系统的可 靠性进行验证后，针对译码器译码速度，译码延时和纠错能力等性能指标，提 出了相应的几种测试方法。测试过程中，按照b p s k 系统不同的误码率给r s 随机编码码块加噪的方法用于全面测试译码器的纠错能力。 本课题选用x i l i n x 公司的f p g a 芯片x c v 6 0 0 e 一6 h q 2 4 0 c 进行译码器实 现。验证结果表明该译码器的码速率能达到4 0 0 m b p s ，译码延时为5 5 4 个时钟 周期，使用f p g a 资源1 8 0 ，0 0 0 门，译码性能与理论上译码性能基本一致。 同时该译码器译码速度还具有向下兼容的特性，而且算法易于往其他芯片移植。 本课题实现的r s ( 2 5 5 ，2 2 3 ) 硬件译码器的性能在国内具有领先水平，对我围 以后航天项目高速数据传输系统的设计有着很大的意义。 关键词r e e d s o l o m o n 码，复数基，f p g a ，性能测试，p c i 总线 r s ( 2 5 5 ，2 2 3 ) 6 生川： 鹕：辨的f p g a 珥蚓j ” ：能：则试 a b s t r a c t s h ij u n f e n g ( s p a c e c r a f td e s i g n ) d i r e c t e db yw a n gy u e r r o r - c o n t r o lc o d i n gt e c h n o l o g yi sv e r yi m p o r t a n tt or e d u c ee r r o rp r o b a b i l i t y a n di m p r o v ed e p e n d a b i l i t yi ns a t e l l i t ec o m m u n i c a t i o n r sf r e e d s o l o m o n ) c o d ei s a ne x c e l l e n tl i n e a rc y c l i cb l o c kc o d ei nt h ee r r o r - c o n t r o lf i e l d i th a sb e e nw i d e l y u s e di nd e e ps p a c ee x p l o r a t i o nf o ri t sp o w e r f u lr a n d o ma n db u r s te r r o r - c o r r e c t i o n a b i l i t y , a n dh a sb e e na d o p t e db yn a s a , f _ s aa n dc c s d sa sr e c o m m e n d e d s t a n d a r d r se n c o d i n gd a t at r a n s p o r t a t i o n ，u s i n gar s ( 2 5 5 ，2 2 3 ) h a r d w a r ee n c o d e r , h a s b e e na d a p t e di no u r “d o u b l es t a r ”e x p l o r a t i o np l a n b e c a u s eo ft h ec o m p l e x i t y o fr sh a r d w a r ed e c o d e gs o f t w a r ed e c o d i n gw a su s e di nt h eg r o u n dr e c e i v i n gs y s t e m w h i c hc a nn o tg u a r a n t e er e a lt i m ec o m m u n i c a t i o n ah i 曲s p e e dh a r d w a r er s d e c o d e ri sn e c e s s a r yi no u rf u t u r ep r o j e c t s h a v i n gs t u d i e ds e v e r a lk i n d so fr s d e c o d ea l g o r i t h m ，w eh a v ec h o s e nt h er e f o r m u l a t e di n v e r s i o n l e s sb ma l g o r i t h mt o s o l v et h ek e ye q u a t i o no ft h ed e c o d e np a r a l l e lm u l t i p l i e ro ff i n i t ef i e l db a s e do n c o m p o s i t eb a s i sa n dd i v i d e ru s i n ge x p o n e n t i a ls u b t r a c t i o nh a v e b e e nd e v e l o p e d b y i m p l e m e n t i n gt h ea b o v ep r e s e n t e da p p r o a c h e s ，n o to n l yt h ed e c o d e r ss p e e di s i m p r o v e db u ta l s ot h ed e c o d i n gl a t e n c ya n dh a r d w a r eo v e r h e a d sa r er e d u c e d o t h e rt w oi m p o r t a n tt a s k so fo u rr e s e a r c hp r o j e c ti n c l u d et h ed e s i g no ft h e v e r i f i c a t i o ns y s t e ma n dt h ep e r f o r m a n c et e s tf o rt h ed e c o d e w eh a v es e tu pat e s t s y s t e mb a s e do np c ib u sf o rt h et e s t i n go ft h ed e c o d e r a f t e rv e r i f i e dt h et e s t s y s t e m sr e l i a b i l i t yw i t h4 1g r a d e sms e q u e n c er a n d o md a t ap r o d u c e db yh a r d w a r e ， t h es p e e d ，d e c o d i n gl a t e n c y , e r r o r - c o r r e c t i o n a b i l i t y a n do t h e rp e r f o r m a n c e p a r a m e t e r so fr sd e c o d e rw e r et e s t e dc o m p r e h e n s i v e l y i nt h et e s t i n gp r o c e s s ， c o d i n gb l o c k sa r ed i s t u r b e da c c o r d i n gt od i f f e r e n tb i t - e r r o rp r o b a b i l i t yo fb p s k s y s t e mt o l e s tt h ee r r o l c o r r e c t i n ga b i l i t yo ft h er sd e c o d e r ， t h er sd e c o d e r , c o m p o s e do fo n l y1 8 0 ，0 0 0g a t e s ，i sr e a l i z e do nax i l i n x f p g a ( x c v 6 0 0 e 一6 h q 2 4 0 c ) t h et e s tr e s u l t sh a v ep r o v e dt h a t ，t h ed e c o d e rh a sa 摘堙 t h r o u g h p u t o f4 0 0 m b p sw i t ht h ed e c o d i n g l a t e n c yo f5 5 4c l o c kp e r i o d s ，t h e e r r o r - c o r r e c t i o na b i l i t yo ft h ed e c o d e ri sc o n s i s t e n tq u i tw e l lw i t ht h et h e o r e t i c a l a n t i c i p a t i o n i na d d i t i o n ，t h er sd e c o d e rp e r f o r m sw e l la ta n yt h r o u g h p u tu n d e r 4 0 0 m b p sa n d i t sa l g o r i t h mi se a s yt ob et r a n s p l a n t e dt oo t h e rf p g a t h er s ( 2 5 5 ，2 2 3 ) d e c o d e r , d e v e l o p e di no u rr e s e a r c h ，i st h em o s t a d v a n c e d d o m e s t i c a l l y , a n ds h o u l db es i g n i f i c a n tf o rt h eh i g h s p e e dd a t at r a n s p o r t a t i o ns y s t e m d e s i g ni nt h ef o l l o w i n g s p a c ep r o i e c t s k e yw o r d s r sc o d e ，c o m p o s i t eb a s i s ，f p g a , v e r i f i c a t i o n ，p c ib u s 1 课题的目的和意义 引言 卫星通信系统传输数据的距离非常远，受衰落，噪声和各种干扰的影响较 严重，而卫星体积、重量和能源的约束又限制了信号能量的提高。在这种情况 下，为了保证远距离数据传输的误码率在允许范围内，必须采用纠错能力很强 的差错控制方法来进行纠错。利用纠错码进行差错控制的方式大致包括重发反 馈( a r q ) ，前向纠错( f e c ) 和混和纠错( h e c ) 三类心利用前向纠错方式 的纠错码进行信道保护，发送端发出能够被纠错的码，接收端收到这些码后， 通过译码器能自动发现并在纠错范围内纠正传输中的错误。这种方式不需要反 馈信道，实时性好，而且随着译码设备规模的增大，纠错能力变得越来越强， 特别适合卫星通信使用。在卫星通信系统中采用前向纠错的差错控制编码不仅 可以给系统提高可靠性和传输稳定性，而且由于信道编码增益的增加，系统传 递信息所需的能量可大为降低，这对功率受限的卫星信道具有极其重要的意义。 卫星通信系统在实际应用中由于通信自然环境、通信灵敏度和数据是否被 压缩而使其对误码率的要求各不相同，通常人们习惯用1 0 1 作为卫星通信系统 误码率( b e r ) 的要求。在这一误码率要求下，采用不同的纠错编码所要求的 信噪比不同。图1 给出了高斯白噪声信道中不周纠错编码理论性能的比较。从 图中可以看出误码率为1 0 。时，采用r s ( 2 5 5 ，2 2 3 ) q 错码比不加纠错码的系统 相比获得了3 d b 以上编码增益，若是采用卷积码和r s 码级联译码并使用交错 方式甚至可以得到7 d b 的编码增益。纠错编码在卫星通信中得到了广泛应用。 1 9 6 9 年升空的m a r i n e r 在b p s k 系统中使用( 3 2 ，6 ) r m ( r e e d m u l l e r ) 码 进行差错控制，在b e r 1 0 。时，与未编码系统相比获得了3 2 d b 的编码增益。 1 9 6 8 年升空的p i n e e r 9 使用了序列译码的卷积码。1 9 7 3 年升空的p i n e e r l 0 和 p i n e e r l l 使用了m a s s e y 和c o s t e l l o 构造的码率为1 2 的非系统卷积码，在信躁 比为2 7 d b 时能达到1 0 的误码率。此外维特比译码，卷积码与r s 码级联以 及t u r b o 码都在卫星通信中得到了应用1 2 1 。 t r j t d 1 0 1 1 0 t o o ?1 口 1 0 ，o o 图1 不同纠错码的性能比较 卫星通信信道基本上是无记忆高斯白噪声信道( a w g n ) 。在选择卫星差错 控制方式时，首先考虑的是纠正随机错误，有时也考虑采用交错编码技术来纠 正突发错误。r s 码是纠错码中一类很重要的线性分组码。由于它具有很强的纠 正随机错误和突发错误能力以及具有极低的未探测差错率，所以在深空卫星通 信中得到了广泛应用。r s 码中一个研究的热点是r s ( 2 5 5 ，2 2 3 ) 码。1 9 8 7 年开始， 空问数据系统咨询委员会( c c s d s ) 将r s ( 2 5 5 ，2 2 3 ) 硅3 作为常规分包遥测信道 编码和高级在轨系统( a o s ) 前向和返向链路纠错编码的标准【4 l o 它对实现信 道纠错编码低差错率起着关键作用。美国宇航局( n a s a ) 和欧洲空间局( e s a ) 在深空卫星通信的级联码系统中把r s ( 2 5 5 ，2 2 3 ) 码作为标准的外码使用。目前国 内航天领域已经在卫星上使用了r s ( 2 5 5 ，2 2 3 ) b - 哽件编码器进行编码，地面上应用 r s ( 2 5 5 ，2 2 3 ) 软件译码器进行译码，软件译码对于数据传输来说不是大问题，但 对于实时通信来说是不能使用的，需要r s ( 2 s 5 ，2 2 3 ) 硬件译码器来解决这一问 题，我国还没有高码速率的硬件译码器，同时国内深空探测的计划正在逐渐丌 展起来，目前的差错控制系统很难满足这么远距离通信的要求。另外，虽然国 外现在很多厂家都能，产r s 译码器，但是码速率高的产品不仅很难购兴而且 价格昂贵。这样，按照c c s d s 标准研制自主产权的r s ( 2 5 5 ，2 2 3 ) 硬件译码器就 成了非常必要和有意义的工作。本课题主要工作就是对r s ( 2 s 5 ，2 2 3 ) 译码算法进 行研究，然后在f p g a 上进行实现并优化，搭建与译码器对应的硬件测试、r 台， 最后对译码器进行了较全面的性能验证。浚课题不仅可为以后直接研制航天工 程上应用的r s ( 2 5 5 ，2 2 3 ) 译码器提供技术支持，而且为以后研制性能更高的卷积 码、r s 码级联编译码器以及t u r b o 码编译码器提供技术上的帮助和验证试验平 台。 2 国内外研究进展 r s 译码器的研究开始于上世纪6 0 年代，由于它与相同码长和相同校验位的 分组码相比具有更强的纠正随机错误的能力，同时又具有很强的纠正突发错误 的能力，因而受到广泛的关注。但是由于码长增加后译码器结构变得非常复杂， 当时的微电子技术难以实现码长较长的r s 译码器，它的研制没有引起人们的 重视。随着微电子技术的不断发展，r s 译码器的研究也越来越热，至8 0 年代 中后期，r s 译码器的v s l i 结构的研究达到高潮，开始出现了一些用v s l i 成 功实现r s 译码器的例子。1 9 8 4 年，l i u k y 利用5 个v s l i 电路对应r s 译码 器五部分运算单元实现了流水线结构的r s ( 2 5 5 ，2 2 3 ) 译码器，译码通过率达到 4 m b p s 【5 j 。1 9 8 6 年，m a k i 用全定制方法在4 片v s l i 电路上实现了r s ( 2 5 5 ，2 2 3 ) 译码器，译码通过率达到8 0 m b p s 6 1 。1 9 9 4 年c o i l s 利用e d a 综合技术设计出 码速为8 0 m b p s 的r s ( 2 5 5 ，2 2 3 ) 译码器，大大提高了设计效率，设计门数为1 0 0 ， 0 0 0 门，工作量为2 人年1 7 j o 法国m a t r a m a r c o n i 公司于上世纪9 0 年代初 研制成功了完全符合c c s d s 标准的r s ( 2 5 5 ，2 2 3 ) 译码器，译码通过率为 8 0 m b p s 。至1 9 9 7 年，r s ( 2 5 5 ，2 2 3 ) 最大的译码通过率为略大于8 0 m b p s 。之 后，大规模可编程芯片不断推出，r s ( 2 5 5 ，2 2 3 ) 译码器的译码通过率也不断提高。 1 9 9 9 年，哈尔滨工业大学微电子中心实现了译码通过率为1 6 0 m b p s 的 r s ( 2 5 5 ，2 2 3 ) 译码器，设计门数为2 0 万门【9 j 。2 0 0 2 年，华中科技大学外存储系 统国家专业实验室分别用改进的e u c l i d e a n 和b m 算法实现了译码通过率为 2 0 0 m b p s 的r s ( 2 5 5 ，2 2 3 ) 译码器【”_ 1 “。x i l i n x 公司最近更是推出了输入输出延 时9 2 5 个码字，最高工作频率为1 2 4 m ，而逻辑资源使用仅为1 1 1 0 个s l i c e ( x i l i n x 公司一片s p a r t a n 2 系列1 0 万系统门f p g a 就能实现) 的 r s ( 2 5 5 ，2 2 3 ) 译码器的l p 核，但是译码数据不能连续输入，必须保证码块之问 4 0 5 个时钟删期队 的间隔，译码通过率约为3 8 0 m b p s 。 r 5 ( 2 5 52 ：j ) 钞! 仆洋妈措的f p g a9 吣殷j l 忭能洲跌 3 课题主要内容与关键技术 课题的主要内容： 1 r s ( 2 5 5 ，2 2 3 ) g - 马译码算法的硬件实现及其性能的优化。由于未来的空间应 用中，下行的数据速率高达每秒百兆比特以上，所以对常规的r s ( 2 5 5 ，2 2 3 ) 译码 算法及其f p g a 综合后生成的具体电路结构上都要进行优化才能满足实时硬件 译码的要求。 2 r s 硬件译码器测试系统的设计。可靠和完善的测试系统是译码器性能 测试的保证。 3 r s 亿5 5 ，2 2 3 ) 译码器的性能验证。译码器的性能验证是译码器设计中不可 缺少的一部分，通过性能验证能发现原来设计中存在的一些问题，确保译码器 工作性能的稳定性。 在整个设计实现与测试中，主要要解决以下一些关键技术问题： 1 译码器算法的优化问题。为了得到译码器更高的译码速度和使用更少 的f p g a 资源，在设计中使用了标准基到复数基的变换与逆变换，用复数基进 行乘法器设计，除法器设计主要是把处理数据从标准基的表示形式转化为幂指 数的表示形式，利用查找表的方法进行除法，在最关键的关键方程求解模块使 用了新改进的r i b m 算法。 2 基于p c i 总线的高可靠性译码器测试系统的设计。由于r s ( 2 5 5 ，2 2 3 ) 译 码器具有很强的纠错功能，在实际工程应用环境中，经过译码后的数据具有很 低的误码率，这就要求相应的译码器验证测试系统具有非常低的误码率，最好 是没有误码，这对测试系统的设计和调试带来很大困难。 3 译码器纠错能力全面性的测试。仅仅凭人为输入的简单编码数据对译码 器进行验证不能证明译码器的纠错能力是否完全正常，因此产生满足验证译码 器纠错能力全面性要求的测试数据源以及采取恰当的测试方法对译码器纠错能 力进行测试是译码器性能测试的关键。 4 第一章r s 译码器基本原理及f p g a 设计介绍 1r s 译码所需的相关数学知识 r s ( r e e d s o l o m o n ) 码是在有限域中进行运算的，因此进行r s 译码器设计 之前对有限域相关知识的学习是必不可少的。以下是关于有限域的一些基本概 念和性质【l l ，【1 2 】： 1 由有限个元素的集合所构成的域称为有限域或伽罗华( g a l o i sf i e l d ， g f ) 域，域中元素的个数称为该有限域的阶。一般用符号g f ( q ) 表示q 阶有限 域。 2 在有限域中定义的运算满足闭合性，即有限域g f ( a ) 上任意两个元 素o ，b 对运算。满足：o o g f ( q ) 3 如果p 是素数，i l l 是正整数，g f ( p m ) 的最小子域是g f ( p ) , p 称为g f ( p m ) 的特征，在特征为2 的有限域中，任一域元素a 有一o = o 。 4 设q 在q 阶有限域g f ( q ) 上的任一元素，若q 一1 是满足o n = l ( n = 1 ， 2 ，q ) 中最小正整数，那么称a 为g f ( q ) 的本原域元素，简称本原元，q 阶有限域g f ( q ) 中一定含有本原元，且g f ( q ) j 二除零外的其它任意域元素均可表 示为本原元的乘幂。 5 设b 为q 阶有限域g f ( q ) 上任一元素，则b = 8 9 。 6 设g f ( 2 m ) 上的本原多项式为p 0 ) = z ”+ y z c i ，o 为本原元，则g f ( 2 “) 上所有非零元素可以由次数低于m 的。多项式来襄彖，即由集合 1 ，o ，0 2 o ”1 中元素的线性组合来表示g f ( 2 “1 上所有非零元素。显然，这r n 个元素是线性无 关的，因此集合 i ，o ，0 2 o ”1 ) 是有限域g f ( e 。) 的一组基底，通常称为多项式 基或者标准基。 2r s 译码器基本原理 r s 码是纠错码中一类很重要的线性分组码。它是一种多进制 b c h ( b o s e c h a u d h u r i h o c q u e n g h e m ) 码，也是一类典型的代数几何线性循环码， 同时又是极大最小距离硼分码( m d s 码) ，它的重量分布可以预知。它与一般 b c h 码的主要区别在f 它的符号域与计算域致，而般b c h 码的计算域大 于符号域，这在实际应用上表现为r s 码按信息字处删数掘，丽一般b c h 码按 信息位处理数据p j 。 r s 码的译码算法是从b c h 码的译码算法演变过来的其中代表性的算法 有b m ( b e r l e k a m p m a s s e y ) 算法和e u c l i d 算法。b e r l e k a m p 从代数学的角度 提出了b c h 码的迭代译码算法，避免了p e t e r s o n 算法中繁琐的矩阵运算。 m a s s e y 从线性反馈移位寄存器综合出发，得出与b e r l e k a m p 一致的结论，后人 统称为b e r l e k a m p - - m a s s e y ( b m ) 算法。算法主要包括计算伴随式、b m 迭代过 程求差错定位多项式、用c h i e n 搜索求差错定位多项式的根和求差错值( f o m e y 算法) 几部分。 b m 算法又可分为时域算法和频域算法。时域算法主要指利用f o m e y 算法和 错误位置获取错误图样。频域译码也称为变换译码，根据错误位置多项式来获得 相应的校验子序列，然后对所得到的所有校验子进行傅氏逆变换，从而获得错误 图样，由于在频域利用有限域中的快速傅氏变换，因而译码速度可大大提高，但 是实现过程相对比较复杂。 e u c l i d 算法是另一种主要的r s 码译码算法，其实质是通过求解两个多项式最 大公因式，获得差错定位多项式及错误值多项式，其它的计算同b m 算法。e u c l i d 算法与b m 算法的主要区别在于关键方程计算的迭代过程。b m 迭代是基于自回归 滤波器综合原理求最短反馈连接多项式代数迭代过程，e u c l i d 迭代是基于多项式 分解原理求两个多项式的最大公因式的迭代过程【8 】。 除了上述两种传统的r s 译码算法外，一些新的高效译码算法不断被开发出 来，以适应一些特定领域，如基于f o m e y 的扩展最小距离译码( g m d ) 算法， j a m a l i 提出的连续删除最小距离译码( s e m d d ) 算法等。 位置译码算法是r s 译码算法中最重要的算法，下西主要介绍一下它的译码 原理。 假设m 为码符号的位数，k 为编码信息位长度，n 为编码后码块长度， f ：2 1 ，l f n k ) 2 为最大纠错个数，那么通信系统经过编码后的码字记为1 1 3 】： 编码码字经过信道噪声干扰后到达译码器入口的码字记为： 月( 工) = l 互“+ r n _ 2 x ”一2 + + ，1 x + ， ( 1 2 ) 如果接收码字中有错误，那么经过译码后获得的错误图样记为 r s 详码器j + t 卜蜕川业r r ( r l 王：l 介? e ( x ) = y l x “+ y 2 工。+ + 匕工。 ( 1 3 ) 其中x 。= a “，x ：= 口“，x 。= a 表示码字出错的错误位置，k ，y 2 ， r 表示对应错误位置上的错误值，如果e 大丁r s 泽码器的最大纠错符号数t ， 那么将不能进行译码，如果e 小于或者等于t ，那么 c ( x ) ，r 0 ) ，e ( x ) 满足关系：c ( x ) = r ( x ) + e “) ，也就是说码字中错误的 符号将会得到纠正。 为减少编码器需要的g f ( 2 ”) 域内乘法器的个数，往往生成多项式g 0 ) 通 常采用可逆的形式。若口为g f ( 2 ”) 中的一个本原元，选择b 满足： 口6 应6 + “；a 1 ，可以确认生成多项式gx ) 的所有根为口6 ，口“1 ，口“，则 荆2 o 吖) 2 善g t x 2(1-4) 当接收到r ) ，译码器首先进行校验子计算： s ；= r ( a ) = c ( a ) + e ( a ) ，其中c t l 为编码中码生成多项式g ) 对应的根， 其中i = b + j , o sjs2 t 一1 ， 如果所有2 t + 1 个校验子均为零，说明接收码字中没有出现错误，r 仁) 就 是原来编码后的码字cx ) 了如果校验子中有非零情况，那么将用到下面的校验 子多项式进行错误值和错误位置的计算： s 0 ) ：丑e 一1 s , x ：s o + s l x + s 2 t i x 丑一1 ( 卜5 ) s 0 ) = = 一“1 “ i = 0 定义错误位置多项式为： a ) = 兀( 1 一x j x ) = 1 + x + 九z 2 + + 九x 。 ( 1 6 ) 对应方程的根是错误位置的倒数，即口。 定义错误值多项式为： o ) 2 善r x rn ( 1 一互，x ) 2 + q j + c 0 2 j 2 + c o e t x “1 1 - - 7 ) 定义关键方程为 a ( 茗) 5 ( z ) 兰n ，( x ) m o d x 2 f 如果一个码块中错误个数小于等于t ，那么以上方程可以求解出a ( z ) 和 仅) ，错误值可以表示为： 誓= 7 ( 1 8 ) r s ( 2 5 5 ，2 2 3 ) 耻f j ：l 千鹕嚣的i i p g a0 ：啦盟j c 忭能测试 诅汁竹出错误值和错误位置之后，在对应的错误位置把计算出的错洪值与 原来的错误符号进行有限域加法计算即可得出正确的码字。 综卜所述，可以知道按照位置译码方法进行r s 码译码主要计算过程包括 以f 四部分，图1 1 是对应的结构框图： 1 校验子多项式s “) 的计算； 2 关键方程 ) s 扛) sm ( x ) m o d x 2 的求解，计算出错误位置多项式x ( x ) 和 错误值多项式m o ) ； 3 错误位置和错误值的计算； 4 错误图样与原来的译码器输入数据进行模和纠错。 3 可编程a s i c 器件概述 图1 1r s 译码器结构框图 a s i c 器件指的是专用集成电路( a p p l i c a t i o ns p e c i f i ci n t e r g r a t e dc i r c u i t ， a s i c ) 。按制造方法区分，a s i c 器件可以分为全定制，半定制和可编程3 类。 可编程逻辑器件随着微电子制造工艺的发展取得了长足的进步。早期的可编程 a s i c 器件有只能存贮少量数据，完成简单逻辑功能的可编程只读存储器 ( p r o m ) 、紫外线可擦除只读存储器( e p r o m ) 和电可擦除只读存储器 ( e e p r o m ) 。之后出现了能完成中大规模的数字逻辑功能的可编程阵列逻辑 ( p a l ) 和通用阵列逻辑( g a l ) 。进入上世纪9 0 年代后，伴随着铜连接线微 处理器硅芯片技术的发展，可编程a s i c 器件在体积与性能上得到了更加良好 的体现。近年米发展迅速的可编程a s i c 器件包括1 9 8 4 年发明的现场可编程门 阵列( f p g a ) 以及随后出现的复杂可编程逻辑器件( c p l d ) 。由于这些器件 大多具有系统内可编程的特性，具有很高的集成度和工作速度，新一代的f p g a 甚至集成了中央处理器( c p u ) 或数字处理器( d s p ) 内核，在一片f p g a 上 进行软馒件协同设计，为实现片上可编程系统( s o p c ) 提供了强大的硬件支持， 所以利川f p g a 和c p l d 进行a s i c 设计是目前最为流行的方式之- - i ”j 。 r s 硬件译码器可出可编程a s i c 器件实现，这些器件主要指c p l d 、f p g a 。 通常，f p g a 中寄存器资源比较丰富，适合做同步时序电路较多的设计，c p l d 中组合逻辑资源比较丰富，适合做组合电路较多的设计，由于r s 译码器的各 个模块之间时序控制比较复杂，多数设计者采用f p g a 实现r s 硬件译码器。 目前主流的f p g a 器件主要分以下三种： 1 基于e e p r o m ( 或f l a s h ) 工艺的f p g a ( 如a c t e l 公司的a p a 系列) 2 基于s r a m 工艺的即g a ( 如a i 压r a 公司的所有f l e x ，a c e x ， a p e x 系列，x i l i n x 公司的s p a r t a n ，v i r t e x 系列) ，由于s r a m 工艺的特点， 掉电后数据会消失，因此调试期间可以用下载电缆配置p l d 器件，调试完成后， 需要将数据固化在一个专用的e e p r o m 中( 用通用编程器烧写) ，上电时，由 这片配置e e p r o m 先对p l d 加载数据，十几个毫秒后，p l d 即可正常工作。 r 也可由c p u 配置p l d ) 。但s r a m 工艺的p l d 一般不可以加密。 3 基于反熔丝( a n t i - f u s e ) 技术的f p g a ，如a c t e l ，q u i c k l o g i c 及l u c e n t 公司的部分产品就采用这种工艺。用法与e e p o m 的p l d 一样，但这种p l d 不能重复擦写，所以初期开发过程比较麻烦，费用也比较昂贵。但反熔丝技术 也有许多优点：布线能力更强，系统速度更快，功耗更低，同时抗辐射能力强， 耐高低温，可以加密，所以在一些有特殊要求的领域中运用较多，如军事及航 空航天。 本课题主要任务就是对r s 译码器算法进行硬件优化实现并验证，这是一 个开发工作而不是工程实现，不可避免的存在芯片不断被烧写，所以首先f p g a 的选择否定了价格昂贵，不能重复擦写的反熔丝技术的f p g a 。课题中需要实 现复杂的译码算法，在f p g a 逻辑时序资源和存储资源上使用较多，速度要求 很高，且器件最好有军品级产品，利于以后航天使用。结合上述要求，经过调 研后拟采用x i l i n x 公司的f p g a 器件。 4x i l i n x 公司f p g a 介绍与选择 x 1 l i n x 公司是f p g a 的发明者，是最大的可编程逻辑器件供应商之一。 它的f p g a 已发展到第四代产品，可以满足可编程片上系统的要求，内部具有 独立的i o 接口、逻辑单庀c l b 、片内1 字储器和嵌入式乘法器，p o w e r p c ， r s ( 2 5 52 2 3 ) 舢仆i 干f i r 擀的f p g a 。虻地段儿性能，川试 d s p ，高速收发器等，使用灵活，适剧性强，特别适用r 复杂数字系统的设计 【矧。 x i l i n x 公司的f p g a 主要分为四代产品，图1 2 说明了它的产品发展情况。 x i l i n x 公司最近又推出了一些新的产品，主要包括s p a r t a n 3 ，v i r t e x - 4l x ， s x 和f x 系列，功能非常强大。 图1 2x i l i n x 公司f p g a 产品介绍 x i l i n x 公司目前主流的f p g a 主要由c l b ，i o 块，r a m 、可编程连线， i o 缓冲，全局时钟缓冲和边界扫面逻辑单元等组成。c l b 可以看成是f p g a 实现逻辑和进行时序控制的最基本结构。 设计前期对r s 译码器进行的计算机后仿真结果表明，译码码速率最高且 器件规模满足要求的是x i l i n x 公司s p a r t a n3 系列芯片，但是市场调研后 发现该芯片是最新投产芯片，亚洲使用较少，订货刚难，训货周期较长，另外 该系列芯片只有b g a 封装，若要尽可能多的把i o 口引出来，增加制板困难和 费用以及开发时间。 v i r t e x 2 和v i r t e xp r o 系列：薛片仿真译码速度也比较高。主要问题是 按照仿真结果，必须使用b g a 封装的芯片且同样存在供货周期陡的问题。 v i r t e x - - e 系列芯片能真接在市场上购买，价格合理，e l 有炭贴封装的大 1 ( j f , s 详舛器堆夺腺耻及f p g a 吐汁介； 规模器件，可加快歼发周期，其馒用也是二职常成熟，其对应型号的x i l i n x 器 件具有军品和宇航级产品，便于今后工程上实现。另外，在v i r t e x - - e 系列 芯片上的仿真也能达到较高译码速度，故最后决定采用v i r t e x e 系列中的 x c v 6 0 0 e 一6 h 0 2 4 0f p g a 芯片进行r s 硬件译码器实现，它包括9 8 5 ，8 8 2 个 系统门，其中c l b 为3 4 5 6 个( 含6 9 1 2 个s l i c e ，也就是1 3 8 2 4 个查找表和1 3 8 2 4 个触发器) ，最大可用1 0 口为1 5 8 个，4 k b i t 大小的块r a m 有7 2 个，合计2 9 4 ， 9 1 2 b i t 的块r a m 存储空间。该芯片内核电压为1 8 伏，i o 端口电压支持i ：v 1 t l 、 l v c o m s 2 、l v c o m s l 8 、p c i 3 33 、l v d s 等1 0 几种标准【1 6 】。由于该芯片逻 辑资源不是很多，芯片仅能对一个译码器进行验证，对应的v i r t e x e x c v l 0 0 0 e 6 h q 2 4 0 芯片具有1 2 2 8 8 个s l i c e 且与x c v 6 0 0 e 芯片具有同样的封 装，能对两个译码器级联情况进行验证。 5f p g a 设计方法介绍与选择 目前f p g a 流行的设计方法主要有四种： 1 原理图输入的方法； 2 。用v h d l 或v e r i l o g 等硬件描述语言来描述系统设计，通过逻辑综合生 成网表： 3 利用包括i p 核在内的图形化硬件描述语言来设计； 4 用混合的方法来设计。 这些方法各有特点，画原理图的方法在设计小规模的f p g a 时确实有效， 但当电路规模较大时，其复杂性将大大提高，设计效率将无法接受，后续的电 路仿真工作也变得更加困难，并且难以进行准确的时序仿真，另外由于画原理 图总是以特定的器件库为基础进行，因此设计的可移植性与可重用性也比较差。 i p 核等图形化硬件描述的设计方法在设计效率方面将会有很大提高，设计的可 移植性也非常好，其最终也是生成v h d l 或v e r i l o g 代码，因此与用h d l 描述 的设计方法是一致的，区别只是设计是在更高的层次上进行，但一些i p 核的价 格还是比较昂贵。混合的方法在多个不同层次的没计者协同：r ：作时非常适用， 设计灵活性也比较好，但同原理图设计方法一样其设计的可移植性及后仿真性 都较差。v h d l 等硬件描述语吉设计方法，其灵活性、j _ 移植性都非常好，在 对设计的仿真方面同图形化硬件描述方法一样都非常优秀，设计效率在大规模 殴计中将明显高于原理图设计。 采剧v h d l 等硬件描述语言。进行f p g a 没计是种行之有效的没计方法， 也是与市场和技术发展相适应的设计方法。采_ i = j 包括l p 核的硬件描述语音进行 设计时，设计者将有叮能将更多的精力放到逻辑功能的设计上，因此这种设计 方法将会极大地提高设计效率与设计质量。同时利用测试向量文件可以对设计 进行尽可能全面细致的仿真，可以更为精确地模拟电路的实际工作情况下的时 延，使设计的可靠性也得到了很大的提高，为设计的一次成功提供了重要保证。 本课题就采用了v h d l 硬件描述语言，使用t o p d o w n 的设计方法进行r s 译码器的f p g a 设计，这样不仅f p g a 设计向a s i c 过渡会比较容易，而且设 计的可重用性与可移植性都会很好。 6e d a 开发软件的介绍与选择 1 h d l 常用开发软件选择 目前比较流行的，主流的可编程器件开发软件有a l t e r a 公司的m a x + p l u s i i 和q u a r t u si i 、l a t t i c e 公司的i s pe x p e r t 、x i l i n x 公司的f o u n d a t i o n 和i s e 。由于芯片选择了x i l i n x 公司芯片，故开发软件选取x i l i n x 新出的 p l d 开发软件i s e 6 1 版本 2 h d l 逻辑综合软件选择 这类软件将把h d l 语言翻译成最基本的与或非门的连接关系( 网表) ，输 出e d f 文件，导给p l d f p g a 厂家的软件进行适配和布线。为了优化结果， 在进行复杂h d l 设计时，基本上都会使用这些专业的逻辑综合软件，而不使 用p i 功曰g a 厂家的集成开发软件中自带的逻辑综合功能。 常用逻辑综合软件主要有s y n p l i c i t y 公司的s y n p l i f y s y n p m f yp r o ， s y n o p s y s 公司的f p g ac o m p l i e r i i ，e x e m p l a rl o g i c 公司( m e n t o r 子公司) 的 l e o n a r d o s p e c t r u m ，其中s y n p l i f yp r o 用户反映最好，软件也容易获取，故 选定使用s y n p l i f yp r 0 7 3 版本逻辑综合软件。 3 h d l 仿真软件的选择 这类软件主要对设计进行校验仿真，包括布线以前的功能仿真( 前仿真) 和布线以后包含延时的时序仿真( 后仿真) ，对于一些复杂的h d l 设计可能需 要这些软件专业的仿真功能。 常用仿真软件主要有a l d e c 公司的a c t i v eh d