（信号与信息处理专业论文）sharc并行处理机及pci设备驱动程序研究与实现.pdf

哈氧浚王程大学硬士学位论文 摘要 由于海洋声信道结构的复杂性，声呐信号处理始终屈信号处理领域中最 复杂懿分支。当瓣，声穗技零发瀑黪最重要的一个犍征楚大量袋矮数字癌号 处理( d s p ) 技术。但是，现代计算机的处理速度仍然与实际应用的需求存在较 大鹣差距。国予并行处理蕴舍餐提高鲶建速度和解决大螽模闰戆鼢重大潜力， 展现出由多处理机组成更大的计算系统的广阔前景，并行信号处理已成为现 代数字信号处理的一个蕊要特点。因而其信号处穗机的出路在于体系结构的 荠 亍化。 本论文采用当前国际上较流行的d s p 器件a d s p 2 1 0 6 0 ( s h a r c ) ，设计和实 凌了一个綦予p c i 总线翡霆片a d s p 2 1 0 6 0 并幸亍信号签瑾投。交予采髑了先进 的d s p 处理芯片和结构、流行的高速总线p c i 总线、大规模f p g a 及v h d l 硬 件撒述语爵进行接口逻辑设计，使得整个系统其裔稽当商的数攒处理能力。 率设计开发的并行处理帆其鸯怒好的可扩震瞧，可扩展成具有复杂拓扑结构 的信号处理机以适应不同规模的并行算法的要求。 本论文主要磷究内容包摇：l 。露片a d s p 2 1 0 6 0 并行蘩号处蘧楗豹磺裁。 其中包括板子的总体设计，原理图设计、电路板设计，电路板焊装与调试。 2 p c i 总线设备驱动程序的编写，在w i n d o w s9 8d d k 及w i n d o w s2 0 0 0d o k 环境下完成w i n d o w sw 删设备驱动程序的编写，从蕊实现主计算机与设备即 并行处理机的通信及数据传输。3 p c i 接口控制芯片$ 5 9 3 3 与s i t a r c 的h o s t i n t e r f a c e 匏接疆逻辑靛设计与实现。4 a d s p 2 1 0 6 0 豹h o s ti n t e r f a c e 懿数 据读写调试，s h a r c 的b o o t l o a d 。 关键词：并行处遐；信号处理；s h a r c ；驱动程序 哈尔滨工程大学硕七学位论文 i i # ；j i i ；# ；i i i i i j ；i # ；i i i i 荆ti i * ；i i i i i 目j | | a b s t r a c t s o n a rs i g n a lp r o c e s s i n gr e m a i n st h em o s tc o m p l i e a t e db r a n c hi nt h e f i e l do fs i g n a ld u et os u c hr e a s o na st h e c o m p l e x i t yo fu n d e r w a t e r a c o u s t i cc h a n n e l s t h e m o s t i m p o r t a n t c h a r a c t e r i s t i co ft h e d e v e l o p m e n t o fs o n a rt e c h n o l o g yi su s i n gt h et e c h n o l o g yo fd i g i t a l s i g n a lp r o c e s s i n gw i d e l y b u tt h ep r o c e s s i n gr a t ed o e s n tm e e tt h e n e e do f p r a c t i c a la p p l i c a t i o n s b e c a u s et h ep a r a l i e ip r o c e s s i n g r e m a i n st h el a t e n tc a p a c i t yo fr a i s i n gt h ep r o c e s s i n gr a t ea n ds o l v i n g t h em a s s p r o b l e m ，p a r a l l e ls i g n a lp r o c e s s i n gb e c a m ea ni m p o r t a n t c h a r a c t e r s t i co ft h em o d e r nd i g it a ls i g n a lp r o c e s s i n g s ot h ee g r e s s o fd i g i t a p r o c e s s i n gs y s t e ml i e si n t h ep a r a l l e la r c h i t e c t u r e i nt hjs p a p e r ，as i g n a lp r o c e s s i n gs y s t e mb a s e do np c ib u si s d e s i g n e da n dc o m p l e t e d ，w h i c hi sm a d eu po ff o u rc h i p so fa d s p 2 1 0 6 0 ( s h a r c ) w hjc ht h em o s ta d v a n c e dp a r a l l e ld s pd e v i c e b e c a u s eo fu s i n g t h ea d v a n c e dd s p ，p o p u l a rh i g hs p e e dp c ib u s a n d l a r g es c a l ef p g a ，u s i n g v h d lh a r d w a r ed e s c r i p t i v el a n g u a g et od e s i g nt h ei n t e r f a c el o g i c ，t h e l e v e lo fd e s i g n e dh a r d w a r ei st oac e r t a i nd e g r e e ，t h i sp a r a l l e l p r o c e s s i n gs y s t e m c a nb e e a s i l ye x p a n d e d t om o r e c o m p l i c a t e d a r e h it e c t u r et oa d a p tt ot h ev a r i o u sp a r a ll e la l g o r i t h m s i nt h i sp a p e r ，t h em a i nw o r k sa r ea sf o l l o w s ：1 ap a r a l t e ls i g n a l p r o c e s s in gs y s t e mw it hf o u ra d s p 2 1 0 6 0p r o c e s s o r sh a sb e e nd e v e l o p e d 2 t h ei n t e r f a e e1 0 9 i cb e t w e e nt h ea d d - o nb u so f $ 5 9 3 3a n dt h eh o s t i n t e r f a c eo fs h a r ci sd e s i g n e da n dr e a l i z e d 3 。t h ew d md r i v e ro ft h e p c ib u sd e v i c ei sc o m p i l e d 4 t h ed a t ar e a d i n g ，w r i t i n ga n db o o t l o a d t h r o u g ht h es h a r c sh o s t i n t e r f a c eh a v eb e e nd e b u g g e d 。 k e yw o r d s ：p a r a l l e lp r o c e s s i n g ：s i g n a lp r o c e s s i n g ：s h a r c ；d e v i c ed r i v e r 晗南；滨工程大学硕士学位论文 1 弓l 言 第1 章绪论 数字信号处理是5 0 年代末发展起来的一门现代信号处理技术，它鼠备 鲁身的特点，而艇强调处瑾的实嚣尊往。数字信号处理褶对于模越信弩处遥有 报大的优越性，表现在精度薅、灵活性大、可靠蛙好、易于大规摸集或等方 面。随着人们对实时信号处理要求的不断提商和大规模集成电路技术的迅速 发震，数字信号处理技术也发生蓿f 新月器的变革。数字信号处理器( d s p ) 聂是逶应这耪嚣簧出璞豹，并楚予蓬勃发展之中，这反过来又为数字售号处 理技术的迅猛发展提供了动力“。 当前，声呐技术发展的最莺要的个特征是大量采用数字信号处理技 术。凑速d s p 技术戆逡速发展，为各耱复杂弱声l 蠹信号缝理的实聪实瑰挝供 了技术基础。随着数字信号处理器d s p 芯片逐年增多和芯片价格的降低，多 个d s p 芯片并行处理鹩实用化研究，成为近年来d s p 研究热点之一。 1 ，2 数字信号处理器( d s p ) 概述 2 d s p 芯跨静发震 世界上第一个单片d s p 芯片燕1 9 7 8 年躺i 公司宣布的$ 2 8 1 i ，1 9 7 9 年美 鋈i n t e l 公司发布躲藏雳可编程器彳牛2 9 2 0 楚d s p 芯片豹一个主要鬟程碡。这 嚣张芯片内部都没有王蜒代d s p 芯片所必须的单周期芯片。1 9 8 0 年，日本n e c 公司推出的up d 7 7 2 0 是第一个具有乘法器的商用d s p 芯片。第一个采用c m o s 工艺生产浮点o s p 芯靖的怒鹜零蠡鼋h i t a c h i 公露，它予1 9 8 2 年接穗了浮点 d s p 芯片。1 9 8 3 年，舅本的f u j i t s u 公司推出的m b 8 7 6 4 ，其指令周期为1 2 0 n s ， 且具有双内部总线，从而处理的吞吐墩发生了一个大的飞跃。而第一个商性 能的浮点d s p 芯片应楚a t & t 公司予1 9 8 4 年推出静d s p 3 2 8 3 。 哈尔滨工程大学硕士学位论文 在众多的d s p 芯片种类中，最成功的是美国德克萨斯仪器公词( t e x a s n s t r u m e n t s ，筵稼t i ) 的一系列产品。t i 公司于1 9 8 2 年成功摧如殪迪一代 的d s p 芯片t m s 3 2 0 1 0 及冀系两产品t m s 3 2 0 1i 、彳添3 2 c i 0 c 1 4 c 1 5 c 1 6 c 1 7 等，之后相继推出了第二代d s p 芯片t m s 3 2 0 2 0 、t m s 3 2 0 c 2 5 c 2 6 c 2 8 ，第三 代d s p 芯片t m s 3 2 c 3 0 c 3 l c 3 2 ，第四代d s p 芯片t m s 3 2 c 4 0 c 4 4 ，第五代d s p 葱片霉瓣s 3 2 e s e 5 l e 5 2 c 5 3 潋及褰多令d s p 予髂夔态性麓d s p 芯冀 t m s 3 2 c 8 0 c 8 2 等。如今，t i 公司的一系列d s p 产品已经成为当今懒界上最有 影响的d s p 芯片。t i 公司也成为世界上最大的d s p 芯片供应商，其d s p 市 搦谂颧占全擞器份额近5 0 。 - 美国模搬器件公司( a n a l o gd e v i c e s ，简称a d ) 在d s p 芯片市场上篷占 脊一定的份额，相继推出了系列具有自己特点的d s p 芯片，其您点d s p 芯 片有a d s p 2 1 0 1 2 1 0 3 2 1 0 5 、a s d p 2 1 1 1 2 1 1 5 、a d s p 2 1 6 1 2 1 6 2 2 1 6 4 以及 a d s p 2 1 7 1 2 1 8 l ，浮点d s p 慧片育矗菸p 2 1 0 e 0 2 i 0 2 0 、a d s p 2 1 0 6 0 2 t 0 6 2 等。 自1 9 8 0 年以米，d s p 芯片得到了突飞猛进的发展，d s p 芯片的应用越来越广 泛。从运算遴度来看，m a c ( 一次乘法和一次加法) 时间已经从8 0 年代初的 4 0 0 n s ( 熟磷s 3 2 髓0 降低到4 0 n s ( 翅 满3 2 e 鹞) ，羚理悲力提离了l e 多嵇。 d s p 芯片内部关键的乘法器部件从1 9 8 0 年的占模区的4 0 左右下降到5 以下， 片内r a m 增加个数量级以上。从制造工艺来看，1 9 8 0 年采用4h 的n 沟道 m o s 工艺，蕊现在劂普遍采用菠微米c m o s 工艺。d s p 芯片的引脚数爨从1 9 8 0 年静最多醒令增鸯蛩鬟褒在能2 0 0 个以上，弓l 舞数虽鼹蹭赭，意睬瀑结秘灵活 性的增加。此外，d s p 芯片的发展，是d s p 系统的成本、体积、爨量和功耗 都有很大程度的下降“1 。 。2 2d s p 芯片的分擞 d s p 的芯片可以按照以下的三和方戏进行分类。 l ，按基i 岛特毪分 这是根搬d s p 芯片的工作时钟和指令类型来分类的。如果d s p 芯片在某 时钟频率范围内的任何频攀上能正常工作，除计算速度有变化外，没有性能 翡下海，这炎d s p 蕊冀一黢穆之烫静态d s p 芯片。 嗡尔滨工程大学颁士学位论文 i i 2 按数据格式分 这是根搬d s p 芯片工作的数据格式来分类的。数撼以定点格式王作的d s p 芯片稼之为定点d s p 芯冀。以浮点穆式工佟靛称为d s p 芯片。不阂懿浮点d s p 芯片所采用的浮点格式不完全一样，有的d s p 芯片采用自定义的浮点格式， 有的d s p 芯片则采用i e e e 的标准浮点格式。 3 。按霜途分 按照d s p 芯片的用途米分，可分为通用型d s p 芯片和专用型的d s p 芯片。 通用型d s pj ( 1 ：片适合普通的d s p 应用，如t i 公司的一系列d s p 芯片。专用型 d s p 芯片市为特定豹d s p 运算面设计，更适合特殊的运算，麴数字滤波，卷 穰和f f t 等m t 。 1 2 3 d s p 芯片的选掭 设计d s p 应用系统，选择d s p 芯片时非常重要的一个环节。只有选定了 d s p 芯片才能进一步设计外围电路及系统的其它电路。总的来说，d s p 芯片的 逡撂应根据实际静应用系统霞要两确定。一般来说，选择d s p 芯片时考虑如 下诸多困素： 1 d s p 芯片的运算速度。运算速度是d s p 芯片的一个最莺黧的性能指 标，也是选撵d s p 芯片时所需要考虑的一个主要因索。d s p 芯片的运算速度 露疆震良下尼耱洼靛撂拣袋鬻量： ( 1 ) 指令周期。就是执行一条指令所需要的时间，通常以n s 为单位。 ( 2 ) m a c 时间。即一次乘法加上一次加法的时间。 ， ( 3 ) f 既氛嚣对润。潮运行一个辩患f f t 程黪获鬟熬时闽。 ( 4 ) m i p s 。即每秒执行百万条帮令。 ( 5 ) m o p s 。即每秒执行百万次操作。 ( 6 ) m f l o p s 。即每秒执行百万次浮点操作。 ( 7 ) b o p s 。帮每秒蔑行卡钇浚掇终。 2 d s p 芯片的价格。根据一个价格实际的应用情况，确定一个价格适 中的d s p 芯片。 3 ，d s p 芯片静硬箨资源。 喻尔滨f l 篁大学硕士学位论文 4 d s p 芯片的开发工具。 5 d s p 芯片的功耗。 6 其它豹因素，麴辩装懿形式、溪量标准，生禽瘸麓等。 1 2 4d s p 芯片的应用 鲁从d s p 芯片诞生敬来，d s p 芯片褥到了飞速的发展。d s p 芯片高速发展， 一方面得益予集成电路的发展，另一方嗣也得益于巨大的市场。猩短短的十 多年时间，d s p 芯片已经谯信号处理、通信、雷达等许多领域得到广泛的应 蠲。嚣蘸，d s p 芯片夔馀穗遣越来越低，牲蕤徐洛毙霹蓝疆毒，爨毒匿大匏 应用潜力。d s p 芯片的应用主要有： 1 信号处理一如，数字滤波、自适应滤波、快速傅里叶变换、相关运算、 频谱分叛、豢双等。 2 通信如，调青解调器、窨遥廒均衡、数据加密、数据眶雅、回坡抵 消、多路复用、传真、扩频通信、纠锚编码、波形产生等。 3 。语音一麴语音编码、语音合成、语音识别、谗啻增强、说话人辨认、 涎话久确议、语音自徉、谣酱褚存等。 4 图像图形一如二维和三维图形处理、图像聪缩与传输、图像增强、 动画、机器人视觉等。 5 ，军事一努爨蜜逶痿、霉达楚理、声纳处理、撼舷等。 6 仪器仪表一如频谱分析、函数箴生、锁相环、地震处理等。 7 自动控制一如引繁控制、深空、自动驾驶、机器人控制、磁盘控制。 8 。医疗一如助瞬、怒声设备、诊嫒王其、病人浚护等。 家丽电器一如高僳囊音嚷、音乐合成、音调掇制、玩具与游戏、数字 电话电视等随着d s p 芯片性能价格比的不断提高。可以预见d s p 芯片将会在 更多的领域内褥到更为广泛的应用“。 1 3 高速实时d s p 与并行体系结构 当翦，舞遴实对数字楼号处理( d s p ) 搜零已经取褥了飞速的发袋，单片 跨尔滚工程大学硕士学谴论文 d s p 芯片的速度已经可以达到每秒1 6 亿次定点运辨( 1 6 0 0 m i p s ) 。高速实时d s p 芯片的主要特点虢是采麓了各耱莠行处瑾技术，惫捂片肉并李亍萃珏片蓠并 亍等。 其中，主要的并行d s p 芯片包括美国t i 公司的t m s 3 2 0 c 8 x 和t m s 3 2 0 c 6 x ，咀 及荧国a d 公司的a d l 4 0 6 x 及a d s p 2 1 0 6 x 等等m 。 1 3 1t m s 3 2 0 c 8 x ：片内并行，m l m d 体系结构 在每片t m s 3 2 0 c 8 0 内部，有1 个浮点r i s c 类型d s p ，称为主处理器( m p ) ； 还帮4 个定点d s p ，称为并行处理器( p p ) 。每个d s p 蘸霄i o k b y t e s 片内移 储器( r a m ) ，因此片内r a m 总餐量为5 0 k - b y t e s 。主处理器、并行处理器和片 内r a m 之间通过交叉开关( c r o s s b a r ) 互连，并通过1 个专用的传输控制器( t c ) 控铡处理器之耀及c 8 0 与片钋器件之闽故互连在总线互造的系缝中，镑个d s p 之间需要申请总线，并需要总线仲裁机构分配总线。 在c 8 0 凌部，还有1 个_ 凳频控制器( v c ) ，霹蠲子褪籁接霉、辩穿瓣控裁 因此这种芯片特别适用于视频信号的处理，故称m v p 芯片。 从并行处理的角度分析，t m s 3 2 0 c 8 x 愚一个紧藕合多指令多数据流( m i m d ) 的攀片多处理器系统。这一系统豹遂 亍速度等效予每秒2 0 亿次r i s c 类型的 操作。在这个系统中，个恩著的特点是采用交叉开关( c r o s s b a r ) 代替了传 绞熬慧线夏连“。 1 。3 。2t m s 3 2 0 c 6 x ：琦内笄 亍，￥l l 鬻体系维梅 t m s 3 2 0 c 6 x 楚9 0 年代中斌期美圈t i 公司推豳的划辩代的超级d s p 芯片； 这釉芯片是定点、浮点兼容豹d s p 系列，其中首先推出的是定点系列 7 f m s 3 2 0 c 6 2 x 。 t m s 3 2 0 c 6 2 x 片建露8 令并行靛楚理攀元，分为耀嚣魏嚣缀。d s p 熬体系 结构采用超长指令字( v l i w ) 方式，单指令字长为3 2 b i t s ；8 个指令组成一个 指令包，总字长为b x3 2 b i t s = 2 5 6 b i t s 。芯片内帮设羲了专门瓣指令分配禳 块，可以将每个2 5 5 b i t s 的攒令包同时分配到8 个处理单元，并由8 个单元 同时运行。它的最高时钟频率可以达到2 0 0 m h z ，当芯片内部8 个处理单元丽 蛤象滨工程犬学颈士擎撞论文 时运行时，萁黢大处理琵力可以达到1 6 0 0 m i p s ，即1 8 亿次定点运弊秒。 从并行处理的角度分析，t m s 3 2 0 c 6 2 x 的主要特点是采用了v l i w 的体系 结构。v l i w 处理机的另一个特点是指令获取、指令分配、指令执行、数据存 储等除段需蘩滋行多级滚承，瑟虽不同臻令羲行静滚承筵迟露阗凌不程等； 因此各种指令的安排要尽量不破坏指令流水的执行，胬则处理机运行的效率 也会大大降低。 1 3 3a d s p 2 1 0 6 x ：片闻并行，多种体系结构 a d s p 2 1 0 b x 是美国a d 公司推出的可并行扩展的越级哈佛指令计算枧 ( s h a r c ) 。这馨蕊片片表吝嚣套狻立戆总线，哥完成双淘数雍存取、籀令存取、 非指令性i o ，因此与一般嗡佛结构计算机相比被称为s h a r c 。 这种芯片的主要型号包括a d s p 2 t 0 6 0 、a d s p 2 1 0 6l 、a d s p 2 1 0 6 2 等，其主 黉特点是在一个a d s p 2 t 0 2 0 瓣浮熹d s p 孩心基要窭上繁戏了冀内大雾壁霞霜 r a m 和并行处理接口，因此楚一个可并行扩展的s h a r c 结构“。 a d s p 2 1 0 6 x 的最大特点就是支持多d s p 系统，可以方便地构成备种体系 结掏豹多d s p 系统。本系统便是采用a d s p 2 1 0 6 0 ，设计宠成基于p c i 总线的 并行处理梳。稳关内容将奁嚣蘧酶章节中详绍谎疆。 1 ，4p o i 总线概述 p c i 总线协议是i n t e l 公司1 9 9 2 年提出，为满足商速数据输入输出要 求而设计的一种低成本，商性能的局部总线协议。p c i 总线采用点逡接方式， 憨线上豹设备可以以系统总线熬速度在耀互之闯进行数据馋输，或囊接访翊 系统的r a m ，所有的传输操佟都以猝发方式完成。p c i 慧线静极限传输速率为 1 3 2 m b s ( 3 3 m h z 4 b y t e ) “。 4 + 1p o i 鹚郝总线静特煮 1 高性能：总线宽度3 2 位，支持猝发工作方式，提商了传输速度，低随机 6 哈尔滨工程大学硕士学位论文 访问延迟( 对从总线上的主控寄存器到从寄存器的写访问延迟6 0 n s ) ；处理 器内存予器统能力完全致；总线的同步工作频率可达到3 3 m h z ；戆含静中 央仲裁器。 2 。低成本：采臻焱铙静芯冀，标准魏a s i c 技术帮英继凳疆技术结台；多路 复用体系结构减少了管脚和p c i 部件；基于i s a 、e i s a 、m c a 系统的p c i 扩展 板，减少了用户的开发成本。 3 使用方後：对p c i 扩展板及元 争，娆够自动配嚣，实现设备的即捶靼用。 4 静命长：处理机独立，不依赖任何c p u ，支持多种处理器及将来待开发的 更毫毂麓豹处理器；5 v 秘3 v 绩号环辘基甄菠诧；王选上歇5 ￥劐3 ￥邑平瀑 过渡。 5 可靠萑离：标准考虑了负载容限，郎使扩袋卡超遭了受羧的最大氇，系统 也可以正常运行；在局部总线的部件级满足负载和频率要求的情况下，可以 提高附加卡的可靠性和可操作髋。 6 ，灵活：多控制器允诲 壬舞p c i 主设答莘曩扶设蚤之闽进零亍点对点访| 蓬。 7 数据完憋：p c i 提供的数据和地址奇偶校验功能。 8 软 孛兼器：p c i 部件帮驱动程序可以在备释不弼黪平螽上运行m ，。 4 2 p c i 总线接口控制蕊片的选择 可以根掘p c i 协议在大规模可编稷逻辑器件中实现p c i 总线接口控制器， 毽是建予p c i 蕊线协议匙隽豹复杂蛙，若暴攫在短凝肉擞到搡弦稳定，难度 很大。所以一般开发p c i 接口卡的时候都使用现成的p c i 接口芯片。圈前电 子元瓣彳譬市场上豹p c i 接口芯笄有不黼公司静多静篷号产晶，不麓静产磊价 位相差很大，而且功能与使用的复杂性也有很大不同。我们在设计前，夏广 泛的调研，根据项目需求选择食适的p c i 接口芯片j | 乏设计系统。 霆兹泰场上常见豹p c i 接翻控割嚣有划，p l x ，c y p r e s s 等公司的各狰 型号的p c i 接口芯片，本设计采用的怒a m c c 公司的$ 5 9 3 3 ，将在以下章节中 对萁进行详缁静攘述。 7 晗尔滨工程大学鞭学位论文 1 4 论文的研究内容 4 ， 主钵思憋 本论文的主体思想是设计一块通用的、熬于p c i 总线的、高速的s h a r c 并行灸理瓿。鄂该板卡为标准p c i 燕长卡，爵实臻主计箨辊与并行楚理瓿豹 高速数据互传；主板卡采用4 片s h a r c ，预留扩展接口可外挂4 到6 片s h a r c ， 以实现更大规模的并行处理机：s h a r c 程序下载方式可由拔码开关进行选择； 臻鼙d e b u g 程序雾l 展蹋，熏户程簿可在主计冀撬d e b u g 舞蟊下进行谖试、下 载；预尉数据采集扩展接口，大壁的采集数据可通过p c i 总线回传到主控计 算机，也可由并行处理机进行高速实时处理。 1 ，4 2 研究内容 自主髂愚想出发，本设计主要完藏矮箨平台豹搭建，设诗内容龆下： 1 。四片a d s p 2 t 0 6 0 并行信号处理枫的研制。其中包掇电路板的总体设计， 原理图设计、p c b 板设计，电路板焊装与调试。 2 p c t 慈线设备驱动稽痔懿编写。在w i n d o w s9 8d d k 及w i n d o w s2 0 0 0 d d k 环境下完成w i n d o w sw d m 设餐驱动程序的编写，从黼实现主计算机与设 备即并行处理机的通信及数据传输，这是本设计的难点。 3 p c j 接口控裁芯片$ 5 9 3 3 与s h a r c 静秘o s ti n t e r f a c e 的接瞄逻辑的 设计与实现。采耀零片樵a d u c s l 2 及大嫂摸可绽程逻辑器件f p g a ，并剩髑它 们的软件平台q u ic k s t a r td e v e l o p m e n ts y s t e m 、m a x - p l u si i 以凝相应的 汇编语言、v h d l 语言完成逻辑设计。 4 a d s p 2 t 0 6 0 豹h o s ti n t e r f a c e 懿数攥读写潺试，龟据主程痔歉d e b u g 程序的下裁。 哈尔滨j ：程大学硕士学位论文 第2 章s h a r c 芯姥会绍及共待处理枧基础 a d s p 2 1 0 6 x 貔簸大特点就燕支待多d s p 系统，筲以方便建褥成各耱体系 结构的多d s p 系统。a d s p 2 1 0 6 x 系列d s p 提供了强大的实现多她理器并行处 理的能力，允许巢一处璃器直接访问其它处理器的内部双口s r a m ，并且这种 访阉一般不影响坡访淘她理器敬正常工俸，片内酌分毒总线掉裁逻辑可直接 管理由6 片a d s p 2 1 0 6 x 和一个主机组成的并行系统的信息交换。另外 a d s p 2 1 0 s x 还其有6 令4 b i t 匏连接墨( l i n kp o r t s ) ，每个连接霜髓够叛嚣整 于系统工作时钟的速率传送数据，因此每个连接口在一个时钟周期内能够传 送个8 b i t 数舔。在多处理器应用中，a d s p 2 1 0 6 x 通过箕6 个连接口实现处 理器之剡点到点的通信“，。 我们的目的就是利用a d s p 2 1 0 6 x 的以上特性设计一个的并行处理祭统， 魏蓉绫运避p c i 憨线与主诗葵搬送行数据逶绩，完黢毫遴数援处理。戴系统 采用的是s h a r c 芯片家族的a d s p 2 1 0 6 0 作为主处理机，a m c c 公司的$ 5 9 3 3 作 p c i 绥酲掇涮器，系统麓桥芯片采焉静楚范较流行静a l t e r a 公霹懿i o k 系弼 大觌模可编程器件( f p g a ) e p f i o k 5 0 。下面对这些芯片的性能特点做下详 细的介绍，为下章的系统设计做铺整。 2 1 s h a r c 芯片及其成员a d s p 2 1 0 6 0 s h a r c 是s u p e rh a r v a r d a r c h i t e c t u r ec o m p u t e r ( 超级哈佛结构计算机) 的简称，磊前包搔稀产品：a d s p 2 1 0 6 0 ，a d s p 2 1 0 6 1 ，a d s p 2 1 0 6 2 帮a d s p 2 1 0 6 5 本设计所用的是s h a r c 家族的代表a d s p 2 1 0 6 0 。 a d s p 2 1 0 6 0 悬一种商性能的3 2 位浮点d s p ，它的基本的特点有： l 。最麓工馋簇搴为4 0 蛾z ，辩锋髑裳2 5 n s ； 2 数据线4 8 根，地址线有3 2 根，地址范围4 g ； 3 。掰有指令多是攀蔺翳搔令，撬令长麓均为4 8 b i t ： 4 ，3 2 b i ti e e e 浮点运算单元，内禽乘法器，a l u 和移位器，并支持4 0 b jt 的扩展精度浮点运算； 9 峻尔滨工程大学硕士学位论文 5 1 0 个d m a 通道： 8 4 m b i t 双口片内存储器； 7 畜瑟令鹚步宰西露6 令l 醒霞鬻遴； 8 。支持多处理器共享总线。 以下将分几节对在本设计中用到的s h a r c 的内容作较详细的介绍。 2 。1 。1s h a r o 肉部结构 s h a r c 采用越级哈佛结构，幽4 套独立的总线，分别用于双数掘存墩、指 令存致嚣辕入输窭蔹口，卡分骞效羲褥数字售号整溪系绕兹主要功髓鬃残在 一片芯片上，它包括：一个运算控制单元处理核、大容量双口静态存储器、 稷序数据外部总线及多处理机接口、输入输出控制器。运算控制帮元可完 戏3 2 b i t 定点运算或3 2 b i t 4 0 b i t 浮点运嚣，毽菇忝法瓣、热法爨、移链爨在 内的运算单元其有1 2 0 m f l o p s 的峰值运箨能力，配合以高速指令缓存， a d s p 一2 1 0 6 x 可以在单周期内带条件判断的执行一次乘、次加、一次减和一 次跳转。片内大密基静态存姥器( s r a m ) 分成两块，一块用来存储穰序指令 及数据，称为稷寤存篌区( 粼) ；勇一块霹戳瘸亲专f j 器敬数攥，称为数据存 0 啥承滨】：程大学豫l 士学位论文 储区( d m ) 。这样，如果指令位于缓存，就可以在单周期内执行乘、加、减运 算的同时，分剐对蹦和d m 区的数据各迸 亍次存取操作一。 s h a r c 芯片内部结构框图如图2 1 。 2 。 。2s h a r e 多处理器内东 a d s p 一2 1 0 6 x 采露多总线络掩，箕片内存耱器慧线静功靛强大，配蓬穗娄 灵活。4 g 的片外存储器分成五组，并能组成多处理器共享总线结构。其中 a d s p 2 1 0 6 0 具备4 m b i t 的片肉s r a m 。a d s p 一2 1 0 6 x 的存储空闻映射分为三部 分： 1 内部存储空间： o x o q p 00 0 0 0 o x 0 0 0 7f f f f 2 。多处理嚣存赣警闯：o x 0 0 0 80 0 0 0 o x 0 0 3 ff f f f 3 外部存储空间：o x 0 0 4 00 0 0 0 o x f f f ff f f f 踅2 2 表示了a d s p 2 1 0 6 x 的存储器映辩。 ) c l m m l # 目端m 孽m 艟 霞2 。2a d s p 2 1 0 6 x 存储嚣映身圣 哈尔滨_ 程大学硕十学位论文 a d s p 2 1 0 6 x 支持多达6 片的多片总线共享连接，并且无需外加任何控 制逻辑。每片通过标识码管脚( i d 2 0 ) 的电平设置来区分。片内的p m d m 指向哪段存储器就访问哪段。也就是说每片s h a r c 可在内部程序中访问其 他各片s i i a r c 和外部存储器。所有共享总线的s h a r c ，其外部总线的地址 数据线连在一起，在每个时刻只有一片s h a r c 对此总线有控制权，并对其 他s h a r c 的片内存储器空间甚至控制寄存器进行访问，还可以向其他所有 的s h a r c 的片内存储器同时写同样内容( 广播式传输) 。这一切依赖于s h a r c 的片上总线仲裁逻辑和一些多处理器控制握手信号线。当各s h a r c 都访问 各自片内存储器或仅有一个s h a r c 访问片外存储器时，各处理器实际上是 独立工作的。 2 1 3s h a r c 处理器d m a 直接数据传输( d m a ) 可以承担数据传输任务而无需运算控制单元干预。 从而提高程序执行效率。s h a r c 的d m a 功能是由d m a 控制器实现的，d m a 控 制器位于s h a r c 的i o p ( 1 0p r o c e s s o r ) 内，具有独立于内核的地址总线 和数掘总线，并能够独立的通过串口，l i n k 口，外部总线接口进行数据传输。 一旦对其设置完毕并使其开始工作后，他就可以完全独立运行，不会对内核 的工作有任何影响。 d m a 控制器可以完成以下设备之间的数据传输： 1 片内存储器一一片外存储器或内存映射的外设； 2 片内存储器一其他a d s p 一2 1 0 6 x 的片内存储器； 3 片内存储器一一一上位机( h o s t i n t e r f a c e ) ； 4 片内存储器一s h a r c 串口； 5 片内存储器一一s h a r cl i n k 口； 6 片内存储器一外部设备。 s h a r c 提供了1 0 个d m a 通道，见表2 1 。由表2 1 可以看出，通过这1 0 个通道，就可以采用d d a 的方法实现内存与外部存储器或外部设备端口、串 口、l i n k 口之间的通信我们可以根据自己的需要，选择适当的d m a 通道实 现数据传输”“。 哈尔滨工程大学硕士学位论文 表2 1s h a r c 的d m a 通道 通道号数据缓存说明 d m ac h a n n e l0r x o用于串口0 接收 d m ac h a n n e l1r x l ( l b u f o ) 用于串口1 接收( 或l i n kb u f f e r0 ) d m ac h a n n e l2t x o用于串口0 发送 d m ac h a n n e l3t x i ( l b u f i )用于串口1 发送( 或l i n kb u f f e r1 ) d m ac h a n n e l4l b u f 2 用于l i n kb u f f e r2 d m ac h a n n e l5l b u f 3 用于l i n kb u f f e r 3 d m ac h a n n e l6e p b o ( l b u f 4 ) 用于外口b u f f e r0 ( 或l i n kb u f f e r4 ) d m ac h a n n e l7e p b i ( l b u f 5 ) 用于外口b u f f e r1 ( 或l i n kb u f f e r5 ) d m ac h a n n e l8e p b 2 用于外口b u f f e r2 d m ac h a n n e l9e p b 3用于外口b u f f e r3 2 1 4s h a r ch o s ti n t e r f a c e h o s ti n t e r f a c e ( 主机接口) 为s h a r c 与标准的1 6 b i t 或3 2 b i t 总线相 连提供了外部接口，可以以同步或异步方式进行数据传输。这部分内容将在 下一章中做详细介绍。 21 5s h a r c 的l | n kp o r t a d s p 2 1 0 6 0 提供了独立的6 个l i n k 口，每个l i n k 口有四根数据线，一 根同步时钟线和一根应答线。其中同步时钟线频率可以达到系统时钟的2 倍， 使得l i n k 口在每个时钟最多可以传输8 - b i t 数据。l i n k 口本身非常简单， 但是它对于a d s p 2 1 0 6 0 的结构上的贡献是巨大的，a d s p 2 1 0 6 0 之所以成为一 个成功的芯片，与l i n k 口的设计是分不开的。图2 4 表示l i n kp o r t 的结构。 a d s p 2 1 0 6 0 提供6 个l i n k 口，每个l i n k 口对外有6 个管脚，所有连线多 是双向的。l i n k 口没有为发送和接收提供两套独立的管脚，所以在任何时刻， 一个l i n k 口只能工作在单工状态。只要把这6 根线一一对应相连，就可以实 哈尔滨工稷大学硕士学位论文 嚣：塞黧 l 船4 h b u s 图2 3l i n kp o r t 结构 现a d s p 2 1 0 6 0 之间的通信。 l i n k 霞靛时镑蔟率鬟衰可以达到系统辩键凝率载嚣倍( 8 0 疆z ) ，荬功黥 类似于串口的同步时钟，即起到数粥同步的作用。由于每个l i n k 口时钟传输 4 b i t 数据，所以对于3 2 b i t 的数据，需要8 个l i n k 口时钟周期，对于4 8 b i t 的数据，菇要1 2 个l i n k 口时钟周期。在使用l i n k 嗣传输数攒时接收方必缨 通过应签线告发当前数据接收完毕，可以发送下一个数据。 在a d s p 2 1 0 6 0 内部还有6 个l i n k 缓存器( l i n kb u f f e r ) ，用户通过定义 l a r 寄存器，可以为锦个l i n k 口选择任意一个绒几个缓存器。l i n k 缓存器 一臻与内帮慧线穗连，菇一壤逶过l a r 寄存器与不麓懿l i n k 囡稳连。l i n k 缓 存器与l i n k 口是两个完全不同的概念。l i n k 缓存器是可以理解为一个双向 的f i f o ，而l i n k 口仅仅是代表其对外的6 个管脚。l i n k 口的特性很大程度 上是盎篡罨三在馒，噼l 豹缓存器熬特澄浃定戆。 a d s p 2 1 0 6 0 为每一个l i n k 口掇供了一个d m a 通道，其中肖麓是与串翻域 外口公用的。每个l i n k 口都有相应的中断向量，哉们可以通过终端判断l i n k 口的发邀缓冲是否为京，接缓冲是磷为满以及l i n k 口的输出数据是否完毕。 同时a d s p 2 1 0 6 0 为6 个l i n k 瑟设立了一个l i n k 鼹务请求中断，霸寒通知 a d s p 2 1 0 6 0 当前有一其他a d s p 2 1 0 6 0 希望与自己的l i n k 口建立通信连接。 哈尔滨工程大学硕士学位论文 2 1 6s h a r c 的串口 s h a r c 有两个独立的同步串口s p o r t o 、s p o r t l 。每个串口可以同时收发， 进行双工工作，其传输是基于发送和接收缓存( t x 、r x ) 移位寄存器的运作， 通过它们可以非常快速稳定的与其他具有同步串口的芯片实现数据传输。串口 硬件解压可选。每个串口都有两个中断，即收发d m a 中断。a d s p 2 1 0 6 0 串口 的主要特点： 1 可以完全独立地实现数据发送与接收； 2 传输数据的宽度可以在3 b i t 至3 2 b i t 之间可调； 3 串口发送与接收具有独立的缓存与移位寄存器，缓解了数据传输的时 f j 限制； 4 串口发送接收时钟、帧同步频率可调，可以由内部产生，也可以外接； 5 可以触发独立的中断实现数据传输，也可以在2 1 0 6 0 的内核控制下传 输数据； 6 可以与内部存储器之间实现d m a 传输w 。 2 1 7s h a r c 的引导模式 当系统上电复位或软件复位后，s h a r c 可以自动的通过不同方式加载程 序并运行，这一过程称为引导。a d s p 2 1 0 6 x 支持3 种加载模式，分别是：e p r o m 加载，上位机加载，l i n k 口加载。另外还可以选择“非引导”( 1 3 0b o o t ) 或 利用j t a g 口加载程序。每一种加载方式多是通过d m a 通道6 将数据打包成 4 8 位的指令数据放入内存，并从0 x 2 0 0 0 4 地址开始执行。 不同加载方式的选择是通过l b o o t ，e b o o t ，b m s 这三个管脚来完成的。当 选择e p r o m 加载方式时，b m s 被定义成输出管脚，可以将其连入e p r o m 的片 选信号，在多d s p 的系统中，b m s 仅仅由主s h a r c 驱动，在其他模式下，b m s 被定义为输入管脚。引导模式设置如表2 2 。 冶尔滨工程大学硕七学位论文 表2 2 引导模式设鼹 e b o o tl 8 0 0 t b m s加载模式 l0输出e p r o m 趣裁方式 oo1 ( 输入) 上位机加载方式 o11 ( 输入) l i n k 加裁方式 000 ( 竣入) 无热载方式 0l0 ( 输入) 保留 ll任意保留 2 ， 7 。1e p r o m 加载模式 1 前期加载过程 当壤爰8 b i t 爨e p