（电路与系统专业论文）usb20收发器时钟发生pll及数据恢复dll设计.pdf

u s b 20 收发器数据恢复d l l 及时钟发生p l l 设计 摘要 随着大量支持u s b 的个人电脑的普及，u s b 成为p c 机的标准接1 ：3 已经是大势 所趋。u s b2 0 更是将设备之间的数掘传输速度增加到了4 8 0 m b p s 。u s b 2 0t r a n s c e i v e r ( 收发器) 是连接u s b 2 0 主控制器( h o s tc o n t r o l l e r ) 、集线器( h u b ) 、外设( d e v i c e ) 的物理层接口。 用p l l 实现的时钟倍频发生电路和用d l l 实现的高速时钟数据恢复电路是 u s b 2 0 收发器中的两个关键电路。本文介绍了这两个子电路的原理、分析、设计、 模拟及测试。 p l l 为电荷泵型锁相环，环形振荡器，参考时钟频率1 2 m h z ，产生4 8 0 m h z 的 时钟供收发器电路使用。时钟抖动小于5 0 p s 。p l l 芯片版图己交出流片，测试有待 进行。 d l l 用数字方式实现，工作在4 8 0 m h z 。d l l 能够使本地时钟与输入随机数据 同步，实现恢复时钟和数据的功能。相对于模拟的d l l ，数字d l l 具有结构简单， 适应性强等优点。d l l 芯片已经流片，并且测试基本成功，文中给出了测试结果及 分析。 本文还介绍了设计超高速模拟电路的方法以及设计超高速模拟电路板图时应注 意的一些问题。 【关键词l ：u s b 2 0收发器( t r a n s c e i v e r )时钟数据恢复延时线锁相环( d l l ) 锁相环( p l l )电荷泵( c h a r g e p u m p )抖动( j i u e r ) 型! ! ! ：! 些茎篓墼塑堡墨里些丝! ! 塑垄皇! ! ! 望生 a b s t r a c t i nr e c e n ty e a r s ，u s bh a sb e c o m eas t a n d a r do fc o m p u t e ri n t e r f a c e s u s b 2 0h a s i n c r e a s e dt h ei n t e r f a c es p e e dt o4 8 0 m h z ，u s b 2 0t r a n s c e i v e ri st h ep h y s i c a ll e v e l i n t e r f a c ew h i c hc o n n e c t i n gu s bh o s tc o n t r o l l e r , u s bh u b sa n du s bd e v i c e s t h ec l o c kg e n e r a t o rc i r c u i ti m p l e m e n t e db yp l la n dt h eh i g h s p e e dd a t a c l o c k r e c o v e r yc i r c u i ti m p l e m e n t e db yd l l a l et w ok e yc o m p o n e n t so fu s b 2 0t r a n s c e i v e r t h ef f m d a m e n t a l s ，t h ea n a l y s i s ，t h ed e s i g n s ，t h es i m u l a t i o n sa n dt h et e s t sw i l lb ed i s c u s s e d i n t h i s p a p e r n 幢p l li si m p l e m e n t e dw i t ht h et y p eo fc h a r g ep u m pp u i n c l u d i n gar i n g o s c i l l a t o r i tu s e sar e f e r e n c ec l o c ko f1 2 m h zt og e n e r a t e4 8 0 m h zc l o c kn e e d e di nt h e t r a n s c e i v e rc i r c u i t 1 1 1 ej i t t e ri sl o w e rt h a n5 0 p s n ec h i po fp l li su n d e rm a n u f a c t u r i n g a n dw i l 】b et e s t e dl a t e r t h ed l li si m p l e m e n t e dw i t had i g i t a ls t r u c t u r e ，w o r k i n ga t4 8 0 m h z d l lc a l l s y n c h r o n i z et h el o c a lc l o c kw i t ht h er a n d o mi n p u td a t a ，g oi t c a l lb eu s e dt or e c o v e rt h e c l o c ka n dd a t a 。c o m p a r e dw i t ha na n a l o gd l l ，ad i g i t a ld l ls h o w sa d v a n t a g e so fs i m p l e s t r u c t u r e ，s t r o n ga d a p t a b i l i t ya n ds oo n t h ec h i po fd l l h a sb e e nt e s t e ds u c c e s s f u l l y t h e t e s tr e s u l tw i l lb eg i v e ni nt h ep a p e r i c s t h e p a p e ra l s od e v o t e st ot h ed e s i g nm e t h o d sa n ds o m el a y o u ti s s u e so fh j i 曲s p e e d i k e y w o r d s ：u s b 2 0 t r a n s c e i v e rc l o c ka n dd a t ar e c o v e r yd l lp l l j i t t e r 学位论文独创性声明 弋 7 8 1 0 b 本人声明所里交的学位论文是我个人在导师指导下进行的研究工作及取得 的研究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含 其他人已经发表或撰写过的研究成果，也不包含为获得东南大学或其它教育机构 的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均 己在论文中作了明确的说明并表示了谢意。 关于学位论文使用授权的说明 东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位 论文的复印件和电子文档，可以采用影印、缩印或其他复制手段保存论文。本人 电子文档的内容和纸质论文的内容相一致。除在保密期内的保密论文外，允许论 文被查阅和借阅，可以公布( 包括刊登) 论文的全部或部分内容。论文的公布( 包 括刊登) 授权东南大学研究生院办理。 签名：隧查奎导师签名：日期：鲨5 ： 第一章弓【育 1 1 u s b 系统 第一章引言 1 1 1u s b1 x u s b 是英文u n i v e r s a ls e r i a lb u s 的缩写，中文含义是“通用串行总线”。它是一种应用在p c 领域的新型接口技术。旱在1 9 9 5 年，就已经有p c 机带有u s b 搂e l 了，但由于缺乏软件及硬件 设备的支持，这些p c 机的u s b 接口都闲置未用。1 9 9 8 年后，随着微软在w i n d o w s9 8 中内置了 对u s b 接口的支持模块，加上u s b 设备的日渐增多，u s b 接口才逐步走进了实用阶段。 这几年，随着大量支持u s b 的个人电脑的普及u s b 逐步成为p c 机的标准接口已经是大 势所趋。在主机( h o s t ) 端，最新推出的p c 机几乎1 0 0 支持u s b ；而在外设( d e v i c e ) 端，使 用u s b 接口的设备也与b 俱增，u s b 接口的产品j f 常多，键盘、鼠标和摄像头是最常见的，扫 描仪、打印机现在也多了起来，m o d e r nu s bh u b ，游戏手挚、电视盒、软驱、c d r o m 、c d r w 、 硬盘，甚至声卡、音箱、手机充电器、说写电子板、网络卡都已经出现。这些设备中有的使用全 速模式( f s ：1 2 m b s ) 有的使用低速模式( l s ：1 5 m b s ) 。例如鼠标、键盘就是低速设各运行， 而打印机、扫描仪就使用全速设备模式运行。 u s b 设备之所以会被大量应用，主要具有以下优点： 1 、可以热插拔。这就让用户在使用外接设备时，不需要重复“关机一将并口或串口电缆接上 一再开机”这样的动作，而是直接在p c 运行时，就可以将u s b 电缆插上使用。 2 、携带方便。u s b 设备大多以“小、轻、薄”见长，对用户来说，同样2 0 g 的硬盘，u s b 硬 盘的重量比i d e 硬盘要轻一半，在想要随身携带大量数据时，u s b 硬盘成为首要之选。 3 、标准统一。火家常见的是i d e 接口的硬盘，串口的鼠标键盘，并口的打印机扫描仪，可 是有了u s b 之后，这些应用外设统统可以用同样的标准与p c 连接，这时就有了u s b 硬盘、u s b 鼠标、u s b 打印机，等等。 4 、可以连接多个设备。u s b 在p c 上往往具有多个接口，可以同时连接儿个设备，如果接 上一个有4 个端口的u s b h u b 时，就可以再连上4 个u s b 设备，以此类推，尽可以连下去，将 办公室或你家中的设备都同时连在一台p c 上而不会有任何问题( 注：最高可连接至1 2 7 个设备) 。 u s b 比串行通信接口要快得多，而且该标准的目的就是要替代串行通信接口。并行通信接口 也是u s b 要取代的目标，但比当今的并行通信接口要稍慢，不过u s b 在用户界面友好性方面优 势很大。u s b l x 的工作方式如图1 1 。 第】页 第一章引言 u s b l 。x 已经成为p c 和m a c 机标准的数据通讯配置，生产商、用户和p co e m 商人，都 采用了这个接口。在目前市面上众多的设备上我们却看到了一个缺点，那就是这些u s b 设备的 速度。u s b2 0 的出现给了我们新的希望。 1 1 2u s b2 0 图l - l ：u s b i 】的工作方式 c o m p a q ，h e w l e t tp a c k a r d ，i n t e l ，l u c e n t , m i e r o s o g ：, n e ca n dp h i l i p s 这7 家厂商联合制定了u s b 2 0 的产品规格。最初的u s b 2 0 的速度只是定义为2 4 0 m b p s ，但是技术队伍通过努力，把速度提 高到了4 8 0 m b p s ，高出u s b 】x 的4 0 倍，但是速度的提高对于用户的最大好处就是意味着用户 可以使用到更高效的外部设备，而且具有多种速度的周边设备都可以被连接到u s b2 0 的线路上， 不像u s b1 x 时代，因为高带宽使得更多的设备无需担心数据传输时发生瓶颈效应。在高速的前 提下一样保持了u s b1 x 的优秀特色后，更是保证了向下兼容。u s b 2 0 的工作方式如图1 - 2 。 u s b2 0 非常类似u s b1 x ，但是拥有更高的带宽。u s b2 0 可以使用原来u s b 定义中同样 规格的线缆，接头的的规格也完全相同。而且新的符合u s b2 0 规格的设备不会和u s b1 x 设备 在共同使用的时候发生任何冲突。除了硬件上有特意的设计的兼容硬件，u s b2 0 的产品就算设 计为低速产品也不能在u s b1 x 规格的接口上运行，相反u s b2 0 接口是向下兼容的。可以完全 应付各种u s b1 x 的产品。 另外，在软件方面，w i n d o w s 是完全的支u s bi x 。对于u s b2 0 ，w i n d o w s 系统可以认出， 而且能够正常工作，但是u s b2 0 并不能充分发挥其性能优势。系统检测到u s b2 0 的设备后， 会提示说你的u s b 设备需要优化。不过可以肯定的是，当带有u s b2 0 规格的产品出现的时候， w i n d o w s 会非常快的跟上的。现在w i n d o w sx p 已经会完全支持u s b2 0 设备，不过当系统主 板一但支持u s b2 0 的时候微软将会很快推出u s b2 0 的补丁。所以可以说，由于得到i n t e l 和微软的支持，u s b 2 0 标准将成为下一代周边设备的标准接口。 第2 页 第一章引言 1 2u s b 总线的拓扑结构 图1 - 2 ：u s b2 0 的工作方式 计算机的u s b 总线是由一些u s b 设备、u s b 集线器( h u b ) 和u s b 主控制器以及它们的 连接组成的。u s b 总线通过主控制器与计算机的p c 总线的南桥芯片相连，外部设备如打印机、 扫描仪、显示嚣、鼠标、键盘等等作为u s b 设备连接到u s b 总线。u s b 集线器则可以对u s b 系统进行扩展。u s b 的物理连接是有层次性的星型结构。每个网络集线器是在星型的中心，每条 线段都是点点连接。从主机到集线器或其功能部件，或从集线器到集线器或其功能部件。 1 2 1u s b 主机 在任何u s b 系统中，只有一个主机。u s b 和主机系统的接口称作主机控制箍，主机控制器 可由硬件、固件和软件综合实现。u s b 主机在u s b 系统中是一个起协调作用的实体。它不仅占 有特殊的物理位置，而且对于u s b 以及连到u s b 上的设备来说，还负有特殊责任。主机控制所 有的对u s b 的访问。一个u s b 设备想要访问总线必须由主机给予它使用权。主机还负责监督 u s b 的拓朴结构。根集线器是由主控制器整合，用以提供更多的连接点。 囤l 一3 中显示出u s b 的拓扑结构： 第3 页 第一章引言 1 2 2u s b 设备 图1 - 3 ：u s b 总线的拓扑结构 u s b 设备架构提供了三个逻辑层的描述它描述了主机硬件和软件之间的关系以及每个u s b 设备相应的视图。 1 3u s b 收发器 一个u s b 设备的逻辑结构包括u s b 总线接口、u s b 逻辑设备以及应用层软件等。在硬件结 构上，一个通常的u s b 设备的框图如图1 4 所示： 图i 4 ：一个包含u s b 模块的片上系统的示意图 若将模拟电路部分细化，可得到图1 j 所示的框图。 第4 页 第一章引言 d 越a + 商速 一釜巨 数字 + 模拟前端 电路 d a t a - ；f 部分 全速 叫热叫 删钟 发d - 倍模拟前端 l 恢复r 一 频 翻1 5 ：u s b 2 o 收发瓣的功能模块圈 并行 酯 厂 由图1 5 可以看到，本次课题需要完成的是高速时钟及数据恢复( d l l ) ，以及时钟发生倍 频电路。 图】6 为u s b 收发器内部逻辑电路与模拟部分的接口 r p u e n a b l a 峨晰堍雠营毒凿 h s 鼬拓l d n 妇ri n e r t l $ 1 f 3 一d a t a 。d r i 蝴x r 3 n p 瑾 a 鹭r l g 田k 副。直加 娜t 盛躐嚣喙魏 m - r t mr e 髓1 wa 崛 l s f t d 舶啪l _ l o 呻d s e 如* r a i v e ro u t p l l l s e hr o 刮w 。o 呻m 豳i 一6 ：u s b 收发器内部逻辑电路与模拟部分舶接归 第5 页 第一章引言 1 4 关于本次设计 本文叙述了u s b 2 0 收发器中的关键部件：和日 钟倍颁发生电路( p l l ) 和高速延时线锁相 环( h sd l l ) 的设计。p l l 利用外部1 2 m h z 的参考频率。产生4 8 0 m h z 的时钟信号，抖动小于 5 0 p s 。h sd l l 工作在4 8 0 m h z ，利用本地的时钟同步输入数据，以达到恢复数据的目的。 第一章介绍了本课题的背景知识一u s b 系统和u s b 收发器；第二章介绍了设计高速模拟电 路的方法和需要注意的一些问题。第三章介绍了时钟发生p l l 的原理分析、电路设计及模拟；第 四章介绍了时钟恢复延时线锁相环的原理分析、电路设计和模拟：第五章叙述了芯片的版图设计 和测试情况；第六章给出结论。 第6 页 第二章深亚微米高速集成电路设计 第二章深亚微米高速集成电路设计 2 。1 电路设计 随着c m o s 工艺的发展。特征尺寸不断减小。器件特性不断提高。但当1 艺水平达到深亚微 米，特征尺寸小于o t 3 5um ，出现了许多需要着重考虑的问题，如寄生参数、短沟道效应、速度 饱和等，只有充分地考虑了这些问题，才能充分利用各种因素提高电路性能并保证超高速集成电 路能正常 ：作。我们在本章中将详细讨论寄生参数对电路设计的影响。 寄生参数可分为三类：寄生电容、寄生电阻、寄生电感。这三类寄生参数会给电路带来两方 面的影响： 1 ) 会引入噪声，影响电路的稳定性和可靠性。 2 ) 会增加传输延迟，影响电路速度。 2 1 1 寄生电容式 寄生电容是集成电路中最重要的寄生参数，是影响电路性能的主要因素。增大电路的负载电 容会增加电路的延迟，信号线之间的耦合电容会引入信号间的串扰，影响电路的稳定性。研究寄 生电容的存在形式和减小寄生电容的方法是本节的重点。 在以前的c m o s 集成电路设计中，互连线的寄生电容被认为只是平板电容，如图2 1 。 f 。0 jj l 篆删啦 is u b s t 豫t 。 图2 - t 寄生电容的平板模型 平板电容的电容值为：c i 1 = e t 。o ；, w l 啦场 线 但随着工艺特征尺寸的减小，互连线的宽度不断减小，但为了保证连线电阻不会有太多的增 加，互连线的厚度并不等比例减小，从而导致不能再使用二维平面结构分折互连线。本次设计采 用豹o 2 5 微米c m o s 工艺的各层互连线最小宽度和厚度参数如表2 - 1 ： 第7 页 第二章深亚微米高速集成电路设计 表2 i ：02 5 微米c m o s 工艺的各层互连线最小宽度和厚度参数 金属层最小宽度( 微米)厚度( 微米) lo 3 20 5 7 20 4 0o 5 7 3 0 4 0o 5 7 40 4 00 5 7 5o ，4 40 5 7 可见，o 2 5 微米c m o s 工艺中互连线的最小宽度小于厚度，所以寄生电容已不能再简单地用 平板电容进行近似，必须考虑互连线的边缘电容。图2 - 2 为不同宽度，厚度比的金属连线的实际寄 生电容值和平板电容值，可见随着宽度，厚度比减小，实际的寄生电容值和平板电容值的差距增加， 这意味着用平板电容近似寄生电容方法的误差变大。 图2 - 2 互连电容和w h 的关系 所以我们需要另寻一个合适的寄生电容模型，如图2 - 3 。图2 - 3 ( a ) 显示了实际连线的电场 分布图2 - 3 ( b ) 为寄生电容的近似模型，由互连线侧面引起的寄生电容用直径为互连线高度的等 长圆柱体的电容近似，剩余的寄生电容由宽度为w h ，2 的平板电容近似。 图2 - 3 考虑边缘电容的模型 第8 页 第二章深亚微米商速集成电路设计 式 度。 由此模型计算得的边缘电容值c 。菲常复杂，但我们可以获褥个很准确和高效的经验公 g 。= 占。三f l t 里t o = 1 j + 。7 ，+ t 。s f t 里t o = ) 。”+ ，。s f t 旦= = 1 j “5 c z - ， 其中，f 。是氧化层的厚度，。是氧化层的介电常数，w 为互连线的宽度，1 - i 为互连线的厚 以上分析的寄生电容是金属和衬底之间的电容。因为深亚微米工艺中，金属互连线的厚度 与宽度相比不能再忽略，甚至较宽度更大，而且大多数同层连线之间的间距都是设计规则所允许 的最小间距，所以同层金属之间和不同层金属之间的寄生电容不能被忽略。由于连线的几何尺寸 和位置关系并不确定，金属连线的寄生电容很难准确计算，所以一般使用工艺中给定的电学参数 进行估算。 当信号线之间存在耦合电容假设其中的一个信号发生跃变时，根据电路原理中电容两端 的电压不能突变的原理，另一个信号线的电位会随着这个信号变化，从而产生串扰。 图2 - 4 信号线寄生电容 如图2 4 ，两个信号线w l ，w 2 的电位分别为v 1 和v 2 ，当v 2 跃变为v 2 + 矿通过电容 c 将v 】也提升至y 1 + 矿，如果w 1 有电流通路连到电源，经过一段时间的电流对电容的充 电w 1 的电位会恢复为v 1 , 恢复时间为f ：a v _ ) c ，其中l 为平均的充电电流。可见恢复时问 正比于信号线之间的寄生屯容，反比于充电电流。如果电压的变化过大且恢复时问太长，电路就 会出现逻辑错误。为避免这种错误，应尽量减小信号线之间的寄生电容，减小信号线到电源的电 流通路上的电阻。具体的方法有：增加相邻信号线之间的间距，或使用不同层的金属，或使用电 源或地线进行隔离，如图2 - 5 ： 第9 页 第二章深亚微米高速集成电路设计 叫忸h q 广广 刚h 巫h 脑 图2 - 5 使用屏蔽技术减小信号的串扰 信号线w 1 w 4 之间插入电源和地，屏蔽了信号之间的相互串扰，这样虽然增加了信号线 到电源和地的电容，但是为了保证电路的稳定工作这样的代价是值得的。 信号线对电源和地的电容会影响电路的工作速率。力求较小的寄生电容可有效地提高电路 的工作速率，由于金属的层数越高对衬底的寄生电容越小。所以在长距离连线要采用高层金属。 2 1 2 寄生电阻 集或电路中的互连线都存在电阻特性，电阻特性的存在会影响电路的性能，特别是对于赢速 集成电路尤为明显。通常使用式( 2 2 ) 来计算连线的阻值。 r：r。三(2-2) 矽 其中r o 为连线的方块电阻。l ，w 为连线的长度和宽度。 表2 - 2 是t s m c0 2 5 _ 【】s ac 9 0 s 工艺各层连线的方块电阻。 表2 - 2 ：t s m c0 2 5 u mc ) i o s 工艺各层连线的方块电阻 连线种类方块电阻值( o h m s s q ) p +3 3 n +4 6 p o l y 3 9 m e t a l l 0 0 7 m e l a 】2o 0 7 m e t a l 3o 0 7 m e t a l 40 0 7 m e t a l s o 8 3 第1 0 页 第二章深亚微米高速集成电龉设计 2 1 3r c 延迟 信号线的寄生屯阻和寄生电容会增加信号的传输延迟，通常我们使月j 时间常数t 来衡量延迟 的人小为了计算时间常数，信号线的寄生电阻电容可采削集总参数模型或分布参数模型，如图 2 6 。 尺 4t 8 士 倒r a lr a l 4 叫l c a l + 手i 8 f ( a )( b ) 图2 6 金属连线模型 ( a ) 集总参数模型( b ) 分布参数模型 为了简便起见，通常采用集总参数模型其时间常数 t = r c = r c l 2 ( 2 3 ) 然而实际信号线的寄生参数是分布在信号线上的，若要获得准确的时间常数必须使用分布参 数模型，经近似计算可得其时间常数 f粤(2-4) 2 其中r 为单位长度信号线的寄生电阻，c 为单位长度信号线的寄生电容。l 为信号线的长度。 比较式( 2 3 ) 和( 2 4 ) ，分布参数模型的时间常数是集总参数模型的一半，而且对间常数与 信号线长度的平方成正比，所以信号线越k 集总参数模型的误差越大。但一般的s p i c e 模拟器并 不提供分布参数的传输线模型，因此我们只能采用近似的方法，如图2 7 。这些模型的精度可以 相当的精度，例如其中的n3 模型的误差小于3 。 o _ _ t 喇卜_ r _ o 士士厅 掣掣譬石： r 瓣了扣r 部r 饰圭圭圭圭啪 o _ 协虻_ o 辜。 r 峭叶静p 冲 t 2 丌。声， 图2 7 信号线分布参数的模拟模型 第1 1 页 第二章深微米高速集成电路设计 2 1 4 寄生电感 集成电路中的寄生电感主要米自丁键合线，其感值为l n h m m 。由于电路的工作电流并不恒 定，键合线的寄生电感上会产生时变的感应电压，致使电路的实际t ：作电压不稳定，严重的会使 电路无法止常一r 作。为了消除这些影响，我们在芯片内部设计一个较大的去耦电容并联在电源和 地之间，滤去电源中的高频分量，达到稳定电源的目的。 第三章p l l 原理发i u 路砹| 十 3 1 锁相环p l l 3 1 1 基本原理 第三章p l l 原理及电路设计 甲在1 9 3 2 年，锁相技术就被_ l _ l j 住同步接收中，为同步检波提供一个丁输入信号载波同频同 相的本地参考信号。锁相环路的酱及应州是1 9 4 3 年从黑白电视帆水平同步电路开始的。它可以 减少噪声对同步的影响，使电视图像的同步性能得到很人的故善。八十年代以后，锁相技术就在 通信、雷达、航天、航海、测量仪表、计算机、红外、激光、原子能、电视、立体声、马达控制 以及l 业、地质等技术郝fj 获得了广泛的麻瑚。 由丁锁相环路在电子技术各领域的广泛麻川，使它逐渐成为电子殴备常州的一种基本电路。 为便丁调整、降低成本和提高可靠性，使它在孚 种电子改备中更好地发挥作刈，迫切希望它链集 成化、数字化、小豫化和通崩化。当前集成锁相环路已成为锁相技术发展的一项重要进展。 许多系统都需要f ； 到p l l 来产生时钟或振荡信号。由于定时信号的重要性羊【j 它对啭卢利干 扰的敏感性，这些系统中的p l l 或者说定时信号产生屯路是整个系统中极其重要的豁分。 p l l 应h j 的场合包括时钟数据恢复、时钟合成与同步、频率合成以及调制解调。 p l l 是一个依靠信号附加相位i ：作的反续系统。图3 - 1 是一个简单的p l l ，包括一个鉴相 器( p d ) ，一个低通滤波器( l p f ) 和一个压控振荡器( v c o ) 。 x ( t ) y ( f ) | 芏| 3 - i 尚午的p l l p d 在反馈环路中用作“误差放火器”，它使x ( f ) 莆i y ( ，) 之间的相位差减到最小。当 不随时间变化时，环路就“锁定”了，此时输入输出的频率相等。 锁定条件下环路中的所有信号达剑一种稳态：p d 产生一个直流分量正比于西的输出： l p f 抑割p d 输出中的高频分量，而允许直流分量控制v c o 的频率：v c o 就振荡在与输入相 等的频率上，并保持固定相位差。这样，l p f 就为v c o 产生了止确的控制电压。 刳3 - 2 给出了p l l 环路中各点信号的典型的例子。输入输出信号有同样的频率，但是存在 有限的相位著：p d 产生脉宽等于- 输入输山信号过零点时间差的脉冲信号：脉冲经过低通滤波 器后产生直流电压控制v c o 振荡在所需的频率上。需要注意的是该直流电压并不决定输出 相位。v c o 的相位可以看作是系统的初始条件，它不依赖于l p f 中的初始条件。 籀1 31 i 螭三章p l l 原理发电路设计 端产- a n = = n = = a 。a ：a ：a ：a ：札 幽3 - 2p l l 中的佰号 现在来定性地研究f t 。时锁定，而在t = 气对经历一个小的正自频率跳变的p l l 的响应 情况( 如图3 - 3 ) 。( 为了描述方便，豳中的频率跳变只有百分之几) 我们注意到，因为输入频 率国。瞬间火于输出频率脚。，x ( o 韵相位累积得比y ( 1 ) 快，所以p d 产生不断增宽的脉冲a 这一脉冲使得l p f 输出端的壹流分萱不断升高，从而提高了v c o 的频率。随着0 9 。与甜。之 间差值的减小，相位比较脉冲的宽度也减小，最终恢复到略大于t p 的限制。例如，如果f = 4 2 2 ，当z = o o 耐，开环增益为k = 0 9 ，2 ， 但当0 3 z 4 5 7 0 ) ，时，k = 3 2 c o p 。 但是，加入零点的方法有两个负面效应：1 ) 系统的一3 d b 带宽( 当f = 2 2 时粗略等 于蛾，= 世出，) 也增加了，在某些应用场合这样的趋势是好的，但是另一些应用场合则不然： 2 ) l p f 的高频衰减只有r 2 ( r l + r 2 ) ，这常常是很棘手的问题。为了减轻后一种效应，可以 在圈3 - 6 的输出节点和地之间接入第二个电容，从而在零点之后( 之外) 提供另一个极点( 将 损失一些稳定时间) 。( 因为额外的极零点，f 的最优值可能不再是2 2 。) 在前面p l l 的讨论中，我们都假设环路为负反馈的。但如果鉴相器是由乘法器实现的话， 反馈的极性在设计时就不需要特别考虑了。这是因为，p d 的正弦特性既提供了负的增益也提 供了正的增益。这样就允许环路在不同的驴下找到其稳定工作点。如果起始于+ 石2 附 近，这里反馈碰巧是正的，那么v c o 的频率将改变，使得痧朝+ 3 ，r 2 或一万2 的方向变化， 那里的p d 增益极性相反，反馈是负的。 3 1 3 环路动态特性 锁相环跟踪输入频率的范围究竟有多大，即什么决定“跟踪范围”呢? 考虑两种极端的情 况：1 ) 输入频率变化非常馒( 静态跟踪) ；2 ) 输入频率突然改变( 动态跟踪) 。两种情况f 的 跟踪行为是截然不同的。 假设从自由振荡频率p 开始，输入频率c o 。缓慢的变化，使得。和0 9 。，之间的频率差远 小于o ) l p l , , 。那么，要能够跟踪，v c o 控制电压幅度、静态相位差都必须增加。只要二个参数 单调变化，p l l 就能一直跟踪。换句话说，跟踪范围的边沿就是当这些特性的斜率降到零或者 改变符号的时候。p d 、v c o 都会有这种情况产生( 假设l p f 元件是线性的) 。例如，v c o 线 性控制范围在一个有限的区域内，超过此区域它的增益明显的降低；同样，p d 在输入大的相 位差时，输出为非单调的正弦特性。 对于乘法器类型的p d ，当输入相位差偏离中心值超过9 0 。时，其增益、世。将改变符号 因此，在p d 输出信号控制下的v c o 最火偏移( 离开自由振荡频率) 频率为： 第1 9 页 籀二帝p l l 原理及电路设计 q ，2 ( s i n 兰) ，= k ( 3 - 2 2 ) 采崩止弦特性p d 的p l l 的静态跟踪范围是v c o 输山频率范围一半与k 这两者之中较小 的一个。 假设最初工作在国。= ( - o 。n a = q ) f r 上的p l l 的频率发生了脚的突变，那么环路能够再次 锁定所允许的最大h c o 为多少呢? 是否和静态跟踪时的o j t r 【式( 3 2 2 ) 卜一样大呢? 严格的说，对于任何输入频率突变，p l l 都将起码在那一时刻失锁，然后经过几个周期才 能稳定下来。在这划间，输入输出相位差在不断变化，可以认为p l l 是没有锁定的。( 尽管如 此，对于小的，环路可以很快锁定。这一瞬态过程可以看作是一种跟踪过程，而不是锁定 过程。) 由此，可以得出圭占论，以下两种情形是相似的：i ) 虽初锁定在。的环路的输入频率经 历了大的跳变；2 ) 最初没有锁定，自由振荡在。，= 。的环路必须锁定输入频率 l 。一0 9 p n l - & c o 。两种n - 况- f ，环路都必须捕获锁定。 3 1 3 1 捕获锁定 上面提到的第二种情况可能发生在p l l 刚打开的时候。如果l p f 的初始条件是零，v c o 开始振荡在彩f ，而输入频率为棚m + 珊。捕获范围就是此时环路能够锁定的a c o 的最大值。 为了理解p l l 如伺捕获锁定，我们将从时域和频域两个不同的视角来研究它的响应。为了使分 析简单化，作如下假定：a ) p d 是用乘法器实现的；b ) 。在v c o 的频率范围内；c ) 混频器 输出端的“频率和”分量被l p f 衰减到了可以忽略的程度；d ) v c o 输出频率随着其控制电压 的增加而增加。 频域分析：考虑图3 - 7 a 所示p l l ，最初国。= c o m + a c o ，甜。= 珊 w 。从图3 7 b 最上 面的两个频谱开始，我们追踪流经环路的信号a 首先，因为c o 。c o 。，所以p d 输出的平均 分量为零。但是，l p f 不能完全抑制国。一。= 国分量，v c o 控制电压k 将按a c o 的速率 变化，因此得到调制的v c o 输出频率： k 肼) = 爿c 。s 【国脚t + k w na m c o s ( 翻) 出】( 3 - 2 3 ) 4 c o s 。h ! 鲁厶s i n ( 硎 ( 3 - 2 4 ) z 爿c o s 彩m 卜i k v c o 爿。s i n 缈m f s i n ( 埘) ( 3 - 2 5 ) 这里假设k a 。a o ) 1 。那么，v c o 的输出的频谱除了主分量国，w 外，还有 第2 0 - 贝 第三帝p l l 原理及屯路设计 。j 两个边带。p d 将m + a c o 和，。信号相乘，在a 点端会得到一直流分量( 图3 7 ) ， 这一直流分量调整v c o 的频率使其向锁定方向靠拢。在环路锁定前，此直流分量需要在差拍 周期内不断增加。 m = 豫+ j 吐， 帅。，i o 却峨+ j m 船一甜m 陬+ 4 i 。 iii ， o4 m m o 一埘 ( b ) 图3 7p l l 捕获行为频域描述 从上面的分析可知，捕获范围依赖于l p f 能通过多少a c o 分餐，还有反馈的直流分量有多 强，即捕获范围是环路在a c o 频率上增益的函数。换句话说，因为简单p l l 的环路增益随着输 入频率和v c o 频率之间差值的增加而下降，所以捕获范围不可能是任意宽的。 时域分析：首先假设环路在v c o 输出端断开，反馈信号由频率为9 0 f r 的振荡源代替。此 对l p f 输出频率为。一国。的正弦波。随着正弦信号瞬时幅度的增加，v c o 频率也在增加( 反 之亦然) 。因此，当正弦达到正峰值时珊。和脚。之间的频差最小，当正弦达到负峰值时脚，。和 。，之间的频差最大。如果现在环路闭合，反馈信号的频率是时变的。当l p f 的输出向正向偏 移，。将越来越接近国，差拍周期也越来越夫；相反的，当l p f 的输出向负向偏移，( 1 ) o u t 将越来越远离珊。差拍周期越来越小。如图3 8 a 所示，此时l p f 输出端波形的正周期比负周 期长，包含一个正的直流分量，使得。，的平均值逐渐向国。移动。 图3 - 8p l l 捕扶行为时域描述 第2 l 页 tr丁三 工 一 ，丁。，。 一 、w、一一 虹 一 1 o ， 一 矿，。，州 一 勘 一 一，匿一 ，l，li鋈 第三章p l l 原理及电路设计 上冠的时域分析揭示了两个重要的概念。首先，如果国。与足够接近，那么到差拍波 形的第一个对应峰值时已经捕获( 闰3 - 8 a ) 。这种情况下，我们称p l l “没有周期滑动的( n oc y c l e s l i p s ) ”锁定。其次，如果国。与o ) f r 相差足够火，差拍波形儿乎是对称的。这种情况下，没有 足够的离流电压来使环路趋向锁定( 酗3 - 8 b ) 。 一般情况f 我们很难看到随着。的平均值逐渐椎近m 。，差拍信号的峰值逐渐上升，著 拍周期逐滂i 加大的过程。实际上，只有当甜。十分接近搪获范嗣的边缘时，才会产生“周划滑 动”现象。而且滑动周期数取决于环路的初始条件，即l p f 的初始条件和v c o 的初始相位。 捕获范围是一个非常关键钓参数，这是因为：1 ) 它与环路带宽直接有关；2 ) 它决定了 环路能够调节( 允许) 的输入端或v c o 瑷火频率变化范围。单片集成后，由于v c o 的自由振 荡频率会随温度和工艺而变化因此即使输入频率能够牢牢控制，也需要很宽的捕获范围。 不幸的是，理论上很难计算p l l 的捕获范围。下面举个l p f 输出可作如下近似的简单 例子： t l i , f ( f ) = k m | g l ( j a c o ) s i n ( a c 0 1 ) 该信号调制v c o 频率，引起的最火频偏为 ( c 。一( - o f r ) i 。= k 。k 。i g o r - ( j a w ) i 如图3 8 a 所示，如果该频偏大于或等于a c o ，那么环路将能无周期滑动地锁定 厶吐k = k m k h 。 g l p f ( j a w ) | 假如g l ( s ) 已知，那么可以算出a c o 。对于一个简单低通滤波器 a c o 。q f _ t 】，2 扩矿刘 如果f = 4 2 2t 上式简化为a o ) a c qz0 4 6 6 0 l m r 。 ( 3 - 2 6 ) ( 3 - 2 7 ) ( 3 2 8 ) ( 3 - 2 9 ) 上面的推导实际上低估了捕获范围。这是因为随着。与甜m 越来越接近，v c o 频率的“平 均值”也偏离出向出。靠近。这样，在锁定附近，k 与0 2 , w 之间的频著很小，( 3 - 2 9 ) 式推 出静l p f 的衰减就过大了。 昂新的相位锁定系统结合了其它的频率捕获方法，使捕获范同限制不依赖于k 和国l ” 只雨iv c o 的频率范围有关，显著增加了捕获范围。 第2 2 页 ，卜 盘： 第三章p l l 原理及电路设计 3 1 3 2 捕获时间 许多应用场合卜，p l l 的捕获时间与稳定时间是很重要的。例如，p l l 用作微处理器的时 钟接口时，如果系统为了节省能量而频繁的关机，那么知道当系统打开j i i 彳为了在内外部时钟问 允许足够的相位对准所需要的空闲时间有多妖将是非常关键的。另一个例子，当用在无线接收 机中的频率合成器切换外频时，环路瞬态变化引起的“频率发散( 展宽) ”将泄漏噪声到其它 信道中。而且，因为这样环境中的信道空间比v c o 频率范围小几个数鼙级，所以更加需要精 确的环路稳定时间。 对丁一个f 1 的二阶系统，阶跃响应表达为 川小寿唧c 埘m i n b 厨廿。 b ， 其中y = s i n 一。f j 了。这样，衰减时间常数为 l 2 瓦 f ( 3 - 3 1 ) ( 3 - 3 2 ) 相应的震动频率为反k i 二f 。对于p l l 输入端的频率阶跃，可以用( 3 。3 0 ) 式计算输出 频率稳定在终值附近给定误差带宽内所需的时间。 注意到( 3 3 0 ) 式假设了一种线性的系统。实际上，k m 和k k d 中存在的非线性会导致 略微不同的稳定特征，必须用模拟来精确的预测锁定时间。虽然如此，该式仍提供了一种很有 用的估测方法。 3 2 电荷泵( c h a r g ep u m p ) 锁相环 p l l 可以用很多不同的形式实现，但是普通p u ，有一个很大的缺陷就是有限的捕获范围。 假设当一个p l l 开始工作的时候，环路尚未锁定，振荡器j ：作在一个远离输入频率的点上。 由于鉴相器检测到的是两个不同频率的信号，因此从锁定到来锁定是一个非常非线性的过程。由 于外界环境，如温度、电源屯压的影响，振荡器开始- l = 作的频率往往在锁相环的捕获范同之外。 由此我们考虑在鉴相器的基础上再加一个鉴频器。 第2 3 负 第三章p l l 原理及电路设计 3 2 1 鉴相鉴频器与电荷泵 将鉴相器与鉴频器结合在一起可以设计出一种既可鉴相又可鉴频的鉴相鉴频器( p f d ) 其功能可以用图3 - 9 表示。 月 8 中 瑚冶 一nn 厂 厂 b 厂 r 厂 厂 q 0000 q 岛 a 7 ( i ) 8 t 图3 - 9 ：p f d 工作原理图 p f d 的原理是这样的，当a 的上升沿到来时，9 变高，直到b 的上升沿到来，函保持低电平。同 理，当b 的上升沿到来时，幺变高，直n a 的上升沿到来。在图1 左图可以看到，与b 同频率，但 相位超前b ，这时璺_ 持续输出脉冲宽度为锄- 的信号，而q b 一直保持为低电平信号。在图1 右图中爿的频率比b 高，这时翻持续输出一串脉冲而旦_ 一直保持为低。同理，如果一频率低于曰， 则幺将保持为低丽幺输出连续的脉挣。所以，幺和幺实际上给出的就是关于嘲蛐或零一锄的信 息。输出9 和幽就是、u p 、和、d o w n 、信号。 可以实现上面功能的一种简单电路由两个d 触发器构成。见图3 一l o 。 a b a 厂 厂 厂 厂 8 厂 厂 几厂 几n兀n q 8 iiil 图3 1 0 ：p f d 的实现 第2 4 页 第三章p l l 原理及电路设计 p f d 怎样才能应用在p l l 中昵? 由于p f d 输出幺帮翁的均值和a 、b 间相位的关系，其后可以 分别接低通滤波器。但是在实际应用中，通常我们会在p f d 和环路滤波器之间加入一个“电荷泵” ( c h a