（电路与系统专业论文）基于jtag和fpga的嵌入式soc验证系统研究与设计.pdf

基于j t a g 和f p g a 的嵌入式s o c 验证系统研究与设计 摘要 随着半导体制造技术不断的进步，s o c ( s y s t e mo nac h i p ) 是未来i c 产业 技术研究关注的重点。由于s o c 设计的日趋复杂化，芯片的面积增大，芯片功 能复杂程度增大，其设计验证工作也愈加繁琐。复杂a s i c 设计功能验证已经 成为整个设计中最大的瓶颈。 使用f p g a 系统对a s i c 设计进行功能验证，就是利用f p g a 器件实现用 户待验证的i c 设计。利用测试向量或通过真实目标系统产生激励， 验证和测 试芯片的逻辑功能。通过使用f p g a 系统，可在a s i c 设计的早期，验证芯片 设计功能，支持硬件、软件及整个系统的并行开发，并能检查硬件和软件兼容 性，同时还可在目标系统中同时测试系统中运行的实际软件。f p g a 仿真的突 出优点是速度快，能够实时仿真用户设计所需的对各种输入激励。由于一些 s o c 验证需要处理大量实时数据，而f p g a 作为硬件系统，突出优点是速度快， 实时性好。可以将s o c 软件调试系统的开发和a s i c 的开发同时进行。 此设计以a l t e r a 公司的f p g a 为主体来构建验证系统硬件平台，在 f p g a 中通过加入嵌入式软核处理器n i o si i 和定制的j t a g ( j o i n tt e s ta c t i o n g r o u p ) 逻辑来构建与p c 的调试验证数据链路，并采用定制的j t a g 逻辑产生 测试向量，通过j t a g 控制s o c 目标系统，达到对s o c 内部和其他i p ( i n t e l l e c t u a l p r o p e r t y ) 的在线测试与验证。同时，该验证平台还可以支持s o c 目标系统后续 软件的开发和调试。 本文介绍了芯片验证系统，包括系统的性能、组成、功能以及系统的工作 原理；搭建了基于j t a g 和f p g a 的嵌入式s o c 验证系统的硬件平台，提出了验 证系统的总体设计方案，重点对验证系统的数据链路的实现进行了阐述；详细 研究了嵌入式软核处理器n i o si i 系统，并将定制的j t a g 逻辑与处理器n i o si i 相结合，构建出调试与验证数据链路；根据芯片验证的要求，设计出软核处理 器n i o si i 系统与p c 建立数据链路的软件系统，并完成芯片在线测试与验证。 本课题的整体任务主要是利用f p g a 和定制的j t a g 扫描链技术，完成对国产某型 d s p 芯片的验证与测试，研究如何构建一种通用的s o c 芯片验证平台，解决s o c 验证系 统的可重用性和验证数据发送、传输、采集的实时性、准确性、可测性问题本文在 s o c 验证系统在芯片验证与测试应用研究领域，有较高的理论和实践研究价值。 关键词：s o c 验证；f p g a ；定制j t a g ；n i o si i 4 a d e s i g no fe m b e d d e d v e r i f i c a t i o ns y s t e mb a s e do i l j t a ga n df p g a a b s t r a c t a ss e m i c o n d u c t o rm a n u f a c t u r i n gt e c h n o l o g yc o n t i n u e st o p r o g r e s s ，s o c ( s y s t e mo nac h i p ) a r et h ef u t u r eo f i ci n d u s t r y , t h ef o c u so ft e c h n o l o g yr e s e a r c h d u et ot h eg r o w i n gc o m p l e x i t yo fs o cd e s i g n ，a n dc h i ps i z e i n c r e a s e s ，t h e c o m p l e x i t yo ft h ec h i pf u n c t i o n a l i t yi n c r e a s e s ，t h ed e s i g nv e r i f i c a t i o nw o r kh a s b e c o m ee v e nm o r ec u m b e r s o m e f u n c t i o n a lv e r i f i c a t i o no fc o m p l e xa s i cd e s i g n h a sb e c o m et h eb i g g e s tb o t t l e n e c ki nd e s i g n a s i cu s i n gf p g as y s t e md e s i g n sf u n c t i o n a lv e r i f i c a t i o ni st ou s ef p g a d e v i c e st ov e r i f yt h ed e s i g no ft h eu s e rq u e s t i o n u s i n go ft e s tv e c t o r so rt h r o u g h t h et a r g e ts y s t e mt op r o d u c eat r u ei n c e n t i v e ，v a l i d a t e sa n dt e s t sc h i pl o g i cf u n c t i o n t h r o u g ht h eu s i n go ff p g as y s t e m s ，i nt h ea s i cd e s i g nb e g i n n i n g ，i ti se a s yt o v e r i f i c a t i o no fc h i pd e s i g nc a p a b i l i t i e s ，s u p p o r t i n gf o rh a r d w a r e ，s o f t w a r ea n dt h e p a r a l l e ld e v e l o p m e n to ft h ew h o l es y s t e ma n dc h e c kt h eh a r d w a r ea n ds o f t w a r e c o m p a t i b i l i t y a tt h es a m et i m e ，i tc a na l s ob et e s t e di nt h et a r g e ts y s t e mr u n n i n g t h ea c t u a ls o f t w a r e f p g as i m u l a t i o np r o m i n e n ta d v a n t a g e sa r es p e e d ，a n du s e r s c a nd e s i g nt h en e c e s s a r yr e a l t i m es i m u l a t i o no fav a r i e t yo fi n p u te x c i t a t i o n t h e s o cv e r i f i c a t i o nn e e d st od e a lw i t hs o m er e a l - t i m ed a t a a n dt h ea d v a n t a g e so ff p g a a sah a r d w a r es y s t e ma r es p e e d ，r e a l t i m eg o o d s os o cc a nd e b u gs y s t e ms o f t w a r e a n dd e s i g na s i ca tt h es a m et i m e t h i sd e s i g nu s e st h ea l t e r ac o m p a n y sf p g aa st h em a i nb o d yt ob u i l d v e r i f i c a t i o ns y s t e m sh a r d w a r ep l a t f o r m ，b ya d d i n gi nf p g ae m b e d d e ds o f tc o r e p r o c e s s o rn i o si i a n dc u s t o m i z e d j t a g ( j o i n tt e s ta c t i o ng r o u p ) l o g i c a l c o n s t r u c t i o na n dc o m m i s s i o n i n go fp cd a t al i n kv e r i f i c a t i o n ，a n du s i n gi m p r o v e d j t a gl o g i cg e n e r a t e dt e s tv e c t o r s j t a gc o n t r o l so ft h e t a r g e ts y s t e ms o c ， a c h i e v e so n l i n et e s t i n ga n dv e r i f i c a t i o nt ot h ei n t e r n a lo fs o ca n do t h e ri p ( i n t e l l e c t u a lp r o p e r t y ) a tt h es a m et i m e ，t h ev e r i f i c a t i o np l a t f o r mc a na l s os u p p o r t f o l l o w u ps o ct a r g e ts y s t e ms o f t w a r ed e v e l o p m e n ta n dd e b u g g i n g t h i s p a p e r i n t r o d u c e st h e c h i p p e r f o r m a n c e ，c o m p o s i t i o n ，f u n c t i o n sa n d v e r i f i c a t i o n s y s t e m ，i n c l u d i n gs y s t e m w o r k i n gp r i n c i p l e ；s t r u c t u r e sj t a ga n d f p g a - b a s e ds o cv e r i f i c a t i o no fe m b e d d e ds y s t e m sh a r d w a r ep l a t f o r m t h i sp a p e r p r e s e n t st h eo v e r a l ld e s i g np r o g r a mo ft h ev e r i f i c a t i o ns y s t e m t h i sa r t i c l ef o c u s e s o nt h ed a t al i n kv e r i f i c a t i o ns y s t e m i nt h i sp a p e r ，ad e t a i l e ds t u d yo fe m b e d d e ds o f t c o r ep r o c e s s o rn i o si is y s t e m i nt h i sp a p e r ，t h ec u s t o ml o g i ca n dj t a gp r o c e s s o r 5 n i o si ic o m b i n et ob u i l dad e b u g g i n ga n dv e r i f i c a t i o no fd a t al i n k i na c c o r d a n c e w i t ht h er e q u i r e m e n t so fc h i pv e r i f i c a t i o n ，t h i sp a p e rd e s i g n st h e s o f t c o r e p r o c e s s o rn i o s i is y s t e ma n ds e t su pp cd a t al i n ks o f t w a r es y s t e m s ，a n dc o m p l e t e s t h eo n l i n et e s ta n dv e r i f yt ot h ec h i p t h eo v e r a l lm i s s i o no ft h i st o p i ci st h eu s eo ff p g aa n dc u s t o mj t a gs c a n c h a i nt e c h n o l o g y , t oc o m p l e t eac e r t a i nt y p eo fc h i n e s e m a d ed s pc h i pv e r i f i c a t i o n a n dt e s t i n g ，t or e s e a r c hh o wt ob u i l dau n i v e r s a lc h i ps o cv e r i f i c a t i o np l a t f o r mt o s o l v et h ep r o b l e mw h i c hr e f e r st h ev e r i f i c a t i o ns y s t e mo fr e u s a b l ea n dr e a l t i m e ， a c c u r a c y ，o b s e r v a t i o nd u r i n gd a t as e n t ，t r a n s m i t t e d ，c o l l e c t e d i n t h i sp a p e r ，t h e s o cv e r i f i c a t i o ns y s t e mi nt h ea p p l i c a t i o nf i e l dr e s e a r c ho ft h ec h i pv e r i f i c a t i o n a n dt e s t i n gh a sah i g h e rt h e o r e t i c a la n dp r a c t i c a lr e s e a r c hv a l u e k e yw o r d s ：s o cv e r i f i c a t i o n ；f p g a ；c u s t o m i z i n gj t a g ；n i o si i 6 插图、表格清单 图卜1i c 实现收敛路径模型1 2 图2 1c y c l o n ei ie p 2 c 3 5 f 6 7 2 c 8 16 图2 2f p g a 开发流程图1 9 图2 3s i g n a lt a p i i 的编辑窗2 1 图2 4s i g n a t a p i i 逻辑分析仪的流程蚓2 1 图2 5n io si i 系统结构2 2 图3 1 芯片设计的抽象层次，2 4 图3 2 验证流程图一2 5 图4 一l 器件结构示意图31 图4 2 雷达信号处理专用芯片结构3 4 图4 3s o c 设计流程3 5 图4 4d d r 2s d r a m 控制电路的结构框图3 8 图4 5 差分传输原理框图4 0 图4 - 6 差分发送信号波形4 0 图4 - 7 差分接收信号波形4 0 图4 8l v d s 接口的特性参数。4 1 图5 一l 验证平台的硬件整体框图4 2 图5 2 存储器连接原理图4 3 图5 3 网口连接原理图4 4 图5 4 验证平台的逻辑设计框图4 5 图5 5n i o si ii d e 7 2 开发环境4 6 图5 6n i o si i 核s o p cb u i l d e r 中的结构图4 6 图5 7n i o si i 核b d f 中的结构图4 7 图5 - 8t a p 控制器状态转换图4 8 图5 - 9 完成d e b u gc h a i n - r 扫描链的仿真波形5 0 图6 一l 信息包的结构5 2 图6 - 2 调试应答包的结构5 3 图6 3 数据帧的格式5 4 表l 扫描链分类及功能描述4 9 表2 应答包正确错误类型编号5 3 1 0 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据我所 知，除了文中特别加以标志和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果， 也不包含为获得盒胆工些太堂 或其他教育机构的学位或证书而使用过的材料。与我一同工作 的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。 学位论文作者签字：签字日期： 年 月 日 学位论文版权使用授权书 本学位论文作者完全了解金g 垦些厶堂有关保留、使用学位论文的规定，有权保留并向 国家有关部门或机构送交论文的复印件利磁盘，允许论文被查阅或借阅。本人授权盒月曼王些太 兰l 可以将学位论文的全部或部分论文内容编入有关数据库进行检索，可以采用影印、缩印或扫 描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后适用本授权书) 学位论文者签名： 签字日期 学位论文 丁作单位 通讯地址 甜j 了玖 ， 导师签名： 签字日期：年月 日 电话： 邮编： 3 协俐 年 业 翠 致谢 研究生生涯即将结束，在此毕业之际，我向帮助和支持过我的所有人表示 衷心的感谢。 首先，需要由衷感谢研究生阶段的导师，窦建华副教授。此课题的研究是 在导师窦教授的细心与严格的指导下完成的。窦老师在治学方面十分严谨，对 学生严格认真，对工作要求精益求精。窦老师对学术前沿动态和相关领域的工 程应用的洞察力将使我受益终生。在短暂的三年的研究生学习工作生活中，她 不仅在学术上指导我们前进，还给予我们生活上的许多有益的帮助。其治学做 事风范，将引领我们在后续的人生中，更好的做人、做事。在此论文的撰写的 过程中，她花费了大量的宝贵的时间和精力审阅稿件，提出了许多极为宝贵的 指导意见。此处，我向窦教授表示崇高的敬意。 其次，感谢学院各位领导和老师，在研究生三年中对我学习生活的帮助。 在中国电子科技集团第3 8 研究所实习的短暂一年时间里，感谢集成电路中心的 洪主任、赵斌师父，陆俊锋博士、郭二辉师父给予我的亲切指导，还要感谢的 部门中各位同事对我的关心和帮助，衷心的感谢! 另外，在三年研究生的学习生活阶段，师兄梁红松、耿锐、郭铭铭，张宣 对我的各方面帮助都很大，让我学到很多终生受益的做人做事的道理。还要感 谢师弟黄新林、陶照清、秦润成、王英、苏州、徐兰天的支持和帮助。同时感 谢张军、王楠、陈文明等很荣幸与你们共同学习了三年美好时光。 最后感谢谓 关心帮助我的人，祝愿你们事事如意1 7 孙强 2 0 0 9 年1 月 第1 章导论 1 1 概述 1 1 1 论文研究的背景、目的 本课题来自于中国电子科技集团第3 8 研究所的科技项目一一嵌入式s o c 验 证系统研究。 目前，集成电路的设计需要经过代码设计、逻辑综合、扫描链插入、布局 布线和时钟树插入等多个流程。i c ( i n t e g r a t e dc i r c u i t s ) 设计中，由于流程复杂极 易于引入错误，导致项目失败。因此，现代集成电路设计流程要求在设计进程 的每一阶段都要进行相应的验证。随着a s i c 设计的复杂度飞速增长，芯片验证 己经成为设计的质量保证，并成为设计流程中极为关键的一环。 随着a s i c 设计技术的不断发展，系统芯片s o c ( s y s t e mo nc h i p ) 已经成为i c 业界的焦点。芯片功能的不断增强、规模不断增大，导致开发周期不断增长， 芯片质量和成本越来越难以控制。由于激烈的市场竞争，使得i c 开发人员将越 来越多的功能集成到产品中，其中包括模拟混合模块、嵌入式处理器模块等， 使得i c 系统变得日益复杂。随着设计复杂度的提高，验证的复杂性也大幅度的 提升。如果设计流程中存在错误，开发人员将很难发现造成错误的原因，且以 后芯片的更改设计以及重新生产的成本也是十分高昂。在芯片设计中，仿真与 验证已成为芯片整个设计流程中最复杂、最耗时的环节，约占整个芯片开发周 期的5 0 8 0 。所以，实现s o c 系统验证的快速准确已成为芯片设计研究的重 要方向之一【1 】【2 】。 i c 验证已经成为目前集成电路设计工业流程中的重大障碍。测试激励生成 机制是基于仿真的动态验证技术。这种验证技术的瓶颈是对设计的完备验证要 求有足够的测试向量。随着设计规模的增大，需要的仿真向量也急剧增加。近 十年来，芯片的设计规模增大了1o o 倍，仿真向量增加了近10 0 0 0 倍，设计规模 和仿真向量之积，使得要找到如此庞大的仿真向量集来保证验证的完备性变得 相当困难。目前业界采取的测试激励生成机制落后，随机激励虽然实现了自动 化，但其验证效率还是低，而直接激励生成通常还是手工作业。因此，在复杂 s o c 设计中，传统的验证技术显得捉襟见肘，难以保证验证工作的完备性p j 。 传统的验证是直接采用设计语言编写t e s tb e n c h 来进行验证。这对验证工 程师的要求很高，必须对整个系统的工作原理有全面了解。而且，硬件描述语 言的抽象层次低，不适合用于构建验证平台，所以不可能达到良好的验证效果。 验证不仅是研究领域中的热点，且与芯片产品的经济效益密切相关。因此，提 出一种s o c 芯片验证的新方法和新标准，有利于提高验证的快速和自动化，有 利于解决芯片设计周期中各个阶段的问题，对s o c 芯片设计的发展具有十分深 远的意义t 4 1 。 i c 的实现可以划分为制造( m a n u f a c t u r e ) 、设计( d e s i g n ) 两个基本环节，如图 1 1 所示。整个实现过程又可以被划分为三个结点，分别为：产品规范、网表版 图( n e t l i s t ) 、芯片。其中由产品规范到网表版图的循环代表了设计过程，网 表版图到芯片的循环则代表了制造过程。 验i j e ( v e r i f i c a t i o n ) 和测试( t e s t ) 是构成两个循环中的十分重要的环节。其 中，验证是确认a s i c 设计中是否和产品规范要求的功能特性保持一致的活动。 测试则是确认实际a s i c 制造中的芯片产品是否和电路网表保持一致的活动。 在测试过程中，芯片与电路网表版图将进行一致性的检查，目的是确保芯 片在制造过程中不会引入了缺陷。测试的生产测试仪器仪表仅能确认芯片的制 造过程是正确的，但是不能保证芯片设计的结果是否正确。而芯片设计的结果 是否正确只能依靠验证过程来保证。当i c 流片后，如果发现存在严重的功能设 计错误，此时修改设计的代价将是巨大的。因此，i c 的质量主要依赖于它们的 验证和测试过程的好坏。所以，没有完备的验证与测试，在产品中是极有可能 造成i c 的设计失败。 图1 - 1i c 实现收敛路径模型 1 1 2 国内外研究状况分析 随着半导体工艺的不断发展，单个芯片集成的晶体管数目越来越多，现代 数字系统也变的越来越复杂，为保证微处理器芯片设计的正确性，以及加快芯 片上市时间，需要对a s i c 各层次设计和描述进行详细全面的验证。 目前，国内外高性能微处理器的验证普遍困难，主要原因是：微处理器规 模日益增大，体系结构日益复杂，采用多级流水、大的队列、中断、多级存储 结构等技术。在现代高性能微处理器设计队伍结构中，验证人员般是设计人 员2 倍，验证所花费的时间和精力己占了整个a s i c 设计过程中的7 0 到8 0 d 】 【6 1 o 集成电路的集成度随摩尔曲线增加，而电路的验证消耗的时间和精力随摩 尔曲线以平方速度在增长，这就要求a s i c 的设计开发在处理器验证方面需要不 1 2 断的提出新的方法和新的技术。验证过程伴随着处理器设计与实现，现在己被 工业界普遍采用，s u n 、i n t e l 等公司中的验证起着十分重要的作用。随着芯 片集成度的飞速增长，和芯片复杂度的加大，芯片中出现的b u g 数，直接影响 芯片的设计功能是否正确。所以，引入保证设计正确性的功能验证( f u n c t i o n v e r i f i c a t i o n ) 已经成为验证的重要方向。 系统芯片s o c 已经成为国内外i c 业界的焦点，芯片性能越来越强，规模越 来越大，所需开发周期越来越长，设计的质量越来越难于控制。为了使自己i c 产品更具有竞争力，人们将越来越多的功能模块集成到自己的产品，其中包括 模拟混合信号内容、嵌入式处理器及其各自的软件，总体系统变得日益复杂。 因此，保证s o c 设计功能正确性的功能验证，是目前国内外i c 行业研究的重点 【7 】【8 】 o 1 2 论文研究内容、拟解决的关键问题及创新之处 文章针对嵌入式s o c 验证系统，提出了基于f p g a 、嵌入式软核n i o si i 和 定制的j t a g 逻辑的系统架构方案。该方案采用可编程逻辑器件f p g a ，并在 f p g a 中，加载嵌入式软核n i o si i 和定制的j t a g 逻辑，建立了从p c 到f p g a 验 证系统的数据链路，并设计出一套准确有效n i o si i 与p c 的通信协议，完成对某 型雷达信号处理专用芯片的验证。同时，有效支持了s o c 芯片系统的软硬件的 测试和开发。降低了项目的风险，有效提高了s o c 芯片系统的开发速度。 本设计从芯片验证分析方法着手，对雷达信号处理专用芯片介绍后，详细 阐述了验证系统的总体架构、进行了验证系统的逻辑设计、验证系统的通信协 议与软件设计，并对f p g a 中n i o si i 和定制的j t a g 逻辑设计等方面进行研究与 设计。 1 2 1 论文研究内容 本文研究内容分为七个章节： 第一章提出了论文的研究课题，阐述本系统的意义，芯片验证系统的发展 概况，以及本文主要研究的内容。 第二章详细研究了可编程逻辑器件f p g a ，其中包括f p g a 的开发流程、配 置方法，逻辑分析核s i g n a lt a pi i ，并对嵌入式软核n i o si i 处理器进行了介绍。 第三章为集成电路验证技术研究，介绍了芯片验证的范围和流程，分别详 细讲述了，集成电路的软件仿真，形式验证方法和基于f p g a 系统的功能验证。 第四章对待测系统，雷达信号处理专用芯片的设计进行了研究。本章对雷 达信号处理某型d s p 的设计和应用进行详细说明，并阐述了雷达信号处理专用 芯片总体设计、d d r 2s d r a m 控制器、l v d s 接口控制器、c p c i 接口的设计。 第五章是验证系统的硬件与数字逻辑设计。提出了验证系统的硬件与数字 逻辑设计总体设计思想，完成了硬件电路和数字逻辑各模块的设计。数字逻辑 1 3 部分主要进行了n i o si i 软核逻辑设计和定制的j t a g 逻辑设计。 第六章是验证系统的通信协议与软件设计。设计了n i o si i 中需要完成的任 务及功能，并对n i o si i 与p c 的通信协议的进行了设计。 第七章是总结与展望。对课题进行了总结和展望，对此验证系统的发展方 向提出了看法。 1 2 2 论文拟解决的关键问题 ( 1 ) 研究如何满足目标芯片功能验证需要，利用多片f p a g 和接口芯片， 等其他硬件资源，有针对性的构件一种通用的硬件平台。解决s o c 通用验证平 台的电路硬件系统问题。 ( 2 ) 针对目标芯片，在负责数据传输控制的f p g a 模块系统中，完成数据 链路逻辑功能的整体逻辑设计，为s o c 通用验证平台设计出稳定完善的数据链 路逻辑系统。 ( 3 ) 研究如何依据i e e e 11 4 9 1 标准规定，针对待测目标芯片，选择最有 效的扫描链插入待测芯片逻辑，并为s o c 通用验证平台的数据链路逻辑系统提 供数据接口，完成整个定制的j t a g 扫描链的设计。 ( 4 ) 研究如何在数据传输控制的f p g a 模块系统中，设计出满足系统需要 的n i o si i 软核，并设计n i o si i 处理器与p c 的通讯协议转换等软件协议。 1 2 3 论文创新之处 设计国内首次采用f p g a 、n i o si i 软核、定制的j t a g 逻辑，构建了一种通 用的f p g a 嵌入式验证平台，完成了对目标s o c 系统的验证与测试。此验证系统 采用一种新方法建立了从p c 至i j f p g a 验证系统的数据链路。 1 4 第2 章可编程逻辑器件f p g a 可编程逻辑器件f p g a 是集成电路验证系统的核心器件。本章对f p g a 作了 深入的介绍。介绍了f p g a 的逻辑构成、开发流程。在对f p g a 有了一定认识的 基础上，简单讲述了f p g a 的几种配置模式来配置f p g a ，以及为后续f p g a 多 片级联开发提供借鉴。 2 1 可编程逻辑器件f p g a 概述 可编程逻辑器件f p g a 是由掩膜可编程门阵列，简单可编程逻辑器件演变 而来的。将它们的特性结合在一起，使得f p g a 既有门阵列的高密度和通用性， 又有可编程器件的用户可编程特性。按f p g a 的逻辑功能块的规模和功能分类， f p g a 按逻辑块规模可分为二大类：细粒度和粗粒度。细粒度逻辑块的主要优点 是可用的功能块可以完全被利用。缺点是采用它通常需要大量的连线和可编程 开关，相对速度较慢，规模较小。但是由于近年来半导体工艺的不断改进，芯 片集成度不断提高，加上引入硬件描述语言( h d l ) 的设计方法，不少厂家开发 出了具有更高级的细粒度的f p g a 。粗粒度的逻辑功能块规模大并且功能强。 从逻辑块的构造分类，f p g a 的结构可以分为三种：查表型、多路开关型 和多级与或门型。x i l i n 公司的f p g a 器件的逻辑块构造既有查表型，又有多 路开关型。a l t e r a 公司的f p g a 器件，其逻辑块构造为多级与或门型。查表 型的优点是功能多，n 输入的查找表可以实现n 个任意的组合逻辑函数。多路开 关型的优点是可以把大量的多路开关和逻辑门连起来，可以构成大量函数的逻 辑块。多级与一或门型的优点是可以方便地将待反馈的输出信号反馈到输入端， 以实现闭环控制逻辑和多个逻辑块之间的级联。 本课题中选用a l t e r a 公司的c y c l o n e i ie p 2 c 3 5 f 6 7 2 c 8 和s t r a t i xi i g x 6 0 。 c y c l o n ei i 芯片采用9 0 n m 工艺，使得片内的逻辑资源的数量大幅增加，包含 6 8 4 1 6 个逻辑单元，2 5 0 个m 4 k 存储器块，存储器容量达1 1 5 2 0 0 b i t 。c y c l o n e i i 器件能够兼容多种信号标准，可以同时满足多个标准的需要，连接不同标准的 其他器件，以低廉的成本完成复杂的设计需要，如图2 1 所示【9 】d o 。 b i 醣p r e c i s i o nc l o c kl。：ii v f o c t e ss r a m l 。f5 0 i 7一 1 i g he f f i c i e n c yp o r e 日l ：。| 3 2t v l l o y t e ss d r a m l 三= r l ：兰! _ ：! = 兰e 兰| 1 r | d e b u gi n t e r f a c eo f 8m b y t e s n o r ij t a g f l a s hr o m i ) r o 驴mm t e r f a c eo fl。 6 4m b y t e s n a n d j 一 一 l a s l 7 c y c l o n ei i 7 | f h z hr o m s t a n d a r ds e r i a lp o r t s p 瞰5 i o n 姒娟l - - e p 2 c 3 5 f 6 7 2 c 8 o f r s 2 3 2 lf o u ru s e r d e f i n e d lk 印s d e v i c em t e r p a c eo f u s b 2 0 。l1 0b a s e - t 1 l 1 4 5 l l e d u i s 肾d e 觚d 卜 1 r | l u s e r d e f i n e ds e v m l 。 。| t h es 协n d a r da u d i o is e g m e n td e c o d e 岱l 7 1r 1 l f r e q u e n c yo fc o d e c l l 缁既l - 图2 一lc y c l o n ei ie p 2 c 3 5 f 6 7 2 c 8 s t r a t i xi i 关键技术特性包括：一种创新的逻辑结构、丰富的特性包括高性 台g d s p 模块、片内存储器、高速i 0 引脚、外部存储器接口、设计安全特性可以 保护知识产权( i p ) 、h a r d c o p yi i 结构化a s i c 的低成本高密度逻辑移植途径。 s t r a t i xi if p g a 采用t s m c 的9 0 n m 低k 缘工艺技术生产，等价逻辑单元( l e ) 高达 18 0 k ，嵌入式存储器达到9 m b i t s 。s t r a t i xi i 不但具有极高的性能和密度，还针 对器件总功率进行了优化。 f p g a 各种关键资源： ( 1 ) 逻辑单元( l e ) 逻辑单元( l e ) 是在f p g a 器件内部，用于完成用户逻辑的最小单元。一个单 元主要由以下部件组成：一个4 输入的查询表( l o o k u pt a b l e ，l u t ) 、一个可编 程的寄存器、一条进位链和一条寄存器级联链。一个逻辑阵列包含1 6 个逻辑单 元以及一些其他资源，在一个逻辑阵列的1 6 个逻辑单元具有更为紧密的联系， 可以实现一些特有的功能。 可编程的寄存器可以被配置为d 触发器、t 触发器、j k 触发器或者s r 锁存 器。每个寄存器包含有4 个输入信号：数据输入、时钟输入、时钟使能输入以及 1 6 复位输入。其中，内部逻辑、外部引脚能够驱动寄存器的时钟输入、时钟使能 输入和复位输入、时钟输入和复位输入也可以通过全局时钟树驱动。 ( 2 ) 时钟资源 f p g a 中有关时钟资源的部分主要包括全局时钟树和锁相环两个部分。全局 时钟树是一种时钟网络，可以为f p g a 内部的所有资源提供时钟信号，这些资源 包括内部的寄存器、内部的存储器、输入、输出管脚寄存器等。它的每条全局 时钟树都对应一个时钟控制模块，时钟控制模块的作用是从多个时钟源中选择 一个连接到全局时钟树，进而提供给片内的各种资源。这些时钟源包括锁相环 的输出，专用时钟引脚的输入，两用时钟引脚的输入或者内部逻辑等。锁相环 的结构：包括相频鉴别器( r f d ) 、环路滤波器( l p f ) 和压控振荡器( v c o ) - - 部分。 相频鉴别器( 以下简称鉴相器) 是个相位比较装置。它把输入信号s i ( t ) 和压控振荡 器的输出信号s o ( t ) 的相位进行比较，产生对应于两个信号相位差的误差电压 s 。( t ) 。压控振荡器受控制电压s d ( t ) 的控制，使压控振荡器的频率向输入信号的 频率靠拢，直至消除频差而锁定。锁相环是个相位误差控制系统。它比较输入 信号和压控振荡器输出信号之间的相位差，从而产生误差控制电压来调整v c o 的频率，以达到与输入信号同频。在环路开始工作时，如果输入信号频率与v c o 频率不同，则由于两信号之间存在固有的频率差，它们之间的相位差势必一直 在变化，结果鉴相器输出的误差电压就在一定范围内变化。在这种误差电压的 控制恰，v c o 的频率也在变化。若v c o 的频率能够变化到与输入信号频率相等， 在满足稳定性条件下就在这个频率上稳定下来。达到稳定后，输入信号和压控 振荡器输出信号之间的频差为零，相差不再随时间变化，误差电压为一固定值， 这时环路就进入“锁定”状态。这就是锁相环工作的大致过程。锁相环在电路设 计中非常实用，除了被用来完成分频、倍频操作以外，锁相环还经常用来是f p g a 器件内部的时钟和外部的时钟保持沿同步，提供需要的外部时钟输出等。 ( 3 ) 信号处理d s p 块 以前，由于数字信号处理器件d s p 具有很强的运算能力。因此，在那些对 运算要求较高的应用领域，d s p 与f p g a 相比具有明显的优势。目前，s t r a t i xi i 系列f p g a 带有自适应逻辑模块、t r i m a t r i x t m 存储器及数字信号处理d s p 块，使 得s t r a t i xi i 器件完全可以胜任高性能d s p 的应用，如图像处理、无线通信、军事 运用和广播等。s t r a t i xi i 最多有9 6 个d s p 块。每个d s p 块可以配置成8 个9 9 - b i t 、或者4 个18 18 - b i t 、或者2 个3 6 3 6 b i t 的乘法器。此外，每个d s p 块有 四种操作模式：简单乘法、乘加、有两个乘法器的加法器及有四个乘法器的加 法器。这些模式的组合使得d s p 块能够很方便的实现f f t 、复杂f i r , ：i i r 及求相 关函数等。 ( 4 ) 自适应逻辑模块( a l m ) 及逻辑阵列块( l a b ) s t r a t i xi i 器件内建了具有很强灵活性的自适应逻辑模块( a l m ) 。每个自 1 7 适应逻辑模块共有1 1 路输入：8 路数据输入、1 个进位位、1 位算术链连接及l 位 寄存器链连接。这些输入可以在两个输出函数间灵活分配，即：允许宽输入函 数来达到快速运算的目的，而窄输入函数有效利用剩余的资源。a l m 根据使用 这些资源的不同，可以编程配置为4 种工作模式之一。 自适应查找表( l u t ) 模式：依靠输入共享，配置成两个函数都有6 路输入； 扩展查找表模式：具有可选择的7 路输入函数的组合模式； 算术模式：由两个4 路输入查找表组成的算术函数； 共享算术模式：共享输入而配置为4 个4 路输入的查找表。 在s t r a t i xi i 器件中，每个逻辑阵列块( l a b ) 由8 个a l m s 、进位链、共享 算术链、l a b 控制信号及寄存器链连接线组成。正由于s t r a t i xi i 器件采用了上 述的扩展逻辑结构，能够以更少的资源实现大部分逻辑函数。与以前的结构相 比，现在实现乘法器、加法器及其它需要大量输入的复杂函数等所需的逻辑单 元平均降低2 5 。 2 2 可编程逻辑器件f p g a 开发 2 2 2f p g a 开发流程 f p g a 的开发，是指利用f p g a 芯片实现用户设计要求的全过程。完整的设 计流程包括电路设计输入、功能仿真、逻辑综合、综合后仿真、布局布线、时 序仿真与验证、板级仿真与验证、硬件测试和配置数据等步骤，如图2 2 所示。 1 电路设计与输入 电路设计与输入是指通过某些规范的描述方式，将工程师电路构思输入给 e d a i 具。常用的设计输入方法有：硬件描述语言( h d l ) 、原理图设计输入方