（材料加工工程专业论文）基于dsp的全数字化超声波电源的研究.pdf

摘要 超声冲击机自诞生以来，因其执行机构轻巧、并且可控性好、适用于多种接 头等优点，受到了广泛的好评。但由于其模拟电路本身固有的缺点，超声冲击机 内部控制电路频率跟踪系统的速度和精度以及稳定性均达不到要求，从而造成系 统失谐，机器不能正常运转。解决的办法是要找到一种工作频率高、反应速度快、 控制灵活、工作稳定的替代系统，这就是本文讨论的核心广d s p 嵌入系统反馈 控制。 本文首先对控制芯片的选用做了详细介绍，并设计了信号采集系统的硬件电 路，包括d s p 最小系统的硬件电路，m a x i m 信号采集系统、外围电路等。以及 翔实介绍了有关傅立叶变换的原理，发展和应用的基本方法，通过深入学习d s p 集成开发环境，对控制芯片进行开发利用。在软件编程中，采用d s p 中f f t 模 块，解决了在高频采集信号受到干扰时选择主频信号滤波选择的问题，以此来调 整p w m 波形的频率，实现了控制目的。并且利用d s p 的c a n 总线连接液晶显示 系统，从而实现对电压电流信号值的实时监控，以便利于实现人机的实时交换控 制。 实验结果表明，利用m a x i m 高速采集信号并由d s p 进行主频选择可以实现对 工作电流信号的反馈控制，可以实现超声波冲击机的工作频率的稳定。 关键词：d s p ( 数字信号处理器) ；a d 转换；递推傅立叶变换；m a x i m 采 样 a b s t r a c t u l t r a s o n i cp e e n i n gm a c h i n ei se v a l u a t e dr e p u t a b l ys i n c eb e i n g i n v e n t e d ，b e c a u s e t h e ya r el i g h ta n dp o r t a b l e ，e a s i l yc o n t r o l l e d ，f i tf o rk i n d so f j o i n t s h o w e v e r , f o rt h e a n o l o gc i r c u i t sf l a w si ni t s e l f , t h ec o n t r o l l e r si nu l t r a s o n i cp e e n i n gm a c h i n ec a l ln o t m a t c ht h e s p e e dw h i c ht h e y s h o u l d t r a c k t h e r e f o r e ，t h em a c h i n ei sa p tt o d i s a r r a n g e m e n ti nt h ew o r k i n gs t a t eo re v e nc a nn o tw o r ki ns o m ec a s e s f o rt h a t ，a k i n do fc o n t r o lm e t h o dw i t hh i g hf r e q u e n c y , q u i c ks p e e da n ds t a b l ef e a t u r ei sb a d l y n e e d e d t h en e w s y s t e mt h a ti sm a d eo fd s pi sj u s tt h ek e yt ot h ep r o b l e m i nt h i sp a p e r , d e t a i l e di n t r o d u c t i o no ft h ec o n t r o lc h i pi s g i v e nf i r s t ，t h e nt h e c o n t r o ls y s t e m sh a r d w a r ec i r c u i t sh a v eb e e nd e s i g n e d ，i n c l u d i n gd s p sm i n i m a l s y s t e m ，p e r i p h e r a lc i r c u i t ，s i g n a l sf e e d b a c kc i r c u i ta n dm a x i m d i g i t a ls i g n a l s a m p l i n gc i r c u i t e t c t h r o u g hs t u d y i n gt h ed s p sd e v e l o p m e n te n v i r o n m e n t ，w e d e v e l o pt h eg r e a tc a p a b i l i t yo fc o n t r o lc h i p w eu s ef f tm o d u l eo fd s pt os o l v et h e p r o b l e mt h a tt h e r ei si n t e r f e r es i g n a lw h e ns a m p l i n g s ow ec a na d j u s tt h ew a v e s f u r t h e r m o r ed s ps y s t e mi sc o n n e c t e dt ot h el c ds y s t e mt oa c h i e v er e a lt i m e s t a k e o u t t h et e s tp r o v e st h a ti ti sf e a s i b l et oa c q u i r er e s o n a n c ei nt h ew a yo fa d j u s t i n gt h e f r e q u e n c yo fp w m k e yw o r d s ：d s p ( d i g i t a ls i g n a lp r o c e s s o r ) ，a dc o n v e r s i o n ，d i s c r e t ef o u r i e r t r a n s f o r m ，m a x i ms a m p l e 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作和取得的 研究成果，除了文中特别加以标注和致谢之处外，论文中不包含其他人已经发表 或撰写过的研究成果，也不包含为获得墨鲞盘堂或其他教育机构的学位或证 书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中 作了明确的说明并表示了谢意。 学位做储躲峭签字吼2 叼年月7 曰 学位论文版权使用授权书 本学位论文作者完全了解苤壅盘堂有关保留、使用学位论文的规定。 特授权墨鲞盘堂可以将学位论文的全部或部分内容编入有关数据库进行检 索，并采用影印、缩印或扫描等复制手段保存、汇编以供查阅和借阅。同意学校 向国家有关部门或机构送交论文的复印件和磁盘。 ( 保密的学位论文在解密后适用本授权说明) 学位论文作者签名： 栅 导师签名： 乏 签字日期：1 ，叼年6 月，7 日 签字日期： 勿 其t 7 日 第一章绪论 1 1 焊接结构简介 第一章绪论弟一早珀 下匕 目前，焊接结构广泛地应用于国民经济的相关领域中，可以说焊接结构的应 用在一定程度上促进了现代工业的发展。如果不是采用焊接结构，生产中难以制 造出那些诸如高压锅炉等高参数、厚截面的金属结构。使用焊接方法能够容易地 获得各种各样复杂多变的接头形式来满足需求，因此焊接结构的应用越来越的普 遍【1 1 。 对于一些承受交变动载荷的焊接结构，如车辆、桥梁、飞机、起重机、发动 机、水轮机、气轮机等，疲劳是设计和制造中必须慎重考虑的问题。即便如此， 仍不能避免疲劳事故的频繁出现。对于生产企业来说，事故一旦发生，其损失是 相当大的。 焊接结构的疲劳强度取决于接头的疲劳性能，关系着焊接结构能否安全使 用。焊接接头疲劳性能的一个显著特点是：接头的疲劳强度与母材的静强度关系 不大。对于高强钢来说，其焊接接头的疲劳强度并不比低碳钢高。这使得设计焊 接结构时，试图通过选用较高强度的钢种来满足承受更高动载的工程需要失去了 可能性。同时，在一定程度上也限制了焊接接头承受交变动载的能力，使焊接结 构承受交变载荷的能力与母材相比较差的问题显得更为严重。 为了使焊接结构很好地满足工程上对其提出的承受动载的要求，能够采取的 措施主要有两点。一方面，增加对焊接结构抗疲劳特性的了解，精心设计构件的 结构形式及接头形式，使所设计的焊接结构更合理，并严格控制焊接质量，防止 和减少焊接缺陷的产生，从而使其具有更高的疲劳强度；另一方面，直接面对焊 接接头疲劳性能较差的弱点，在焊接结构制造过程中或完成后及使用过程中采取 有效的工艺措施，提高接头的疲劳强度，增加其承受动载的能力、延长其使用寿 命，这方面的积极意义是显而易见的。 大量研究和实践表明，焊接接头的疲劳破坏一般起裂于焊接接头的焊趾部 位。如果能改善焊趾处疲劳裂纹的起裂性能，将有效地提高焊接结构的疲劳强度。 因此，找到一种使用灵活方便、处理效率高、应用时受限少、适用于各种接 头和结构形式且使用成本相对较低的改善焊接接头疲劳强度、延长焊接接头使用 寿命的工艺措施，是非常迫切和必要的。超声冲击法是近年来才提出来的较为新 颖的焊后提高焊接接头疲劳强度处理方法【2 】。 第一章绪论 用超声冲击的方法来提高焊接接头及结构疲劳强度的研究，在国内外已经展 开。该方法由于其执行机构轻巧，可控性好，使用灵活方便、噪音小、效率高、 适用性强、成本低而且节能环保，初步显示出其对于改善接头疲劳性能的优势3 1 。 1 2 超声冲击机简介 1 2 1 超声冲击机的基本原理 超声冲击机通过超声波发生器将电5 0 h z 工频交流电转变成超声频的2 0 k h z 交流电，用以激励声学系统的换能器，将电能转换成相同频率的机械振动，在自 重及外界施加的一定压力作用下，将这部分超声频的机械振动传递给工件上的焊 缝，使以焊趾为中心的一定区域的焊接接头表面产生足够深度的塑变层。从而有 效地改善焊缝与母材过渡区( 焊趾) 的外表形状，使其平滑过渡，降低了焊接接头 的应力集中程度，使焊接接头附近一定厚度的金属得以强化，重新调整了焊接残 余应力场，形成较大数值的有利于疲劳强度提高的表面压应力，同时也改变了接 头区域的微观组织，致使冲击处理后的接头疲劳强度得以显著提高。图1 1 是超 声冲击装置的结构框图。 图l 一1 超声冲击装置的结构框图 1 2 2 频率跟踪的模拟系统 由于在超声冲击机中，声学负载的起伏和温度的变化，系统的谐振频率会发 生一定的偏移，引起整个系统失谐，导致冲击处理失败，因此必须配有精确的频 率跟踪系统。模拟系统中，采用基于4 0 4 6 锁相环的频率跟踪法，关键在于精确、 快速获得声学系统激励电流与电压之问的相位差。 当声学负载处于谐振时，其上的电流与电压同相位。当其呈感性时，相位差 为正，呈容性时为负。相位差的大小与正负表明了激励信号的频率与声学负载固 2 第一章绪论 有频率之间的关系。可以把电流电压的相位差取出，作为控制信号。对发生器的 电流电压进行实时采样，并进行移相、限幅、滤波和波形转换处理。 但是，整个超声冲击处理系统的谐振频率在一定的范围内变动，带宽的中心 频率为2 0 k h z 。阻抗随频率的变化在中心频率之后呈陡降趋势，而且模拟器件受 外界环境影响较为严重，各种参数会有所漂移，增加系统误差。由于上述方法的 响应时间过长，跟踪速度达不到要求，且精度不够高，极易失谐，因而要引入一 种新型控制方法来实现。 1 3d s p 的引入 1 3 1 d s p 简介 考虑到超声冲击机在各方面要求的特殊性，将d s p 引入超声冲击机是解决超 声冲击机问题的最佳方法。 d s p 以其高速、低功耗和高集成度的特性在军事、航天等领域大显身手；随 着半导体工艺的进步和工业民用领域的大量采用，近几年来，d s p 价格大幅下调， 而性能却不断提高，以不可阻挡的趋势，进入通信、工业控制和消费领域，d s p 正日渐成为现代信息产业的重要基石。与此同时，人们也对数字信号处理器提出 了更严格的要求，如像要求更高速的处理能力而且实现低功耗化【4 】。 d s p 以其高速的处理能力和较宽的工作频域成为解决超声冲击机问题的首选 设备。仅就处理速度一项而言，它就使得一般的控制器和处理器望尘莫及。我们 的d s p 芯片选用的是1 i 公司的t m s 3 2 0 l f 2 4 0 7 a ，实践证明该芯片可以完全满 足超声冲击机的速度和精度要求。 1 3 2d s p 的实现方法 将采样得到的电流电压值输入，经d s p 内部算法比较后得出电流电压的相 位差，若差值在5 。范围之内，视为谐振，不进行频率调节；若超出此范围， 则根据相位差的正负调整频率，由1 m s 3 2 0 l f 2 4 0 7 a 事件管理器模块的p w m 输 出引脚输出方波，经过驱动模块来控制i g b t 的导通，使系统达到谐振。其实现 过程如图1 2 所示。 图1 - 2d s p 控制的实现过程 3 第一章绪论 1 4m a x i m 的引入 1 4 1 m a xi m 介绍 电流电压信号的采集是用由m a x i m 芯片构成的外围电路来进行的，由于工 作的电压的信号的频率是2 0 k h z ，直接利用d s p 芯片的采样的话，由于d s p 芯片 的主频无法超过这个频率4 倍以上，所以采集到的信号无法准确的还原，对实验 的精度造成影响 。m a x i m 的芯片输入主频可以达到1 0 0 k h z ，可以满足本次试验的要求。 m a x i m 的应用领域广泛覆盖通信、计算机、消费类电子、工业控制设备等。m a x i m 采样电路的工作模式如图1 3 所示 卜拟通道数据采集卜一h 加信号转换处理卜一数字信号输出 一帕蚯蝴入卜 1 5f f t 算法的引入 图1 - 3m a x i m 采样电路的模型 1 5 1 快速傅立叶算法介绍 在数值电路的传输中，为了避免信号干扰，需要把一个连续信号x ( t ) 先通 过取样离散化为一列数值脉冲信号x ( 0 ) ，x ( 1 ) ，然后再通过编码送到传 输电路中。 1 9 6 5 年，凯莱和塔柯的提出了一种用于计算d f t 的数学方法，大大减少了 d f t 的计算时间，同时又特别适用于硬件处理，这就是所谓的快速傅里叶变换， 简称f f t 。鉴于d f t 的数据结构可以通过傅立叶变换的离散化获得，亦可通过三 角插值得到，而本质上又同连续傅里叶分析有着极为密切的关系。 由于使用f f r 算法对信号进行了频域的分析和处理，我们可以利用滤波的方式选择出 主要的频率信号，从而可以进行控制【6 】。 4 第二章硬件电路设计 第二章硬件电路设计 d s p 硬件电路的设计与连接是完成超声冲击机数字化转变的重中之重，在此 基础上才可以利用软件来实现控制功能，充分发挥d s p 芯片运算速度方面的优 势。一个d s p 硬件系统可以分为最小硬件系统设计和外围接口设计两个部分， 其功能主要有： 按一定比例提升采样电压和电流并进行滤波，以适应d s p 中a d 转换器的 要求； 为芯片提供合适的工作电压和工作环境，保证其正常运转； 对控制信号进行相应处理，使其与超声冲击机的控制元件在电压和功率上做 到兼容。 经过内部信号处理，将输出放大，用以驱动主电路部件，完成信息的反馈。 第一节d s p 最小系统硬件电路设计 2 i 总体结构 硬件结构的总体流程如图2 1 所示。功率部分仍保留原有的结构，只是控制 部分中嵌入了d s p 数字频率跟踪系统，代替了模拟的器件【7 1 。 图2 i 硬件结构总体流程 针状冲击头 3 厢 工件 2 2 控制芯片 控制芯片是整个设计的核心，所有的硬件电路都是围绕着控制芯片来组织 第二章硬件电路设计 的，都是直接或间接为其服务的。所以，了解芯片的基本功能，选择其中的一些 功能来实现控制系统的基本要求是十分重要的过程，也是硬件电路设计的前提和 基础。 2 2 。1 控制芯片的选择 控制芯片的选择需要根据系统所需要的资源来选择，在本控制系统中所需要 的资源有：超声冲击机中的反馈电流和反馈电压各需要两路p w m 发生器；采样 电流和采样电压各需要一路a d 转换口；最重要的是超声冲击机中采样电流和 采样电压的频率都是2 0 k h z ，而且要求在每一个采样周期至少要采2 0 个点，这 就要求控制芯片的执行速度至少在2 0 m i p s 以上。 考虑以上需求，选用美国德州仪器公司的t m s 3 2 0 l f 2 4 0 7 a 作为控制芯片， 该芯片是适合于工业控制的一种d s p 。t m s 3 2 0 l f 2 4 0 7 a 具有完美的性能并综合 最佳的外设接口，它集成了闪存、高速a d 转换器、高性能的c a n 模块等。该 芯片具有较高的性价比，开发时间短，开发难度低，可以有效的降低开发成本。 2 2 2 t m s 3 2 0 l f 2 4 0 7 a 芯片介绍 l f 2 4 0 7 a 集成了3 2 k b 内存、1 6 个脉宽调制( p w m ) 通道、一个c a n 模 块，以及二个超高速的5 0 0 n s 的1 0 位模数转换器( a d c ) 【8 】。该芯片除具有d s p 的基本功能外，还具有以下一些特点： 采用高性能静态c m o s 技术，使得供电电压降为3 3 v ，减小了控制器的功 耗；4 0 m i p s 的执行速度使得指令周期缩短到2 5 n s ( 4 0 m h z ) ，从而提高了控 制器的实时控制能力； 片内由高达3 2 k b 1 6 位的f l a s h 程序存储器( e e p r o m ，4 扇区) ；高达2 5 k b 1 6 位的数据程序r a m ；5 4 4 字双端口r a m ( d a r a m ) ；2 k b 的单口 r a m ( s ； s c i s p i 引导r o m ； 两个事件管理器模块e v a 和e v b ，每个均包括如下资源：两个1 6 位通用定 时器；8 个1 6 位的脉宽调制( 删通道，可以实现三相反相器控制、p w m 的中心或边缘校正、当外部引脚p d p i n t x ( 低有效) 出现低电平时快速关 闭p w m 通道；防止击穿故障的可编程的p w m 死区控制；对外部事件进行 定时捕获的3 个捕获单元；片内光电编码器接口电路；1 6 通道的同步a d 转换器。事件管理器模块适用于控制交流异步电动机、无刷直流电动机、开 关磁阻电动机、步进电动机、多级电动机和逆变器； 可扩展的外部存储器总共具有1 9 2 k b 1 6 位的空间，分别为6 4 k b 程序存储 6 第二章硬件电路设计 空间、6 4 k b 的数据存储空间和6 4 k b 的i o 空间； 看门狗( 、d ) 定时器模块； c a n 2 0 模块，即控制器区域网模块； 串行通信接口( s c i ) 模块； 1 6 位串行外部设备接口( s p i ) 模块； 基于锁相环( p l l ) 的时钟发生器； 5 个外部中断( 两个驱动保护、复位和两个可屏蔽中断) ； 2 3d s p 最小系统设计 要应用d s p ，系统必须有一个最小系统包括时钟电路、复位电路、电源等。 如图2 - 3 所示系统是一个带有仿真器接口的最小系统。 2 3 1 复位电路 系统中能引起复位的信号源有： 1 电压调节器产生的复位信号( p w r o nr s t ) 。 当电压在一个指定的范围时，电压调节器会产生一个复位信号，经过译码逻辑处 理后再到l f 2 4 0 7 a 的复位引脚r s ( 低有效) 1 9 1 。 2 内部的看门狗定时器溢出。 2 3 2 时钟电路 给d s p 芯片提供时钟一般有两种方法。一种是利用d s p 芯片内部所提供的 晶振电路，即在d s p 芯片的x 1 和x 2 c l k i n 之间连接一晶体，来启动内部振 荡器；另一种方法是将外部时钟源直接输入x 2 c l k i n 引脚，x 1 悬空。这种采 用封装好的晶体振荡器的方法使用方便，因而得到广泛应用i 1 0 l 。 v c c输出 43 晶体振荡器 n cg n d 图2 - 4 晶振引脚示意图 7 第二章硬件电路设计 如图2 - 4 ，只要在引脚4 上加5 v 电压，引脚2 接地，就可以在引脚3 上得 到所需的时钟，其中引脚l 悬空。 早期的d s p 芯片一般工作频率较低，因此其工作频率与外部提供的频率相 等或是外部频率的2 分频或4 分频。随着d s p 芯片速度的提高，如果仍然采用 这种方式，势必要求外部频率很高，必然会引起高频干扰，影响系统的稳定性。 因此，现在的d s p 芯片一般提供多种工作方式，不仅具有传统的分频方式，还 ! 懈 | 痈拿牟 俸厂 匪 nt 。1 二芒e 巍 三 l 。暮喜? i i ! 定c c 芷置控已c 宅毛恒 篙 群 - 一_ 和一一_ 忑 厂l l ：掣j ，蟑一 _ ! 笔 # i g 王l 茜 苣 一 甲彳蓬带一i 一 卅卅旷+0 非 三苣苣 划i e i | 2 s i i ； ； s s墨i i 圣f f i 兰f i 兰f j j 墨f l 篡 j ， f ：f j ：| 宝i j = f = l a fj 二f i f p f f ； ii 6 叫二一 l i l 工l i i i 一 j l lj l - i 】二 黑 卜 害 也 血一 且 l l _ l 虹一 钮 l j i r 一 氍t ：吗、昙 臼 j l 工i l k 1 【 i l 妇i 叫! l 吐【 血一 口i妊 lj l 正 ( 【i 【 镶( 、j 昌器器藿 j l o l i t z i 一 目ll 虹i 班n 5 ： 工l且 r 匹 工i 一氍 象 五l 丘l皿j n d 一 “t 芝荟 且l 上a 二一o 【二一 比 缸lj l 6 i 一t 一。一 e “ 蛐lt t l l 卫 i 如二i l 凸i 饿婴 业 j 叫 r韭 州卜抖= l l = l i = l i ：l i _ l i = l l 嚣i l i i 暑i 疃 i 哇 l = i 蔚，峥 群群闹隔鞫 i i 量王釜墨j 罄墨墨墨毒l i i i i i i - 一 i 隔墨。 罩i 辜 望鼍；鼍；辜三辜；：b 睡b 峙自 u 第二章硬件电路设计 图2 - 3d s p 最小系统 增加了倍频方式。系统控制和状态寄存器l ( s c s r l ) 的1 1 9 位( c l kp s 2 c l kp s 0 ) 为p l l 时钟预定标选择，可选择范围为4 x f i 0 5 。 一般地，由于d s p 的程序需要从外部低速e p r o m 中调入，可以采用较低 工作频率的d s p 复位时钟模式，待程序全部调人到内部快速r a m 后，再用软 件重新配置c l kp s 的值，使芯片工作在较高频率上。现选择外部晶振频率是 2 0 m h z ，则复位后d s p 的工作频率是2 0 m h z 2 = 1 0m h z ，通过设置s c s r l ，就 可以使d s p 工作在4 1 0m h z = 4 0m h z 的频率上。 2 3 。3 电源设计 为了降低芯片功耗，近来推出的d s p 芯片大部分采用低电压供电，并且采 用内核电压和i o 电压分开的方式。本电源设计中，采用5 v 与3 3 v 并存的方式， l f 2 4 0 7 a 芯片的供电电压只能是3 3 v ，因此，使用了t p s 7 6 8 3 3 q p w p 元件作为 5 v 3 3 v 的转换芯片【1 1 1 。 2 3 4 等待状态发生器 当d s p 与外部低速器件( 如存储器) 接口时，为了保证两者之间时序的配 合，通常需要插入等待状态。插入等待状态一般有以下两种方式： 1 采用硬件插入等待 早期的d s p 芯片内部没有集成等待状态发生器，因此需要在外部用硬件来 实现。如对r e a d y 进行相应连线或使用级联j k 触发器等。但采用硬件插入等 待的方式是比较麻烦的。 2 采用软件设置插入等待 现在的d s p 芯片一般在内部都设有等待机制，可以由准备信号或通过软件 设置来初始化，从而省去外加硬件。 一个外部设备通过使r e a d y 信号变为高电平，来表示它对即将完成的总线 事务已准备好。若外部设备没有准备好，则它将按需要保持r e a d y 为低，此种 情况下，c p u 等待一个c l k o u t 周期，并再次检查r e a d y 。r e a d y 管脚可 以用来产生任意数目的等待状态。但是，即使当l f 2 4 0 7 ad s p 全速运行时，它 也不能在第一个周期做出快速响应来产生一个基于r e a d y 的等待状态。为了保 证可以立即得到等待状态，应先使用片内等待状态发生器。 本设计中采用此种方法，通过编程为指定的片外存储空间产生第一个等待状 9 第二章硬件电路设计 态，而与r e a d y 信号的状态无关。为了控制等待状态发生器( w s g r ) ，将其 映射到i o 存储器位置f f f f h 。通过给w s g r 中的相应位进行编程，即可得到 相应的等待状态。若w s g r 中相应位置1 ，不管r e a d y 信号的状态如何，w s g r 都将向给定的存储器空间( 数据、程序或i o ) 插入0 7 个等待状态。复位使 w s g r 各位均置l ，且默认对每个存储器空间均产生7 个等待状态【1 2 1 。 2 3 5 仿真接口 设计个d s p 系统，要考虑系统的软硬件调试，则需要通过仿真接口实现 与d s p 问的数据交换。 传统的仿真器为电路仿真，其电缆插头必须插入到用户硬件电路中d s p 芯 片的相应位置。由于目前高速d s p 芯片具有高度并行的结构、快速的指令周期、 高密度的封装等特点，采用传统的电路仿真方法很难实现可靠的仿真，如电缆过 长会引起信号失真，仿真插头可靠性差等因素，因而t i 公司开发了扫描仿真的 方法。该方法通过d s p 芯片上提供的几个仿真引脚及芯片内部的移位寄存器实 现扫描仿真功能。 图2 - 5 仿真接口 设计仿真接口，只要根据芯片所提供的接口类型按照相应的接口标准即可。 本设计中仿真接口是标准的j t a g 接口，硬件连接及管脚如图2 - 5 所示。目标代 码可通过扫描接 2 1 从p c 下载到目标系统的存储器中1 3 1 。 第二节控制系统外围电路的设计 从超声冲击机采集来的电流和电压信号幅值较大，且呈交流状态，又会受到 外界的干扰，同时，d s p 控制器输出的p w m 信号比较微弱，不能满足超声冲击机 驱动模块的要求，即不能促使驱动元件完成调整电流电压相位差的任务。这些信 号要很好的与控制器进行匹配，需要进行外围电路的设计。此外，还需要对存储 1 0 第二章硬件电路设计 器进行外部扩展【1 4 1 。 2 4 存储器接口设计 d s p 芯片内部资源有：5 4 4 字的双端口r a m ；2 k 字的单口r a m ；2 5 k 字的数 据程序r a m ；3 2 k 字的f l a s h 程序存储器，这些存储器均为1 6 位。片上f l a s h 存储器映射到程序存储空间。对于没有外部存储器接口的器件，f l a s h 总是处于 使能状态。而对于l f 2 4 0 7 a ，微处理器微控制器方式选择引脚m p m c ( 低有效) 决定访问片上f l a s h 还是片外的程序存储器。 本硬件设计中，存储器扩展了6 4 k 的静态程序r a m 存储空间和6 4 k 的静态数 据r a y 存储空间，总共提供了1 2 8 k 的片外静态r a m ，其优先级比内部存储空间 低。 在设计外部存储器扩展时，必须考虑等待状态。此等待状态不能通过r e a d y 信号产生，只能通过对等待状态控制寄存器( w s g r ) 编程实现。 外部存储器的接口译码由一片g a l l 6 v 8 来实现，g a l l 6 v 8 是一个通用阵列逻 辑元件，采用e e c m o s 工艺。其内部结构是由8 个输入缓冲器、8 个输出反馈、8 个输出三态缓冲器、8 个输出逻辑宏单元、与门阵列以及时钟和输出选通信号等 组成。 外部存储器选用了东芝公司的t c 5 5 v 8 1 2 8 b j _ 1 2 ，该芯片是1 2 8 k x8 位宽的存 储器，所以需要两片一起组成1 2 8 k 1 6 位的存储空间。 由于程序存储区和数据存储区要分开，即各占外部存储器的6 4 k 存储空间。 图中所示即为二者的分开接法，即采用数据空间选通引脚d s ( 低有效) 接外部 r a m 的a 1 6 地址线来实现。但是对于d s p 本身而言，映射的程序存储区和数据存 储区的地址均为o 0 0 0 h f f f f h 。这是因为外部存储器的空间与内部映射的存储 空间是两个概念，前者是指外部存储器硬件的空问，而后者指的是d s p 可以寻址 的空间，而对于d s p 来说，程序区和数据区的寻址空间是独立的【l5 1 。 如上所述，程序存储空间的配置有两种，一种是6 4 k 字存储空间全部位于外 部存储器；另一种是内部f l a s h 存储空间使能，这主要通过对微处理器微控制 器方式选择引脚肝m c ( 低有效) 的电平高低来处理。一般在硬件上实现，即在 微处理器微控制器方式选择引脚上接一个跳线接口，就可以实现硬件选择该引 脚的工作模式，在电路设计中要使用一个跳线端子。 当跳线端子位于1 、2 位置时，内部f l a s h 存储空间被禁止；位于2 、3 位置 时，内部f l a s h 存储空间被使能。 第二章硬件电路设计 2 5m a x i m 电压电流采集硬件电路设计 电流电压信号的采集是用由m a x i m 芯片构成的外围电路来进行的，由于工 作的电压的信号的频率是2 0 k h z ，直接利用d s p 芯片的采样的话，由于d s p 芯片 的主频无法超过这个频率4 倍以上，所以采集到的信号无法准确的还原，对实验 的精度造成影响。m a x i m 的芯片输入主频可以达到5 0 0 k h z ，可以满足本次试验 的要求。由m a x i m 芯片组成的采集电路的功能是 按一定比例提升采样电压和电流并进行滤波，以适应d s p 中a d 转换器的 要求； 将采集到的信号进行，d 转换转换，适应在d s p 中的f f t 的处理需要 对控制信号进行相应处理，使其与超声冲击机的控制元件在电压和功率上做 到兼容 2 5 1 总体结构 图2 - 6 采样硬件总体结构 以上是超声波冲击机的采集电路的原理机说明，为了避免在集成在一个电路 板上所引起的电路之间的互相干扰，在进行原理的设计以后，另外进行p c b 的 板制。 1 2 锢锢邑b 第二章硬件电路设计 2 5 2 控制芯片选择 控制芯片是整个设计的核心，所有的硬件电路都是围绕着控制芯片来组织 的，都是直接或间接为其服务的。所以，了解芯片的基本功能，选择其中的一些 功能来实现控制系统的基本要求是十分重要的过程，也是硬件电路设计的前提和 基础。 控制芯片的选择需要根据系统所需要的资源和实验的要求来选择，本次实验 的要求是：采样电流和采样电压各需要一路a d 转换口；最重要的是超声冲击 机中采样电流和采样电压的频率都是2 0 k h z ，而且要求在每一个采样周期至少要 采2 0 个点，这就要求控制芯片的执行速度至少在2 0 m i p s 以上【1 6 1 。 考虑以上需求，美国达拉斯的m a x i m 公司的m a x i m l 3 0 8 芯片以自身的性能， 和工作的特性，可以配合其他的元器件组成，令人满意的电压信号的采集电路和 数模信号变换，输送电路。该芯片具有较高的性价比，开发时间短，开发难度低， 可以有效的降低开发成本。 2 5 2 1m a x i m l 3 0 8 e c m 芯片介绍 m a x l 3 0 81 2 位模数转换器( a d c ) 提供8 个、4 个或2 个独立输人通道。独 立的采样保持( t h ) 电路为每个通道提供同时采样。 m a x l 3 0 4 心垣ax 1 3 0 5 肋a x l 3 0 6 提供0 至+ 5 v 输人范围，输人故障容限为1 6 v m a x l 3 0 提供1 5v 输人范围，输人故障容限为1 1 6 5 v ，m a x1 3 0 8 提供1 1 0 v 输入范围，输人故障容限为1 1 6 5v 。这些a d c 在0 9 t 秒内完成2 个通道的转 换，在1 9 8 s 内完成多达8 个通道的转换，8 个通道转换时每通道吞吐率为 4 5 6 k s p s 。其他特性包括2 0 m h z t h 输人带宽、内部时钟、内部( + 2 5 或外部( + 2 0 v 至+ 3 o v ) 基准以及低功耗省电模式。2 0 m h z ，1 2 位双向并行数据总线用来提 供转换结果，并可接受数字输人分别激活每一路通道。所有器件都工作在+ 4 7 5v 至h 5 2 5v 模拟电源与+ 2 7v 至+ 5 2 5v 数字电源下，全速运行时，总电源电流 为5 7 m a 每种器件都采用4 8 引脚7 m mx7 m mt q f p 封装，工作温度为4 0 0 c 至 + 8 5 0 c 扩展温度范围。 2 5 2 2 芯片的特性 多达8 个通道的同时采样 8 n s 孔径延时l o o p s 通道问t h 匹配 扩展的输入范围 一5 v 至+ 5 v ( m a x l 3 0 8 m a x l 3 0 9 m a x l 31 0 ) 快速转换时间，八通道：1 9 8 s 1 3 第一二章硬件电路设计 高吞吐率，八通道：4 5 6 k s p s 通道 士ll s bi n l 、士0 9l s bd n l ( 最大值) 。 f z n = 5 0 0 k h z ，0 4 d b f s 下，s f d r 为8 4 d b c ，t h d 为8 6 d b c ，s i n a d 为7 1 d b 1 2 位、2 0 m h z 并行接口。 内部或外部时钟。 + 2 5 v 内部基准或+ 2 0 v 至+ 3 0 v 外部基准。 + 5 v 模拟电源，+ 3 v 至+ 5 v 数字电源：5 5 m a 模拟电源电流 1 3 m a 数字电源电流，关断与低功耗省电模式 4 8 引脚q f p 封装( 7 r a m x7 m m 外形) 。 2 5 。2 3 芯片电源及地的设置 由于是采用双极性的设置，所以模拟和数字的电源系统的“地”值，和连接 是不一样的，如果将其联系在一起，会引起计算信号的紊乱，使得采集的信号值 不能与标准的阈值进行比较，从而影响信号控制的精度。d g n d 是d v d 电源返 回地，将所有d g n d 引脚连在一起。数字电源输入。d v d d 为转换器的数字部 分供电，包括并行接口。在d v d d 引脚施加+ 2 7 v 至+ 5 2 5 v 电压。用一个0 1 pf 电容将d v d 旁路至d g n d 。将所有d v d 引脚连在一起。如图2 7 所示 2 6 电压反馈 图2 7 芯片电源接地设计 d s p 控制器中的a d c 模块工作电压为0 3 3 v ，而采样电压一般为1 0 v 1 0 v 的交流电，且有和强的干扰信号。因此对采样电压的处理要分为三个部分。 首先，要对采样电压进行滤波，整理出较为平滑的电压信号。实现滤波是依 靠一个简单的电容滤波电路。其中最重要的是电容的选择，这个电容的电容值直 接关系到整个系统最后的控制精度和反应速度( 电源的动态特性) 。电容选择太 大则滤波效果好，但是系统的反应速度就会变差，相反，如果想得到比较好的反 应速度，又必须牺牲滤波效果【l8 1 。所以应该综合考虑这两个因素。 1 4 第二章硬件电路设计 其次，就是对已经滤波的电压进行限幅。 最后，要对经过上两步处理的电压进行拉升，使电压值在任何时刻都为正。 这一步骤是十分必要的，因为d s p 中的模数转换( a d c ) 内核是1 0 位的，而 其值要存在1 6 位的寄存器中，d s p 的存储方法是在1 0 位的转换值后补6 个零， 然后再转入寄存器【l4 1 。这样一来，a d c 就无法区别正负电压，它的工作电压也 是在正区问。因此，在采样值有负值的情况下，我们就有必要将电压做整体的拉 升，尽量使其在0 3 v - 3 v 之间，既不会超过最大工作电压，也保证了a d 转换 的精确度，从而满足了工作要求。 2 。7 电流反馈 与电压反馈类似，电流反馈也要经过滤波、拉升等步骤。由于电流采样值较 小，还应采用相应的放大电路。 电流与电压的相位差是判断谐振与否的最终因素，限幅、滤波、提升电位等 过程中经过的模拟器件均会产生附加相位差。因此，应尽量保正电压、电流两路 采样后的预处理电路是对称的，从而可使相同的附加相位差相互抵消【1 9 】。 2 8c a n 总线结构 2 8 1c a n 概况 控制器局域网( c o n t r o l l e ra r e an e t w o r k 简称c a n ) 是一种能有效支持分布 式控制和实时控制的串行通讯网络，属于现场总线( f i e l db u s ) 的范畴。它采用 了多主竞争式总线结构，具有多主站运行和分散仲裁的串行总线以及广播通信的 特点。其上任意节点可在任意时刻主动地向网络上其它节点发送信息而不分主 次，因此可在各节点之间实现自由通信，通信速率可达1 m b p s t 2 叭。 c a n 总线通信接口中集成了c a n 协议的物理层和数据链路层功能，可完成 对通信数据的成帧处理，包括位填充、数据块编码、循环冗余检验、优先级判别 等项工作，保证在网络节点冲突时最高优先级节点不需要冲突等待【2 l 】。 c a n 协议的一个最大特点是废除了传统的站地址编码，而代之以对通信数 据块进行编码。采用这种方法的优点可使网络内的节点个数在理论上不受限制。 其按数据块编码的方式，可使不同的节点同时接收到相同的数据，这点在分布 式控制系统中非常有用。数据段长度最多为8 个字节，可满足通常工业领域中控 第二章硬件电路设计 制命令、工作状态及测试数据的一般要求。同时，8 个字节不会占用总线时间过 长，从而保证了通信的实时性。c a n 协议采用c r c 检验并可提供相应的错误处 理功能，保证了数据通信的可靠性。 从上面的分析中可以看出，c a n 卓越的特性、极高的可靠性和独特的设计， 特别适合工业过程监控设备的互连。特别是在焊接电源系统这种干扰极强的现代 工业现场环境中，各种干扰的叠加愈加复杂，而对设备可靠通讯的要求也越来越 高，本研究利用1 m s 3 2 0 l f 2 4 0 7 a 片内集成的c a n 总线控制器实现c a n 总线 网络的数据链路层，并以p c 8 0 c 2 5 0 作为物理层c a n 收发器，为以后采用c a n 2 0 通讯方式进行数字化焊接电源系统与上位机的通讯奠定了良好的硬件基础。 如2 8 图是本次设计采用的c a n 2 0 总线接口部分的原理图。 图2 8d s p 板使用p c a 8 2 c 2 5 0 芯片实现c a n 2 0 总线物理层的实际电路 2 8 2 邮箱 一个有效的c a n 的数据帧由帧起始，帧仲裁，控制域，数据域，校验域， 应答域和帧结束组成，t m s 2 4 0 7 的c a n 支持两种不同的帧格式，即标准格式和 扩展格式，他们的主要的区别在于仲裁的格式不同，标准帧的仲裁域由1 1 位的 标识符和远程发送的请求位r t r 组成。扩展帧的仲裁域格式由2 9 位标识符和替 代远程表示位请求位s r r 位，标志位和远程发送请求r t r 组成标准信息域 如下表所示 扩展信息域 i 仲裁域l控制域f 数据域l 校验域l 应答 s1 1 位标si1 8 位标ri di od l8 字节数1 6 0识符r d识符te c据 。 位 frerc r c 1 6 第二章硬件电路设计 2 8 3c a n 邮箱寄存器 邮箱位于一个4 8 x 1 6 位的r a m 空间中，它可以被c p u 或c a n 读写。c a n 和c p u 读访问需要一个时钟周期，而c p u 写的访问需要两个时钟周期的，在这 两个时钟周期里，c a n 完成读一修改一写循环，因此为c p u 插入一个等待状态。 每个邮箱由邮箱标志寄存器和邮箱控制寄存器以及4 x 1 6 位的存储空间组 成。这些空间用于存储发送的数据帧和接收到的数据帧，每个最大可以储存8 字节的数据。当他们不用做邮箱的信息储存空间时，可以用作一般的r a m 供 c p u 使用【2 2 】。 2 8 4c a n 的控制寄存器 c a n 控制器总共有1 5 个1 6 位的控制寄存器。这些寄存器控制着c a n 的位 定时器，邮箱的发送或者接受使能，错误状态以及c a n 的中断。 邮箱方向使能控制寄存器( m d e r ) 它决定邮箱的使能位( ) 和邮箱2 _ 3 的方向，即是配置为发送邮箱还是接受邮箱，接受控制寄存器( r c r ) 该寄存 器控制接受到的信息状态和远程帧的处理，该寄存器对接受的邮箱有效，即对 0 1 及被配置的邮箱2 ，3 有效位定时器配置寄存器( b c r l 和b c r 2 ) ，这两个寄 存器用于配置c a n 节点的时间参数，必须在c a n 处于复位的模式下( c c r = i ) ， 才能对位定时器进行配置【2 3 】。 c a n 控制器的波特率的计算方法如下： 波特率= i 似 ( b r p + 1 ) + b i tt