（电路与系统专业论文）lzjx2000主体机车信号测试仪的研究.pdf

中文摘要 随着列车运行速度的不断提高，司机对地面机车信号的辨别越来越困难。以 往的通用机车信号已经逐渐不能满足铁路大提速的需求。网此，开发将地哺沛1 1 1 = 信号移至机车内部的主体化机车信号设备就显得非常迫切。本论文的任务就是研 制出对主体机车信号设备进行测试的机车信号测试仪器。 本论文针对测试机车信号设备所需要的各种条件，提出一种m s p 4 3 0 f 1 4 9 + t m s 3 2 0 v c 5 4 1 6 的双c p u 结构，两者之间通过h p i 总线进行连接。 t m s 3 2 0 v c 5 4 1 6 负责与主机和显示器进行通信，m s p 4 3 0 f 1 4 9 负责机车信号的产 生以及与上位机的通信。采用t l l 6 c 5 5 4 a 进行串口扩展，利用s j a l 0 0 0 实现 c a n 总线通信。利用一片c p l d 实现t m s 3 2 0 v c 5 4 1 6 和t l l 6 c 5 5 4 a 与s j a l 0 0 0 之间的地址译码，提高了可靠性，缩短了开发时间，方便了t m s 3 2 0 v c 5 4 1 6 对 外围器件的读写。另外，在所有的数据通信中均加入c r c 循环冗余校验，保证 数据传输过程中的准确性。 论文的第一章简要介绍了主体机车信号及测试仪；第二章介绍了硬件电路的 设计方案；第三章介绍了机车信号的产生；第四章介绍了本系统的控制软件部分； 第五章介绍了系统中硬件部分所采取的安全性措施以及软件中的循环冗余校验 ( c r c ) 算法。 关键词：机车信号；信号测试仪；c a n 总线；循环冗余校验；硬件乘法器 a bs t r a c t w i t ht h ei m p r o v e m e n to ft r a i ns p e e d r e c o g n i z i n gl o c o m o t i v e s i g n a lo i lt h e g r o u n di sm o r ea n dm o r ed i 街c u l tf u rat r a i nd r i v e r c u r r e n tl o c o m o t i v es i g n a l c o u l d n tm e e tt h en e e do fi m p r o v i n gt r a i ns p e e dg r a d u a l l y s ot h er e s e a r c h i n go l n e w l o c o m o t i v es i g n a le q u i p m e n tw h i c hi su s e dt om o v et h el o c o m o t i v e s i g n a lf m r a g r o u n dt ot h ee n g i n ei si nu r g e n tn e e d s oi t i sn e c e s s a r yt od e v e l o pak i n do f t e s t i n g i n s t r u m e n tt ot e s tn e wl o c o m o t i v es i g n a ld e v i c e s a c c o r d i n gt o a l lk i n d so fc o n d i t i o n s r e q u i r e db yt e s t i n g i n s t r u m e n t a c o n f i g u r a t i o nw i t ht w oc p uw h i c hi sm a d eu po f m s p 4 3 0 f 1 4 9 + t m s 3 2 0 v c 5 4 1 6i s d e v e l o p e d ，m s p 4 3 0 f 1 4 9 + t m s 3 2 0 v c 5 4 1 6 a r ec o n n e c t e d b y h p lb u s c o m m u n i c a t i o nb e t w e e nt h eh o s ta n dc k i i sc h a r g e db yt m s 3 2 0 v c 5 4 1 6 ，w h i l e m s p 4 3 0 f 1 4 9i s r e s p o n s i b l e f o rt h e g e n e r a t i o n o fl o c o m o t i v e s i g n a l a n d c o m m u n i c a t e sw i t hp c w eu s et l i6 c 5 5 4 at o e x p a n ds e r i a l c o m m u n i c a t i o n i n t e r f a c e a n dr e a l i z ec a nb u sc o m m u n i c a t i o nw i 幽as j a l 0 0 0 w eu s eac p l dt o d e c o d et h ea d d r e s sb u so ft m s 3 2 0 v c 5 4 1 6f o rt l l 6 c 5 5 4 aa n ds j a l 0 0 0 ，w h i c h i m p r o v e t h e r e l i a b i l i t y o ft h i s s y s t e m a n ds h o r t e n t i m e t o m a r k e t ，m a k e t m $ 3 2 0 v c 5 4 1 6m o r ec o n v e n i e n c et or e a da n dw r i t ee x t e r n a ld e v i c e a d d i t i o n a l l y , c y c l i cr e d u n d a n c yc h e c ki sa d d e dt oa l ld a t ac o m m u n i c a t i o n ，w h i c he n s u r et h e v e r a c i t yo ft r a n s m i s s i o n t h ef i r s tc h a p t e ro ft h i sp a p e ri n t r o d u c e sb a s i c a l l yn e wl o c o m o t i v es i g n a la n di t s t e s t i n gi n s t r u m e n t ；t h es e c o n dc h a p t e ri n t r o d u c e st h es c h e m eo fh a r d w a r e ；a n dt h e g e n e r a t i o no fl o c o m o t i v es i g n a li sd e s c r i b e di nt h et h i r dc h a p t e r t h ef o r t hc h a p t e r e x p l a i n st h es o f t w a r eo ft h i ss y s t e m t h ef i f t hc h a p t e ri n t r o d u c e st h es e c u r i t y m e a s u r e m e n t st a k e di nh a r d w a r ea n da r i t h m e t i co fc y c l i c r e d u n d a n c yc h e c ki n s o f t w a r e k e yw o r d s ：l o c o m o t i v es i g n a l ；s i g n a lt e s ti n s t r u m e n t ；c a nb u s c y c l i cr e d u n d a n c yc h e c k ；h a r d w a r em u l t i p l i e r 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作和取得的 研究成果，除了文中特别加以标注和致谢之处外，论文中不包含其他人已经发表 或撰写过的研究成果，也不包含为获得叁生盘茎或其他教育机构的学位或证 书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中 作了明确的说明并表示了谢意。 学位论文作者签名：i 司* 衲佛 签字日期：如叮年土月弘f 1 学位论文版权使用授权书 本学位论文作者完全了解苤垒盘壁有关保留、使用学位论文的规定。 特授权基注盘鲎可以将学位论文的全部或部分内容编入有关数据库进行榆 索，并采用影印、缩印或扫描等复制手段保存、汇编以供查阅和借阅。同意学校 向国家有关部门或机构送交论文的复印件和磁盘。 ( 保密的学位论文在解密后适用本授权说明) 学位论文作者签名问熵锯 签字日期：加疗年月弘日 导师签名 签字曰期：哆辱a 月) e 日 凡下叮 第一章绪论 第一章绪论 1 1l z j x - 2 0 0 0 主体机车信号简介 根据铁路提速和跨越式发展的需要，以往的机车信号难以达到主体化的要 求。随着列车速度的提高，机车司机对地面信号的辨别越来越困难；在列车时速 达到2 0 0 k i n 后，地面信号便完全消失。以往的通用机车信号虽然将地碰信号移 到机车内部，但它只能作为列车运行的辅助信号，其安全性和可靠性远远不能达 到作为行车凭证的要求。目前，世界很多发达国家的高速铁路已经实现了机车信 号的主体化，比较先进的有法国的t v m 3 0 0 、t v m 4 3 0 设备，日本正在新干线匕 使用的“铁路信号保安系统”，美国的主体机车信号设备等等，为实现铁路的高速 化作出了巨大贡献。但是这些主体化机车信号设备技术复杂，与相应的地丽设备、 铁轨条件、机车信号制式是一个有机的整体，对铁路工作人员的技术水平要求较 高，且价格昂贵，我国现有铁路无法直接引进这些国家的主体化机车信号设备。 在国内的主体化机车信号领域，目前只有北京交通大学研制的“j t l c z 2 0 0 0 ”型主 体化机车信号车载系统，但是该系统的输出控制部分采用了“二取：二”模式，其可 靠性方面还有待于提高。 机车信号的非主体化已经成为制约我国铁路高速化最主要的瓶颈之一。因 此，开发价格低廉、可靠性高、适合现阶段我国铁路状况的机车信号车载设备就 显得迫在眉睫。通过对我国铁路现状大量的调研分析，提出一种“l z j x 2 0 0 0 ”型 主体机车信号系统设计方案。通常机车行车信息被调制到载波上以后发送到铁轨 上，当列车驶过铁轨时，在车轮之间产生感应信号电流，l z j - x 2 0 0 0 主体机车信 号的传感器线圈采集到信号电流后对其进行滤波处理、模数转换，送至主机c p u 。 c p u 对信号进行解码，解出的具体行车信息通过r s 4 2 2 和c a n 总线传送至显示 器显示。 l z j x 一2 0 0 0 主体机车信号系统包括车载设备和辅助设备。车载设备有：机车 信号主机( 含机车信号记录板) 、电源，配线盒、显示器和传感器。辅助设备有： 机车信号测试仪、存储记录分析设备( 计算机) 、信息提供设备( t a x 2 箱) 和 机车监控装置( 运行记录仪、超防设备等) 。系统设备组成框图如图1 。l 所示。 l z j x 2 0 0 0 主体机车信号显示器采用8 0 0 6 0 0 的t f t 真彩1 0 4 英、_ rl c d ； 传感器采用带测试线圈的双接收线圈传感器，机车左右各一个。 l z j x 一2 0 0 0 主体机车信号向下兼容通用式机车信号，代替通用机车信号使用 时，无须任何改动，可直接连接通用机车信号的外部输入、输出和八灯疑示器。 l z j x 一2 0 0 0 系统主机预留了与g p s 、g p r s 及地面应答器的接口：， 第一章绪论 图1 2 为了满足铁路局、电务段对机车信号设备进行管理现代化的需要， l z j x 2 0 0 0 主体机车信号测试仪开发了上位机地面检测管理子系统。这部分软件 采用先进的数据库管理系统，能够记录各种设备测试结果，能为设备定期维护提 供信息，使维护人员了解设备的去向、状态等。 1 3 本课题的主要任务 随着主体机车信号设备的应用，对机车信号设备的维护工作将变得越来越复 杂和重要。本课题的主要任务就是按照铁道部相关标准，研制一款功能完善、价 格适中的主体机车信号测试仪器，使得主体机车信号设备的维护工作简便准确。 第一章绪论 根据测试仪的功能，选择合适的元器件，设计硬件电路，制作p c b 板并测试通 过，编写相应的软件控制程序，完成整套系统的调试。_ 作，最终通过铁道部鉴定， 形成产品。 6 第二哥地件电路世 第二章硬件电路设计 主体机车信号测试仪硬件部分有较多的通信接r ，需要宴现较多的摔耙功 能，单靠一种c p u 难以满足要求。在考虑硬件电路时，殴计了种“m s p + d s p 结构”，选取m s p 4 3 0 f 1 4 9 单片机和t m s 3 2 0 v c 5 4 1 6 数字信号处理器两种芯一兵 同实现测试功能，两者通过h p i 总线组成个有机的整体，实现了m s p 共享d s p 内部r a m ，圆满地解决了m s p 内部r a m 不足的问题，充分运用了单片机时控 制功能和d s p 的数据处理功能。 为了能扩展出较多的通信接口，运用了d s p 的地址和数据总线外接串口扩 展芯片t l l 6 c 5 5 4 a 和c a n 控制器s j a l 0 0 0 。由于这些通信芯片为5 v 器件，而 d s p 为低功耗的3 3 v 器件。在d s p 与外围芯片之闻既要实现电压缓冲，又要实 现地址译码，如果用传统的分立元件搭建电路，既复杂费时，又不能保证可靠性。 在这里选用a l t e r a 公司的可编程芯片e p m 7 1 2 8 s t c l 0 0 圆满地解决了这个问题， 该芯片能实现复杂的数字逻辑电路，其输入端口可承受高达7 v 的电压，既实现 d s p 与外围芯片之间地址译码，又能实现电压缓冲。 2 1 硬件电路中l c 介绍 l z j x 2 0 0 0 主体机车信号测试仪的硬件电路用到的l c 芯片较多，本节中分 别加以介绍。 2 。1 1t _ s 3 2 m ，c 科1 6 t m s 3 2 0 v c 5 4 1 6 d s p 属于定点数字信号处理器，其内部的增强型哈佛结构、 较小的功耗、功能强大的指令系统( 能运用高级语言编程) 和多种灵活的寻址方 式使其能满足各种适时嵌入式系统的需求。f 图为t m s 3 2 0 v c 5 4 1 6 内部硬件结 构图： f 面对其内部物理结构作简要介绍。 1 总线结构 程序总线( p b ) ：负责传送程序存储区的程序代码和立即数： 数据总线( c b ，d b 和e l i ) = 连接c p u 、程序地址产生逻辑( p a g e n ) 、 数据地址产生逻辑( d a g e n ) 、在片外围模块和数据存储区。其中c b 和 d b 传送从数据区读取的操作数；e l l 传送要写入存储区的数据； 地址总线( p a i l ，c a b ，d a b 和i ：a b ) ：传送程序执行所需要的地址。 地址总线( p a b ，c a l l ，d a b 和e a b ) ：传送程序执行所需要的地址。 第二章艘件电路设h 第二章硬件电路设计 主体机车信号测试仪硬件部分有较多的通信接口，需要实现较多的控制功 能，单靠一种c p u 难以满足要求。在考虑硬件电路时，没计了一种“m s p + d s p 结构”，选取m s p 4 3 0 f 1 4 9 单片机和t m s 3 2 0 v c 5 4 1 6 数字信号处理器两种芯片共 同实现测试功能，两者通过h p i 总线组成一个有机的整体，实现了m s p 共享d s p 内部r a m ，圆满地解决了m s p 内部r a m 不足的问题，充分运用了单片机的控 制功能和d s p 的数据处理功能。 为了能扩展出较多的通信接口，运用了d s p 的地址和数据总线外接串口扩 展芯片t l l 6 c 5 5 4 a 和c a n 控制器s j a l 0 0 0 。由于这些通信芯片为5 v 器件，而 d s p 为低功耗的3 3 v 器件。在d s p 与外围芯片之间既要实现电压缓冲，又要实 现地址译码，如果用传统的分立元件搭建电路，既复杂费时，又不能保证可靠性。 在这里选用a l t e r a 公司的可编程芯片e p m 7 1 2 8 s t c l o o 圆满地解决了这个问题， 该芯片能实现复杂的数字逻辑电路，其输入端口可承受高达7 v 的电压，既实现 d s p 与外围芯片之间地址译码，又能实现电压缓冲。 2 - 1 硬件电路中l c 介绍 l z j x 一2 0 0 0 主体机车信号测试仪的硬件电路用到的l c 芯片较多，本节中分 别加以介绍。 2 。1 1t 噬鞠眨a ，e 斟1 6 t m s 3 2 0 v c 5 4 1 6d s p 属于定点数字信号处理器，其内部的增强型啥佛结构、 较小的功耗、功能强大的指令系统( 能运用高级语言编程) 和多种灵活的寻址方 式使其能满足各种适时嵌入式系统的需求。下图为t m s 3 2 0 v c 5 4 1 6 内部硬件结 构图： 下面对其内部物理结构作简要介绍。 1 总线结构 程序总线( p b ) ：负责传送程序存储区的程序代码和立即数： 数据总线( c b ，d b 和e b ) ：连接c p u 、程序地址产生逻辑( p a g e n ) 、 数据地址产生逻辑( d a g e n ) 、在片外围模块和数据存储区。其中c b 和 d b 传送从数据区读取的操作数；e b 传送要写入存储区的数据； 地址总线( p a b ，c a b ，d a b 和e a b ) ：传送程序执行所需要的地址。 第二帮艟件屯蛸殴计 图2 ，1 p b 能够将存在程序区的操作数送到累加器进行累加运算，或者是直接将搡 作数送至数据区的目的地址，该功能支持单周期三操作数指令。5 4 x 系列还有一 条在片双向总线用于访问在片外围模块，该总线通过c p u 接口处的地址转换器 与d b 和e b 相连。访问这条总线需要两个或更多的指令周期( 具体取决于外围 模块的物理结构) 。 2 存储器配置 为了提高系统性能，5 4 1 6 内部开辟了大量r a m 和r o m ，下面分别介纠。 笫一章硬件电路设计 p a g eop r o g r l o v l y = 1 1 e x t * o l a f 0 v l y = 0 1 d a r a m 0 3 q v l y = 1 1 xc e = i | i a l f 0 v l yo0 l i n t e r r u p t s i e x t e m a l l 忡。善：霎蠹1 。 ( m i c r o c o m p u t e rm o d e h e x d l l m e m o l v m a i l ：, e ( i r e ( j is 1 3 2 k “ b i t i i d r o m = 1 1 e x eq h a l l d r o m = 0 1 a c k l r e s of n n g e 5f c a c , d d 、咿d a r a m1 14 d bn - r g i l _ 1 0 r ? d f ：d a r e l i ) ：o r n o h 一1 f f f h 1 a r 翻皇4 0 0 0 h - 5 f f f h d a r a m 4 ：0 f 0 h e f f f h ： 0 a r a l lrc ：0 ( , 0 h d f f f h ： 霞 o n c h 毋 o v l y = 1 、 f o v l y q n o n - c h b ( m w m c r = 5 ) ( m p ， m c s l 、 d r h 1 12 ( o o h - ：f ff h 0 r 3 ：6 0 ：, 0 h - 7 f ff h e ) a r iv l $ ：p 0 ，i = 1 | 1 一b f f f h 0 r fl ? ：e 0 ，n h f f f f h a ) 在片r 棚 5 4 1 6 芯片内部有6 4 kw o r d x l 6b i t sd a r a m ( d u a l a c c e s sr a m ) ，6 4 k w o r d x16b i t ss a r a m ( s i n g l e a c c e s sr a m ) 。 d a r a m 是有8 个存储器块组成，每个块的大小是8 k 。块中的d a r a m 支 持每个指令周期两次读操作或者次读操作和一次写操作。如图2 2 所示，i ! ! = | 个 d a r a m 块( 0 - 3 ) 共3 2 kw o r d x l 6b i t s 位于数据区的0 0 8 0 h 7 f f f h ，通过置位 o v l y 可将其映射到程序区。另外四个d a r a m 块( 4 - 7 ) 位于程序区的 1 8 0 0 0 h - 1 f f f f h ，同样可以通过置位d r o m 将其映射到数据区的 8 0 0 0 h f f f f h 。 s a r a m 也是由8 个存储器块组成，位于程序区的2 8 0 0 0 h 一2 f f f f t i 和 3 8 0 0 0 h - 3 f f f f h 。每一个s a r a m 块是一个单存取存储器，在同一个指令周期内 可以从一个块内取出一个字同时向另一个块内写入一个字。 b ) 在片r o l l 5 4 1 6 片内开辟了1 6 kw o r d x l 6b i t sr o m ，其只能被映射到程序区的 鼢 嚣 淼m 御一 鼢 翟 焉一耥一 蒜 翟 | l 焉 2 3 3 2 鬈 图 p x 第章硬件电路设计 一 c 0 0 0 h - f f f f h ，具体内容见下表 表2 1 a o o r e s sr a n g e 0 e s e r i p t1 0 n c 0 0 0 h - d 4 f f hr o l v ! k d l e sf o rt i l e j s me f rs 1 , e e ：hc - - 一：l d 6 0 0 h - f 7 f f h r e s e i - v 譬c l f s o o h - f b f f hb o o t i o a d e f f c 0 0 h - f c f f h u - l a we z l ：, s i o nt a b l e f d 0 0 r i - fd f f ha l a we x 群l n s i o nt a l ：, g f e o o l l - f e f f hs i n el o o k u pt a b l e - f e 0 0 h - f f t f h r 鹇e r v e d t f f 8 0 h - f f ff h i n t e r r u l ：一tv e c o r a b l e 若通过h p i 接口对d s p 内部r a m 进行访问，各个d a r a m 、s a r a m 块地 址会稍有不同，如下图所示： a d d r e s s ( h l e x ) 0 0 0 0 0 0 0 o o 0 0 0 5 f 0 0 0 0 0 6 0 0 0 0 0 0 7 f 0 0 0 0 0 8 0 0 0 0 7 f f f 0 0 0 8 0 0 0 0 0 17 f f f 0 0 18 0 0 0 0 0 1f f f f r e s e r v e d s c r a t c h p a d r a m d a r m o 一 队r a m 3 r e s e r v e d d a r a m 4 一 d a r a m 7 垃o o 啦7 f f f 1 28 0 0 0 咖 2f f f f 3 0 0 0 0 0 0 3 f f f 0 0 38 0 0 0 0 0 3f f f f 0 0 4 0 0 0 0 0 7 1 ：f f f f 图2 3 r e s e r v e d s a r a m 由一 3 a r a m 3 r e s e r v e d s a r a m 4 一 s a r a m 7 r e s e r v e d 3c p u 对于所有的5 4 x 系列来说，中央处理单元( c p u ) 大致相同，主要由以下几 部分组成： 一个4 0 位的a l u a l u 的输入可以为如下几种： 1 6 位立即数； l o 第，章埂件电路设计 来自数据区的1 6 位字： 来自i 临时寄存器t 的1 6 位数据： 来自数据区的3 2 位字； 来自其他累加器的4 0 位字； 另外，a l ，u 可以用做两个1 6 位a l u ，实现两个1 6 位操作数同时操作。 两个4 0 位的累加器 累加器a 和b 用于存储a u j 或者乘累加单元的输出结果。累加器也可以提 供a l u 的第二次输入，累加器a 可用于乘累加单元的输入。每一个累加器可分 成如下三部分： g u a r db i t s ：b i t s3 9 3 2 h i g h o r d e rw o r d ： b i t s3 1 1 6 l o w o r d e rw o r d ： b i t s15 一o 一个1 7 1 7 位乘法器、4 0 位加法器 这两个部分构成乘累加单元，在一个指令周期内执行1 7 1 7 位乘法和个 4 0 位的加法。该单元由以下几部分组成：一个乘法器，一一个加法器，符号，无符 号输入控制逻辑，小数控制逻辑，零检测器，溢出逻辑，1 6 位临时寄存器f 。 乘法器有两个输入：个来自t ，数据存储区或累加器a ；另一个来自程序存储 区、累加器a 或者立即数。 快速的在片乘法器能有效地处理各种卷积、相关和滤波器算法。另外，乘法 器和a u j 组成乘累加单元，能够在单指令周期内执行乘累加运算。该功能用于 实现具有复杂算法的数字滤波器。 一个比较、选择和存储单元( c s s u ) 数据地址产生单元 程序地址产生单元 4 时钟产生器 时钟产生器允许设计者选择不同的时钟源，可以将晶振接至x 1 和 x 2 c l k i n 管脚之间，利用d s p 的内部震荡电路产生时钟信号：也可以真接利 用外部时钟，将时钟源接至x 2 c l k i n 脚，而x 1 脚悬空。 5 4 1 6 的时钟产生器包括内部震荡电路和一个锁相环电路( p l l ) 。由予d s p 的运算速度比较快，需要的时钟频率比较高，若直接在其x 2 c l k i n 脚加个高 频时钟，会产生高频噪声。利用锁相环可以解决这个问题，它能利用x 2 c l k i n 输入的低频时钟信号产生高频时钟。将内部或外部低频时钟信号输入p l l ，p l l 将其倍频( 乘以一个系数n ) ，即得到c p u 所需要的时钟信号。通常p l l 有如 下两个工作模式： 第二章硬件电路| 殳计 p l l 。模式：x 2 管脚的时钟信号被倍频( 倍频系数n 有3 1 种不同取值) d i v 模式：x 2 管脚的时钟信号被分频( 分频系数为2 或4 ) 具体的倍频或分频系数由时钟模式寄存器( c l k m d ) 和芯片的3 条管脚 ( c l k m d l 、c l k m d 2 、c l k m d 3 ) 决定。 c l k m d ： 1 5 1 2 1 11 0 - 32 ， r 甜r rr w r r 汀辟a 节序j pr p l l m u l ：倍频系数，与p l l d i v 、p l l n d i v 共同决定倍频系数； p l l d i v ：p l l 分频器； p l l c o u n t ：定义p l l 从开始启动到为c p u 提供时钟信号之间等待的时钟周期 个数； p l l o n o f f ：与p l l n d i v 共同决定是否使能p l l p l l n d i v ：p l l n d i v = 0d i v 模式 p l l n d i v = 1p l l 模式 p l l s t a t u s ：此位为只读位，表明当前工作模式； p l l s t a t u s = 0d i v 模式 p l l s t a t u s = ip l l 模式 下表描述了p l l n d i v 、p l l d i v 和p l l m u l 功能。 第二章倾付电路设计 p l l n d i v p l l d i vp l l m u l m u l t i p l i e r t ()x 0 14 0 5 0 x15 02 5 100 1 4 p l l m u l + i 1 01 5 1 b y p a s s ) 110o re v e n f p l l m u l + 1 1 2 11 o d dp l l m u l 4 c l k m d 在复位时的初始值由c l k m d i 、c l k m d 2 和c l k m d 3 管脚的状态决 定，具体对应关系如下表： c l k m dr e s e t c l k m 0 1c l k m 0 2 c l k m d 3c l o c km o d e s 讯l u e 00 0i x j o o h1 7 2f p l lc 峙s 曲_ | 小 0019 4 2 0 7 h p l lx 1 0 oo4 0 0 7 h p l lx5 11 7 h p l lx 2 10 f 0 0 7 hp l lx 1 1 1 10 0 0 0 h 1 穗f p l ld i s a b l e d ) 1o1 f o o o h 1 汹f p l ld s 曲l e d ) 0r1o r e 8 e r v e d ( b 摊d 5 s 删始) 同其他8 位单片机相比，美国t i 公司推出的1 6 位单片机m s p 4 3 0 f 1 4 9 具有 更加卓越的品质。它具有处理能力强、运行速度快、功耗低等优点，性价比高， 在欧洲已经得到了广泛的应用。 m s p 4 3 0 f 1 4 9 包容了许多先进技术： 1 j t a g 技术：m s p 4 3 0 f 1 4 9 单片机内部预设了j t a g 模块，它使得每个单 片机都具有完整的在线调试功能，丽不必使用复杂的仿真调试工具。 2 f l a s h 在线编程技术：m s p 4 3 0 f 1 4 9f l a s h 型单片机除了可以采用外 部编程器进行烧写外，用户可以利用自己的程序修改f l a s h 内容，且不需要外 加编程电压。 3 m s p 4 3 0 f 1 4 9 的f l a s h 型芯片集中了许多设计人员十分关心的技术，如： 第章硬件电端敬计 充分运用各种超低功耗设计手段，使芯片的电流极小，在l p m 4 时可达 0 1 u a ： 超低功耗是数控震荡技术，可以实现频率调节和无晶震运行： 采用精简指令集，只有2 7 条核心指令，指令周期可达1 2 5 n s ： 程序代码空间可达6 0 k b 、数据存储宅问可达2 k b ，i o 引脚可达4 8 线： 片内集成1 2 位a d 、1 6 位定时器，模拟比较器、串行通信口、硬件乘法 器等模块； 芯片的工作电压范溺宽，工作温度范围符合工业级要求。 下面对m s p 4 3 0 f 1 4 9 单片机的内部结构和外围模块作简要介绍。 m s p 4 3 0 f 1 4 9 内部采用存储器一存储器结构，即用一个公共的空间对全部功 能模块寻址，同时用精简指令组对全部功能模块进行操作。系统结构如卜- 图所示： m s p 4 3 0 x 1 4 x r o x 1 2 | h m t “ t 。 圈2 4 从图中可以看出，m s p 4 3 0 f 1 4 9 有以下几部分组成： 基本时钟模块( 1 个d c o + l ( 或2 ) 个晶体震荡器) 看门狗通用定时器 定时器a 3 ( 1 6 位定时器、3 个捕捉比较寄存器和p w m 输出) 定时器b 7 ( 1 6 位定时器、7 个捕捉比较寄存器和p w m 输出) i 0 p o r t1 、2 ( 通用i 0 口，具有中断功能) 4 第一一章硬件电路设计 i op o n3 、4 、5 、6 ( 通用i o 口) 比较器a 1 2 位a d c u a l u 、o u a r t l 硬件乘法器 另外，m s p 4 3 0 f 1 4 9 片内开辟了6 0 k bf i 。a s t t ，2 k br a m 。下面对m s p 4 3 0 f 1 4 9 内部主要模块作简要介绍。 1c p u m s p 4 3 0 f 1 4 9 的c p u 运行正交的精简指令集，由一个1 6 位的算术逻辑单元 ( a l u ) 、指令控制逻辑和1 6 个c p u 寄存器组成。 寄存器中有4 个具有特殊用途：程序计数器r o p c 、堆栈指针r 1 s p 、状态 寄存器和常数发生器r 2 s 刚c g 】、r 3 c g 2 。除了c g l 和c g 2 ，所有寄存器都可 以用作通用寄存器，可用所有指令操作。 常数发生器只用于指令执行时提供常数，但不能存储数据。平时和s r 配合 精简指令实现控制，可以使应用系统的程序设计实现复杂的寻址模式和软件算 法。 2 基本时钟模块 基本时钟模块对于达到低廉的系统成本和微弱的系统功耗的设计目标是非 常重要的。利用它的3 个内部时钟信号，设计者可以在系统的低功耗和高性能之 间得到最佳的平衡。基本时钟模块可以在各种情况下工作：无任何外界元件、无 外界电阻、用1 个或2 个晶体、用一个外接电阻或者上述各种时钟发生方式的任 意组合。基本时钟模块作为一个字节模块由c p u 访问。基本时钟模块的结构见 下图。 从图中可以看出，基本时钟模块有3 个时钟源： l f x t l c l k 低频高频时钟源。它可以用低频钟表晶体、标准晶体、陶瓷 谐振器或外接时钟源工作。 x t 2 c l k 高频时钟源。它可以用标准晶体、陶瓷谐振器或外接 4 5 0 k h z 8 m h z 的时钟源工作。 d c o c l k 时钟源。这是一个可以实现数控( d c o ) 的r c 震荡器。 l f x t l 和x t 2 震荡器都需要外接石英晶体，又可以统称为x t 震荡器。 基本时钟模块可以提供3 种时钟信号： a c l k 辅助时钟。a c l k 是l f x t l c l k 信号经1 、2 、4 或8 分频后得到 的。可用软件选择分频因子。a c l k 可以用软件选作各外围模块的时钟信号。 第二章硬件电路设计 m c l k 主时钟。m c l k 可以由软件选自l f x t l c l k 、x 1 2 c l k 或d c o 信号，经过1 、2 、4 或8 分频后得到。可用软件选择分频因子。m c i 。k 用于c p i j 和系统。 s m c l k 子时钟。s m c l k 可由软件选自x t 2 c ，k ( 对于f 13 x 、f 1 4 x ) 或 l f x t l c l k 、d c o 信号，经过1 、2 、4 或8 分频后得到。可用软件选择分频因 子。s m c l k 由软件选择用于各外围模块。 图2 5 3 看门狗定时器 看门狗定时器( w d t ) 的主要功能是：当程序发生问题时使受控系统重新 启动。如果w d t 超过了选定的定时时间，即发生系统复位。应用中如果不需要 此功能，则可以把它当作定时器，当选定定时时间到达后将产生中断。 w d t 特性如下： 8 种软件可选的定时时间； 2 种工作模式，即看门狗模式或定时器模式； 一旦定时时间到，看门狗模式将产生系统复位，定时器模式将产生中断 1 6 第二章埂件电路设训 请求； 出于安全原因，对w d t 控制寄存器的写操作需用有正确的安全键值的指 令： 用停止模式可咀实现超低功耗特性。 4 输入输出端口 m s p 4 3 0 f 1 4 9 为通用i o 端口的设计提供了虽大的灵活性。每一端口的所有 引脚都可以单独配置，大部分具有中断能力。 m s p 4 3 0 f 1 4 9 有2 类i o 端口。p 1 和p 2 是一类，p 3 、p 4 、p 5 和p 6 是另一一 类。这两类i o 端口都可以通过p n d i r 寄存器控制i o 方向，由p n i n 、p n o u t 存放输入输出的内容。p 1 、p 2 具有中断能力，每一引脚可以单独选择中断触发 沿，单独允许中断。为了减少m s p 4 3 0 f 1 4 9 的引脚数量，各i 0 引脚与外围模块 引脚共用，通过设置功能选择寄存器p n s e i 来确定各引脚为通用i o 日l 脚还是 外围模块弓i 脚。 5 存储器配置 m s p 4 3 0 f 1 4 9 的存储器空间采用v o n - n e u m a n n 结构，r o m 、r a m 和外围模 块由同一组地址及数据总线连接在同一个地址空间中。因此可以用相同的指令访 问r o m 、r a m 或者外围模块，也可以执行r a m 中的程序代码。无论r o m 、 r a m 或者外围模块，都位于同一公共地址空间中，寻址空间为6 4 k b 。 m s p 4 3 0 f 1 4 9 中有f l a s h6 4 k b ，r a m2 k b 。下图为存储空间的结构。 第一章硬件l e 路殴计 a i j , j l 0 0 h i n t er r u | ) lv e ：t o i 。t a b l e l t l ：h p i ( ，g l a n lm e n l o tv b r a n d lc o n t r o ib h i e s - d a t at a b l e s - ) h d a t am e l l l o f f ：h 16 一b i tp e r i p h e r a lm o d u l e s 3 h ；h 8 - b i tp e r i p h e r a lm o d u l e s 0 h f h o i l s p 9 c b lf u n o r i o nr e g i s t e r s 图2 - 6 fl i i c t i o na i l ( 一毒i o r o m w o ld b y t e r ( j 卜1w 1 ) i d b y t e r a 聃 w o r d b v t e i i l l l l ： w o l e j a d c i 0l c d b y t e 8 b t ，c s f rb v t e 数据总线可以是1 6 位或8 位宽度。可以以字节访问模块，访问时的数据宽 度始终是1 6 位，而字节模块只能以8 位数据宽度访问。程序存储器( r o m ) 和 数据存储器( r a m ) 既可以用字节指令也可以翔字指令访问。 6 硬件乘法器 硬件乘法器是一个对于高速运算应用非常有用的外围模块。它可以明显提高 程序的运行速度，大大减轻c p u 的程序开销。在m s p 4 3 0 f 1 4 9 中，片内实现了 一个功能强大的硬件乘法器模块。硬件乘法器是一个1 6 位的外围模块，它并不 集成在c p u 内，因此，它的运行独立于c p u ，也不需要特殊的指令。运行时， 只需要将操作数装入它的寄存器，在下一条指令即可得到运算结果，对于硬件乘 法不需要额外的等待周期。硬件乘法器在不改变m s p 4 3 0 f 1 4 9 的基本结构的情况 下增强了它的功能。可以实现的乘法运算为： 1 6 位1 6 位1 6 位8 位8 位1 6 位8 位8 位 硬件乘法嚣支持的乘法类型有；无符号乘( m p y ) 、有符号乘( m p y s ) 、无 符号乘加( m a c ) 和有符号乘加( m a c s ) 。下图是硬件乘法器与片内总线的连 接。 第二章硬件电路设计 硬件乘法器有2 个存放操作数的1 6 位寄存器( o p l 、o p 2 ) 和3 个存放相 乘结果的寄存器( r e s l o 、r e s h i 和s u m e x t ) 。只有用户将第一操作数在第 二操作数之前存入操作数寄存器中时，乘法操作才会正确执行。当第一操作数写 入相应的寄存器时乘法的类型即确定。当用户写入第二操作数时，乘法操作便开 始执行。乘法运算不需要指令，使得实际操作不需要增加时钟周期。 图2 7 有符号数乘加运算在以下两种情况下会发生溢出，必须加以避免。 有符号数乘加运算结果为正且大于0 7 f f f f f f f h 。这时s u m e x t 为 0 f f f f h ，结果寄存嚣出现负数( 8 0 0 0 0 0 0 h 0 f f f f f f f f h ) 。 有符号数乘加运算结果为负且小于等于0 7 f f f f f f f h 。这时s u m e x t 为 0 0 0 0 h ，结果寄存器出现正数( o o o o o