（电路与系统专业论文）一种采用锁相环技术的800MHz+CMOS时钟发生器设计[电路与系统专业优秀论文].pdf

摘要 摘要 固定频率源可以在在通讯系统和雷达系统中作为本机振荡器，也可以作为 数字电路的基准时钟信号，因此得到了广泛的应用。固定频率振荡器通常采用 锁相环技术来获得高稳定度、低相位噪声的高频输出信号。 本文设计了一种采用锁相环频率合成技术实现的8 0 0 m h z 时钟发生器，用作 加速度传感器读出电路的基准时钟信号。设计的电路包括2 0 m h z 晶体振荡器， 鉴频鉴相器，压控振荡器，固定分频器，电荷泵和低通滤波器。 标准c m o s 工艺作为数模混合集成电路的主流工艺，随着c m o s 技术的发展， 具有广泛的市场前景。现在采用c m o s 工艺实现的r f i c 性能接近双极型工艺和 砷化镓工艺。鉴t - c m o s 工艺的成熟度、获得生产线支持的容易程度和价格的低 廉，本次设计采用c s m c o 6 删c m o s 工艺设计频率合成器。 文章按照电路原理、电路设计、各单元电路仿真和电路整体性能模拟的顺 序详细介绍了上述电路的设计过程。全部电路经模拟，完全满足设计要求，可 以作为加速度计中数字测频电路的基准时钟。 关键词：频率合成，锁相环，晶体振荡器，鉴频鉴相器，电荷泵，压控振荡器 分频器，c m o s 工艺 a b s t r a c t a b s t r a c t s i n g l ef r e q u e n c ys o u r c ei su s u a l l yu s e da sl o c a lo s c i l l a t o r i nc o m m u n i c a t i o n s y s t e ma n dr a d a rs y s t e m ，a l s oa sar e f e r e n c ec l o c ki nd i g i t a lc i r c u i t s ，s o i ti sa e x t e n s i v e - a p p l i e dt e c h n i q u e t h e r ei sap l l ( p h a s el o c k e dl o o p s ) i ns y s t e mt og e ta h i g h s t a b i l i t yl o w - n o i s eh i g h f r e q u e n c ys i g n a l am o n o l i t h i cc l o c ks y n t h e s i sp l l ，w h i c hi se x p e c t e dt ob ear e f e r e n c e8 0 0 m h z c l o c kg e n e r a t o ri na c c e l e r o m e t e rs y s t e m ，h a sb e e nd e s i g n e da n dc h a r a c t e r i z e di nt h i s p a p e r _ t h ep l l c o n s i s t so fac r y s t a lo s c i l l a t o r , ar i n gv o l t a g e - c o n t r o l o s c i l l a t o r , a f r e q u e n c yd i v i d e r , ap h a s e f r e q u e n c yd e t e c t o r , ac h a r g ep u m pa n dal o o pf i l t e r a tt h em o m e n t ，m o s to fr fc h i p sa n du l t r ah i g h s p e e dc i r c u i t sa r eb a s e do n t e c h n o l o g i e ss u c ha sg a a s ，b i p o l a rs i ，b i c m o sa n ds oo n w i t ht h ed e v e l o p m e n t t o w a r ds u b m i c r o na n dd e e ps u b m i c r o nt e c h n o l o g i e s ，c m o sw i l lt a k em o r ea n d m o r ei m p o r t a n tr o l ei nt h ef i e l do fr fi ca n dh a v ee x t r e m e l yw i d em a r k e t p r o s p e c t s ，b e c a u s ei t sl o wc o s ta n de a s yo fi m p l e m e n t a t i o n h e n c et h ef r e q u e n c y s y n t h e s i z e rh a sb e e nd e s i e a l e di nc s m co6 ”c m o st e c h n o l o g y t h i sp a p e ri n t r o d u c e st h ed e s i g np r o c e s s e sa n df i n a lt e s tr e s u l t so fa b o v e m e n t i o n e dc i r c u i ti nd e t a i la c c o r d i n gt ot h eo r d e ro fc i r c u i tt h e o r y ，c i r c u i td e s i g n ， c i r c u i ts i m u l a t i o n a l lc i r c u i tu n d e r g o e ss i m u l a t i o n ，a c c o r dw i t ht h ed e s i g n r e q u i r e m e n t ，t h et e s tr e s u l t so f t h ew h o l ep l l c i m u i tv a l i d a t eo u r s p e c i f i c a t i o n s i ti s s u i t a b l et oa p p l yt od i g i t a lf r e q u e n c ym e a s u r e m e n tc i r c u i ti na c c e l e r o m e t e rs y s t e m k e y w o r d s ：f r e q u e n c ys y n t h e s i z e r ，p l l ，c r y s t a lo s c i l l a t o r ，p f d ，c h a r g e p u m p v c o ，f r e q u e n c yd i v i d e r ，c m o s i i 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工 作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地 方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含 为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。 与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明 确的说明并表示谢意。 签名：燃日期：翥雒年口i 月。爹日 关于论文使用授权的说明 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定。有权保留并向国家有关部门或机构送交论文的复印件和磁 盘，允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文 的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或 扫描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后应遵守此规定) 签名：邀导师签名：氇毖 l 1 日期：2 0 06 年d f 月。够日 第一章绪论 第一章绪论 频率源是所有射频系统( 如雷达、通讯、导航等) 的基本射频单元。主要 包括固定频率振荡器( 点频振荡源) 和多频率合成器( 跳频源) 两类产品。固 定频率振荡器通常采用锁相环技术来获得高稳定度、低相位噪声的输出信号， 在通讯系统和雷达系统中作为本机振荡器得到最广泛的应用。 石英晶体振荡器是高精度和高稳定度的频率源，被广泛应用于电子计时系 统、计算机、遥控器等各类振荡电路中，以及通信系统中用于频率发生器、为 数据处理设备产生时钟信号和为特定系统提供基准信号。而关于基准r f 源，设 计者将频率丹高至6 m h z 7 0 嘶h z 范围的高频段时，晶体一度无法使用，不 能达到设计要求。虽然开发出了反向刻蚀晶体，但非常昂贵而且制造极其困难。 在射频及微波频率，设计稳定的频率源通常是通过对石英晶体振荡器输出信号 用锁相环技术n 次倍频来实现。 锁相技术是一门实现相位自动控制的学科，是专门研究系统相位的技术。 利用锁相技术而成的锁相环p l l ( p h a s e l o c k e dl o o p ) 是一个闭环的相位自动 控制系统，它的输出信号能够自动跟踪输入信号的相位变化，也可以将之称为 一个相位差自动跟踪系统，它能够自动跟踪两个信号的相位差，并且靠反馈控 制来达到自动调节输出信号相位的目的。 锁相环p l l ( p h 8 s l jl o c kl o o v ) 是自动频率控制和自动相位控制技术的融 合。它的原理很早就有人提出，但最早的成功是1 9 4 0 年用作电视机扫描行同步 装置中，抑制噪音对同步信号的干扰，使电视图像的同步性能得到很大改善。随 着半导体工艺技术的发展，亚微米c m o s 工艺的出现，p l l 的性能不断提高，应用 范围也不断发展，在各种测量仪器，通讯设备中用于调制解调或同步电路中，在 光纤通讯中用于光传输接收器。 现在的数字集成电路的主流工艺是c m o s 工艺，采用c m o s 工艺有利于 系统集成。在r f i c 领域运用双极工艺和b i c m o s 工艺制造出的电路具有线性 度好，宽的频带、高增益、噪声性能佳、驱动能力强的特点，但c m o s 电路具 有功耗低、器件面积小、集成密度高的优点，c m o s 工艺在数字集成电路中已 经成为主流。由于c m o s 器件尺寸的按比例缩小不断提高了m o s f e t 器件的 速度，在模拟集成电路的设计中c m o s 技术逐渐可以与双极技术相抗衡。此外， 系统集成技术( s o c ) 的发展也要求采用c m o s 工艺来设计模拟集成电路单元。 c m o s 锁相环电路是典型的数模混合集成电路，因此本文采用标准的c m o s 工 艺技术来设计高性能的数字时钟发生器。 电子科技大学硕士学位论文 1 1 国内外发展现状与趋势 在锁相环p l l 发展之初，都是由分立元器件组成的，电路复杂，调整困难。 到2 0 世纪7 0 年代，随着半导体集成技术的日趋成熟，锁相环电路成为了集成 电路芯片后才开始得到了广阔的商用。第一块p l l 集成电路芯片出现在1 9 6 5 年左右。这时的p l l 全都是用模拟技术实现的。p l l 成为了当时模拟电路设计 中的又一大模块。之后的几年内就出现了数模混合的锁相环电路，以及后来的 全数字锁相环电路。这三种锁相环电路各有千秋，相互弥补，分别存在于各类 电子产品中。 模拟锁相环a p l l ( a n a l o gp h a s e l o c k e dl o o p ) 大多由四象限模拟乘法器来 构建环路中的鉴相器，环路滤波器为低通滤波器( 由电阻r 电容c 组成) ，压控 振荡器的结构多种多样。由于a p l l 在稳定工作时，各模块都可以认为是线性 工作的，所以也成为线性锁相环l p l l ( l i n e a rp h a s e l o c k e dl o o p ) 。a p l l 对正 弦特性的信号的相位跟踪非常好，它的环路特性主要由鉴相器的特性决定。主 要用于对信号的调制解调。a p l l 的理论相当完善，相关方面的资料文献丰富。 电荷泵锁相环c p p l lf c h a r g e p u m pp h a s e l o c k e dl o o p ) 是数模混合p l l 中 的典型代表。其不可替代的优势在于：在理论上，可以证明c p p l l 静态相位误 差为零，而且实践也证明c p p l l 具有高速、低功耗、低抖动的特性，是设计实 现锁相环的一个简单、高效的方法。通过环路带宽、阻尼因子、锁定范围等变 量的折衷，可以对c p p l l 进行灵活的设计。c p p l l 一般用数字电路实现环路 中的分频器和鉴频鉴相器，环路滤波器也是低通滤波器；压控振荡器等其它电 路单元还是模拟电路。它主要用于频率综合，时钟处理等领域，是目前应用最 为广泛的一种p l l ，本课题设计采用的也是c p p l l 。 全数字锁相环a d p l l ( a l ld i g i t a lp h a s e - l o c k e dl o o p ) ，顾名思义，其环路 中的所有部件都是用数字电路来实现的。它的经典结构为鉴相器用过零检测数 字鉴相器，环路滤波器一般用可逆计数器来实现，振荡器则用数控振荡器( d c o ) 实现，整个电路中没有任何电阻电容。a d p l l 由于出现时间尚短，虽然由于其 电路中只有导通、截止两种状态，具有受到外界和电源的干扰的可能性小、电 路易集成、系统的可靠性高等优点，但也存在工作频率不高，结构复杂，噪声 分析困难等缺点，只能用于诸如时钟恢复、位同步提取等情况下。 目前p l l 中的主流还是用c m o s 工艺实现的。低廉的成本，使得它获得了 很好的商用。虽然c m o s 工艺本身的晶体管的截止频率不高，但是由于研究的 深入以及新结构的提出，深亚微米工艺特征尺寸的不断减小，使得c m o sp l l 的总体性能在成熟的基础上继续得以提高。由于c m o s 工艺电路具有低制造成 第一章绪论 本，高集成度，低功耗，成品率高，器件尺寸易于按比例缩小的优点，现在成 熟的商用c m o s 工艺的特征尺寸已经下降到0 1 8 u m ，特征频率3 0 6 h z 一6 0 g h z ，而 且由于绝大大部分的数字集成电路都是由c m o s 工艺制造的，所以为了和数字电 路制作在同一块芯片上以实现片上系统( s o c ) ，模拟电路也要用同一工艺来实 现低成本和高集成度，而且随着c m o s 工艺向深亚微米的挺进，它也可以获得可 以与b i p o l a r 工艺相比的高速度。因此采用c m o s 工艺是未来的低功耗低成本大 规模数模混合集成芯片的发展趋势。但是有时为了某些特殊的性能，也选择 b i p o l a r 和b i c m o s 工艺，利用b i p o l a r 和b i c m o s 工艺制造的r f i c 可以具有电 路结构简单，性能优良的特点，但是同时具有较高的生产制造成本。 1 2 研究目的意义与内容 对于集成p l l 芯片，现在市场上的高性能产品主要集中在一些国外公司手 中，国内几乎没有任何一家企业掌握高性能p l l 芯片技术。但是，国民经济的 发展，国防工业的提高，都离不开微电子技术和高性能的元器件的支撑。据统 计，我国目前军事上应用的军用元器件大部分是从美国和台湾地区进口，民用 部分也是如此。这对我国国民经济和国防工业造成极大的危害。因此，必须进 行元器件电路的国产化，制造出国外电路元器件的替代品，以保证我国国民经 济的持续发展和提高国防能力，从而使我国处于不败之地。 本设计课题来源于微机械加速度传感器的读出电路设计。微机械加速度传 感器在军事和商用上都极为广泛，飞机、导弹、汽车等设备上都需要用到加速 度传感器，可惜国内目前在这个方面还比较落后，因此研究出高性能的微硅加 速度传感器具有重要的国防意义。该读出电路是典型的数模混合集成电路系统， 即s o c ，本文设计其中数字测频电路的基准时钟源，频率为8 0 0 m h z 。 本文第一章是绪论，介绍设计背景及意义。第二章是对电荷泵锁相环的一 般性介绍，包括锁相环各单元电路的工作原理和数学表示。第三章到第五章是 设计部分，包括数字电路部分的分频器和鉴频鉴相器，模拟电路部分的压控振 荡器、电荷泵、低通滤波器、晶振的电路设计过程及仿真结果，电路整体性能 测试。最后是结论。 电子科技大学硕士学位论文 第二章电荷泵锁相环的原理 21 锁相环的整体概述 锁相环p l l 是一个相位负反馈系统，它是通过比较输入信号和一个振荡器 的输出信号的相位，取出与这两个信号的相位差成正比的电压作为误差电压来 控制振荡器的频率达到使其与输入信号频率相等的目的。 锁相环的构成如图2 1 所示。它主要由鉴频鉴相器、环路滤波器和压控振 荡器等部分构成。 图2 1p l l 原理框图 图中，鉴相器是个相位比较装置。它把输入信号y ( t ) 和压控振荡器的输出 信号r ( t ) 的相位进行比较，产生对应于两个信号相位差的误差电压g ( t ) 。环路 滤波器的作用是滤除误差电压g ( t ) 中的高频成分和噪声，以保证环路所要求的 性能，增加系统的稳定性。压控振荡器受控制电压z ( t ) 的控制，使压控振荡器 的频率目输入信号的频率靠拢，直至消除频羞而锁定。 锁相环是个相位误差控制系统。它比较输入信号和压控振荡器输出信号之 间的相位差，从而产生误差控制电压来调整压控振荡器的频率，以达到与输入 信号同频。在环路开始工作时，如果输入信号频率与压控振荡器频率不同，则 由于两信号之间存在固有的频率差，它们之间的相位羔势必一直在变化，结果 鉴相器输出的误差电压就在一定范围内变化。在这种误差电压的控制r ，j y , 控 振荡器的频率也在变化。若压控振荡器的频率能够变化到与输入信号频率相等， 在满足稳定性条件下就在这个频率上稳定r 来。达到稳定后，输入信号和雁控 振荡器输出信号之间的频差为零，相差不再随时间变化，误差电压为一固定值， 这时环路就进入“锁定”状态。 以上的分析是对频率午u 相位不变的输入信号而言的。如果输入信号的频率 以上的分析是对频率和相位不变的输入信号而言的。如果输入信号的频率 第二章电荷泵锁相环的原理 和相位在不断地变化，则有可能通过环路的作用，使压控的频率和相位不断地 跟踪输入频率的变化。 图2 - 2 锁相环频综一般结构 图2 2 显示的是采用锁相环技术的频率合成器的结构框图，该电路能够实 现对参考频率的n 倍频输出，即工。= 帆，。锁相环具有良好的跟踪性能。若 输入f n 信号时，让环路通带足够宽，使信号的调制频谱落在带宽之内，这时 压控振荡器的频率跟踪输入调制的变化。对于锁相环各单元电路的分析将在下 面小结展开。 2 2 鉴频鉴相器 2 2 1 鉴频鉴相器定义 鉴频鉴相器简称p f d ( p h a s ef r e q u e n c yd e t e c t ) ，它既能检测周期信号相位差 又可检测其频率差，大大增加了锁相环的捕获范围，即使在恶劣的初始条件下 也能保证环路的有效锁定，瓦。与其两个输入的相位差成线性比例。如图2 3 所示，在理想情况下，吃。和庐之间的关系是直线的，且痧= o 时直线过 原点。这条直线的斜率世p d 就是鉴相器的“增益”，其单位为伏弧度( v r a d ) 。 k ( t 吐( t k ，( t ) 图2 - - 3鉴相器的定义 鉴相器的一个熟悉的例子就是异或门( x o r ) 。如图2 - - 4 所示，当两输入 的相位差变化时，输出端的脉冲宽度也相应变化，从而可得到一个与d 成正比 电子科技大学硕士学位论文 的直流电平。异或门电路对上升沿和下降沿都产生误差脉冲，而其它的鉴相器 可能只对正沿或者负沿产生响应。 k ( t ) k ( f ) 厂 厂 厂 哪d 掣l j l 一 厂 厂r 以( f ) j k 。匕，_ _ 厂 厂 厂 几屹。心) 哪) _ _ l jl _ | l _ | i _ tl _ _ 图2 - - 4 片j 异或门实现的鉴相器 如果输入输出频率间存在较大的不同，仅通过相位误差来实现锁定很困难， 一个能够同时检测相位和频率误差的电路( p f d ) 能够大大缩短锁定时间p d f 需要两路输出q a 和q b ： 当g o 。 国。，q a 有输出，q b 为o ： 当0 9 。 1 ，上式的和将发散，但如果【h ( j c o 。) i l ，那么 赢( 2 - - 1 3 ) 总之，如果一个负反馈的环路增益满足两个条件： l h ( j c o o ) | 1 ( 2 一1 4 ) z _ h ( j o ) o ) = 1 8 0 0 ( 21 5 ) 那么电路就会在频率处振荡，这两个条件是必须的但不是充分的。而后一个条 件可表述为总相移3 6 0 0 ，但不应该混淆的是：如果系统设计的是低频负反馈， 那么在信号经过环路之后就已经产生了1 8 0 0 相移( 如图2 1 5 中的加法器所示) ， 此相移是与频率无关的。而z h ( c o 。) = 1 8 0 0 表示另一个与频率相关的相移( 如图 21 6 所示) ，保证反馈信号使原信号得到增强。因此根据第二个准则，图21 7 所示的三种情况是等价的【1 0 第二章电荷泵锁相环的原理 图21 6 振荡系统随时间的演变 图2 - i7 ( a ) 系统表示一个1 8 0 0 频率相关的相移( 由箭头表示) 利一个1 8 0 0 直 流相移。图21 7 ( b ) 和图21 7 ( c ) 之间的不同在于前者中的开环放大器包含足够 多的含适当极点的级电路，使得在频率处有3 6 0 0 的相移。 252 压控振荡器 i 剖2 1 7 振荡的反馈系统的各种样式 压控振荡器( v o l t a g ec o n t r o l l e do s c i l l a t o r 简称v c o ) 是输入电压控 制其振荡频率的一种振荡电路，其输出频率是个控制输入的函数，这个控制 输入通常是电压，如图2 1 8 所示。一个理想的压控振荡器输出频率是其输入 电压的线性函数，。= + k m 。矿0 ，而k 。表示电路的增益和灵敏度( 单 位为m c t ( s v 。1 ) ) ，频率可以达到的范围：q 对应的输入k 到k 的值称为调 节范围。 。 图2 一1 8 v c o 框图 印o 屯子科技大学硕士学位论文 图2 1 9 理想v c o 的输入输出关系 压控振荡器是个电压一频率转换器，特性曲线如图2 一1 9 。一般的v c o 在 某一电压输出标称频率可写为： 。= 。+ k 。 z ( f ) 一屹】 ( 取娘= 0 )( 2 1 6 ) 其中k 。为压控振荡器的灵敏度，单位为弧度秒伏，在环路的鉴相中进行比较 的不是频率，是相位。相位是频率的积分， 臼，( f ) 2j 出。( t ) d t2 。f + k j z ( t ) d t = c o o t + 臼( f ) ( 2 1 7 ) 其中占( f ) ：岸。z ( f ) m 时域，或鱼掣：k 。z ( f ) ； 占( s ) ：竺坐箬垃频域，或。舀( ，) ：k v c o z ( 。) ( 2 1 8 ) 压控振荡器主要有l c 振荡器和环形振荡器两种。由于l c 振荡器使用了电 感和电容，工艺难度较高不利于单片集成，因此一般的集成振荡器都不采用l c 振荡器的形式，而采用环形振荡器的形式。通常的环形振荡器是一个由奇数个 c m o s 反相器首尾相接所构成的反馈环路，如图2 2 0 所示。 图22 0 由奇数个c m o s 反相器构成的环形振荡器 压控振荡器是锁相环中的关键部件，它直接产生频率输出，因而它的性能 直接决定整个锁相环的性能。压控振荡器的工作频率范围决定了电荷泵锁相环 的捕获范围，而其工作频率范围义是由滤波器输出的控制电压控制的。 第二章电荷泵锁相环的原理 2 6 晶体振荡器 石英晶体振荡器是高精度和高稳定度的振荡器，被广泛应用于电子计时系 统、计算机、遥控器等各类振荡电路中，咀及通信系统中用于频率发生器、为 数据处理设备产生时钟信号和为特定系统提供基准信号。在锁相环中它是产生 参考频率的电路单元。 晶体振荡器作为提供基准频率源的电路模块，它的主要指标是频率稳定度。 振荡器的稳定度是指在一定的时间间隔内，频率准确度的变化。一般的l c 振荡 器，它们的日频率稳定度大约为1 0 1 0 。的数量级。即使采用一系列的稳定 频率的措施，一般也难以获得比1 0 。4 更高的频率稳定度。而利用石英晶体的压 电效应，将石英晶体作为振荡回路的元器件，构成石英晶体振荡器，可以获得 很高的频率稳定度。采用中精度的晶体，频率稳定度可以达到1 0 “的数量级， 若加单层的恒温控制，则频率稳定度可以提高到1 0 】0 4 的数量级。 石英晶体是s i 0 2 的结晶材料，按照定的方式进行切割，将切割出的石英 片的两边镀上银，从银层上引出引脚，并加上封装，就构成了石英晶体谐振器。 每个石英晶体片都有一固有振动频率，其值与晶体片的尺寸密切相关，晶 体片越薄，其固有振动频率越高。冈为很薄的晶体片容易损坏，所以晶体的固 有振动频率一般不会高于3 0 m h z 。此外，晶体的固有振动频率还受到温度变化 的影响o5 1 。 石英晶体具有压电效应。当石英片受到外部的压力和拉力作用时，其两边 会产生出电荷，这足正压电效应。而在石英片的两面加电场时，石英片会产生 变形，这是负压电效应。因此当在石英晶体片的两端加交变电压时，由于正负 压电效应的作用，在外电路中会出现交变电流，且当外加交变电压的频率与石 英晶体片的固有振动频率相同时，达到共振，产生出的电流最大。 石英晶体最重要的特性是极高的q 值，它表征的是晶体振动的能耗。从机械 振动的角度来看，q 是指每周期内储存的能量与损耗的能量之比：从电学角度来 看，0 是谐振频率处的电感感抗与等效串连阻抗之比。 l l a 誓t ( c o a 。 l 1 ( a ) 等效模型黍i 符号 fl 。g 。陟李 b 亍b7 ( b ) 电特性 目2 - 2 l 品体的等效模犁和电特性 j 电子科技人学硕士学位论文 石英晶体谐振器的等效电路模型和符号如图2 2 l 所示。单一的石英片等效 为一个由电感上- ，电容c ，电阻r t 构成的串联谐振回路，该串联谐振回路串联 谐振频率为： 后：上!( 2 2 2 ) 。1 2 n - 三】c 。 当外加电压源的频率与万相同t q ，回路谐振，回路的电流最大。由于在单一的 石英片的等效电路模型中，电容c l 非常小( 1 0 一芦f 以下) ，电感上极大( 几毫 亨以上甚至可达几亨) ，电阻r i 的值随着石英晶体的固有振动频率的增加而下 降，一般从1 0 q ( 2 0 m h z ) 到1 0 0 k q ( 1 k h z ) 。因此该串联谐振回路具有极高的品 质因数： q = 去鲁( 2 - - 2 3 ， 这个q 的数量级( 大于1 0 4 以上) 是普通的l c 谐振回路无法达到晌。 在封装后的成品石英品体谐振器的等效电路中还必须引入并联电容c o ，它 是由静态电容和封装电容组成的，其值一般在3 到7 个皮法之间。并联回路的 萨去虑“气c o + c 1 砖们十舄 ( 2 _ 2 4 ) 由于c 。 c 。，所以石极靠近石。 当外加信号频率小于串联谐振频率艿时，石英晶体呈现容性。在串联谐振 频率卉处，总电抗为零，相当于短路。在并联谐振频率五处，总电抗达到回路 的最大值。在串联利并联谐振频率点之间石英晶体呈感性。当外加频率大于并 联谐振频率石时，石英晶体又呈容性。由于石极靠近石，因此等效电感随着频 率的变化极为陡峭。 第二章电荷泵锁相环的原理 ( a ) p i e r c e 结构( b ) c l a p p 结构( c ) c o l p i t t s 结构 图2 2 2 并联晶体振荡器三种基本结构 因而根据石英晶体振荡器工作在振荡电路中的两种不同作用，可以分为并 联型石英晶体振荡器和串联型石英晶体振荡器两大类。当在振荡器的，。频率 处，石英晶体呈短路，则称为串联型石英晶体振荡器；当在振荡器的，频率处， 石英晶体呈电感，则称为并联型石英晶体振荡器。现在流行的集成石英晶体振 荡器电路一般采用p i e r c e ，c o l p i t t s 以及c t 。a p p 结构的电容三点式并联型l c 振荡器，在振荡频率处，石英晶体等效为一个电感，从而和外部的电容构成电 容三点式l c 振荡器。 p i e r c e 结构是高性能石英晶体振荡器的首选结构，它不仅具有较短的起振 时间，而且由于偏置电阻和电路中的各种寄生参数对石英晶体品质因数的影响 较小，因此选频回路具有很高的有载品质因数皿，从而可以达到很高的频率稳 定度指标。但是在构成电容三点式并联型l c 振荡器的两个电容在集成电路的内 部实现时，p i e r c e 结构的石英晶体振荡器要比c 0 1 p i t t s 结构的石英晶体振荡 器多占用一个集成电路的引脚。c o l p i t t s 结构的石英晶体振荡器具有较长的起 振叫间，但是在日前常用的单阱c m o s 工艺电路中它的偏置电路很容易实现。 c l a p p 结构是改进型的电容三点式并联型l c 振荡器，它可以在减小寄生电容对 提高频率稳定度的不利影响的前提下，提高振荡器的工作频率。 如图2 2 2 所示，根据m o s 放大管的不同偏置和接地方式，并联型石英晶 体振荡器在理论上有三种不同的电路实现方式”3 。 皮尔斯( pje r e e ) 结构振荡器存m o s 放大管的漏极加直流偏置电流，源极接 地( 图a ) 。它具有较短的起振酬间和很高的有载品质因数 ，是高性能石英晶 体振荡器的首选结构。但是在构成电容三点式并联型l c 振荡器的两个电容在集 成电路的内部实现时，p i e r c e 结构的石英晶体振荡器要比c o l p i t t s 结构的石 英品体振荡器多占用一个集成电路的引脚。 单端口( c l a p p ) 结构振荡器在m o s 放大管的漏极和源级同时加卣流偏置电 电子科技大学硕士学位论文 流，栅极接地( 图b ) ，这种实现形式需要两个完全相同的电流源偏置，因此 实际上是不可能实现的。 考毕滋( c o l p i t t s ) 结构振荡器在m o $ 放大管的源极加直流偏置电流，漏极 接地( 图c ) ，这种振荡器结构的起振时间较长。 27分频器 2 7 1 概述 如前所述，锁相环除了能跟踪参考的信号的频率和相位，还可以实现倍频 器的功能，如图2 2 ，具体做法就是在v c o 和p f d 之间增加分频电路。分频电 路也叫频率除法电路，它的分频方式分为固定分频和可变( 程控) 分频，鉴于 本文设计的是固定频率输出电路，所以本文的讨论范围仅限于前者。分频器的 基本功能是把输入时钟的频率变为n 分之一( n 为整数) 的另一频率时钟输出 ( n 称为分频器的模) 。分频器最常见的构成方式有两种：由触发器、锁存器构 成的分频器，属于数字分频器范围，如图22 3 所示，将一个d 触发器或者一 个主从式d 触发器首尾相连就可以构成模二分频器。另一种方法称为m i l l c 分 频系统属于模拟分频器，如图2 2 4 所示。 c k o ( a ) 单个d 触发器构成的二分频器( b ) 主从d 触发器构成的二分频器 c k j r 几几几几 呱。 厂 厂 ( c ) 以上两种分频器波形图 图2 2 3 数字二分频器 输入信号和输出信号经过混频器混频后产生双边带信号厶l 。，再经 过低通滤波器，剩下低频信号，再放大输出。输出的频率可由以下推导得出： 第二章电荷泵锁相环的原理 f 。一k f = f o 。 k ：妥f ，、 图2 2 4m i l l e r 分频器 ( 2 1 9 ) ( 2 2 0 ) 这种分频器结构由m i l l e r 提出，它可以工作在极高的频率下，达到甚至超 过管子截止频率的一半。但由于结构j ：的缺陷，m i l l e r 分频器对v c o 的相位噪 声影响很大。由于上述原因，现代p l l 电路中的分频器基本上采用数字结构。 数字分频器根据工作的方式可分为静态分频器和动态分频器。静态分频器 适用于较低频率，动态分频器往往用在较高频率段。在高频段，动态分频器工 作性能良好，动态分频器能达到的最高速率大于静态分频器。一般来说，在头 几级分频电路( 习惯称为预置分频器) 中采用动态除2 分频器，频率降低后再 采用抗电源r 扰能力强的静态分频器。表2 1 显示了几种分频器结构的优劣。 表2 1 分频器结构工作频率噪声性能电路规模功耗 一 m i l l e r 品差大t 可 静态分频器低好中中 动态分频器中中 小低 272 静态s o l 分频器 源极耦合逻辑( s o u r c ec o u p l el o g i c ) 电路是以差分电路为基础的逻辑电 路，是静态分频器普遍采用的典型结构，见图2 2 0 。和传统的c m o s 互补除法 逻辑电路比较，s c l 电路具有以下特点： 1 )c m o s 互补逻辑电路的信号为满摆幅，s c l 电路的信号摆幅较小，而且电路 的速度反比于信号的摆幅，从而可以提高电路速度吼 2 ) s c l 电路具有差分电路的共模抑制特性，相对于单端的c m o s 逻辑电路 具有较强的抗干扰能力。 3 ) s c l 电路的功耗和面积较大。 电子科技大学硕士学位论文 图22 5s c 电路原理图 s c l 电路的基础是工作在限幅区的差分放大器。图2 - - 2 6 为基本差分放大 器的电路图及其差分传递特性曲线。当差分对管输入的差分电压 。满足条件： 降i 施吨卜1 悫 汜_ 2 。 时，电路进入限幅区，输出为一高一低的两个逻辑电平。 由式( 22 1 ) 可知，可以通过调节差分对管的栅源偏置电压得到不同的信 号幅度，这种方法也等效于调节尾部电流源的电流，。的大小。 。 ( a ) m o s 差分电路图 ( b ) 差分传输特性 图2 2 6 基本m o s 差分对及其传输特性曲线 由于s c l 电路工作在大信号限幅区，差分对管工作在开关状态，所以我们 可以周图2 2 7 的等效电路来简化分析。 第二章电荷泵锁相环的原理 图2 2 7s c l 等效电路 其中差分对管等效为两个受控开关，当输入为高电平时开关闭合，输入为 低电平时开关断开。c 1 ，c 2 为输出端的寄生电容。当k l 输入为高电平k 2 为 低电平时，电流从k 1 支路流过，电容c 1 放电，c 2 充电，相反情况下，c l 充 电，c 2 放电。s c f l 电路的工作速度取决于电容c 1 ，c 2 的充放电速度。充电 的时间f 。正比于是由电阻电容构成的时i u j 常数r c ，放电时问f 。= c k ，其中 + k 为信号摆幅。可见减小输出端的寄生电容和信号摆幅是提高电路速度的有 效方法。 s c l 电路的功耗p = 吃，。，可见通过提高电流，。，提高电路工作速度的同 时功耗也会提高，所以要根据具体情况进行速度和功耗的折衷。 2 7 3 动态t s p c 分频器 到目前为止，最快速的c m o s 动态d 触发器电路主要是基于y u a n 和s v e n s s o f i 提出的九管单相h , l 钊 t r u e s i n g l ep h a s e c l o c k 简称t s p cd 触发器电路 ”j 。如图22 8 所示。该电路由一个p c 2 m o s ( 钟控p m o s ) 级，一个n 预 充电级和一个v c 2 m o s( 钟控n m o s ) 级构成。当c k = 0 时，电路处于保持 模式( h o l dm o d e )，此时由于m n 3 关闭，节点b 通过m p 3 被预充电到电源 电压，因此m n 4 和m p 4 均关闭，节点q 处的状态保持不变，这时p c2 m o s 级就是个反相器，输入信号d 反相传递到节点a ；当c k = l 时，电路处于 求值模式( e v a l u a t i o nm o d e )，若此时节点口的状态为1 ，由丁m n 3 丌肩 同h t + m p 3 关闭，节点b 被下拉到0 ，若节点a 的状态为0 ，则由于m n 2 关 闭，节点b 将维持在1 ，同时由于此时最后一级一c 2 m o s 电路变为个反 相器，节点b 的信息就经过反相后传递到节点0 。 电子科技人学硕士学位论文 d 图2 2 8 采用t s p c 的9 管d 触发器 上图所示的单相时钟d 触发器的工作速度对m o s 管的尺寸并不敏感，因为 其中的多数管子即是驱动管同时又是负载管，此时限制电路速度的因素是由于 m o s 管堆叠而引发的较大的r c 延迟【4 】o 关于采用t s p c 技术可提高触发器速度的详细叙述可参见文献3 1 。 巾 玉rr一1 广e _一卜r一1 广 州 蠡亨 第三章数字部分设计 第三章数字部分设计 锁相环的数字电路部分包括分频器和鉴频鉴相器，接下来将分别介绍电路 的设计。在m o s 管级的仿真软件中，l t s p i c e 是比较通用的，它的优点是精度高。 然而h s p i c e 只支持文本输入不如图形输入方便。另外一个选择是a g i l e n t 公司 的模拟电路仿真工具a d s ，它的界面友好，使用起来非常方便。a d s 可以直接图 形输入，修改电路、查看仿真波形都很方便。因此，在本文的c m o s 数模电路设 计中主要采用a d s 进行电路的仿真，采用的m o s 管模型来自无锡上华公司( c s m c ) 提供的0 6 “m 两层金属两层多晶硅c m o sl l 阱工艺参数。 31 分频器设计 数字设计的一个重要部分是分频器电路，分频器在本设计中既是电路尺寸 最大，又是工作频率最高的电路单元。当锁相环加上可编程n 分频器就构成了 频率合成器，实现对参考频率的n 倍频，n 可为整数也可以为分数。输出信号 经分频以后与输入参考信号进行鉴相，锁定时有 ? = 。t n 因此 a = n f , ( 3 1 ) ( 3 2 ) 改变分频比即可获得不同的输出频率。由于本文设计的是固定频率时钟发生 器，因而下面主要讨论固定4 0 分频电路的设计。 图3 1 频率合成电路原理 分频器是锁相环中工作在最高频率的单元电路。传统分频器常用先进的高 速t 圭三技术实现，如双极、g a a s 、s i g e 工艺等。随着c m o s 器件的尺寸越来越 小，深亚微米的c m 0 5 工艺已经可以用来实现高速的分频器。由于c m o s 产品价 格低廉，研究高速c m o s 分频器有着广阔的市场前景。本章首先将设计一个利用 06 # mc m o s 工艺参数实现的高速动态前置分频器，该分频器最高输入频率可以 电子科技大学硕士学位论文 达到3 g i z 。随后将设i t 。一个采用e - - t s p c 技术的+ 2 3 电路，在频率降低后采 用源极耦合逻辑实现分频。电路最后实现4 0 功能。 3 1 1 分频电路框图 锁相环及分频器的结构框图见图3 2 ，v c o 的输出直接与分频器第一级2 电路相连，这是整个分频器中频率最高的部分也是最难设计的部分。接下来信 弓进入5 分频器，该部分电路的频率仍然较高。5 电路原理见图3 3 ，当 m c - l 时，+ 2 3 分频器模为2 ；m c = o 时，+ 2 3 分频器模为3 。 一飞i i 囊i 卜囔纛剽垂l 藏卞 埋黼冀鋈曩懂l 霾卜匮羹卜 图3 2 锁相环及分频器框图 3 1 2 第一级高速2 电路 3121 三种典型的分频电路 图3 3 5 电路 5 在锁相环中，分频器第一级频率最高，近几年国外普遍采用的高速c m o s 分 频电路主要有三种。 1 静态s c l 电路( 见图2 2 5 ) ，是由双极电路的e c 。结构演变而来。相 比传统的静态分频器，由于电路的摆幅较小，因而电路的工作速度快； 第三章数字部分设计 2 动态t s p c 电路，采用单相时钟( t r u es i n g l e p h a s ec l o c k ) 电路技术， 使构成分频电路的元件数目减少，从而提高电路的工作速度。同时这种电路功 耗也极低该电路由j y u a n 于1 9 8 9 年提出【3 】，经典结构是图2 - - 2 8 的九管d f f 。 而j n a v a r r o 在t s p c 技术的基础上于1 9 9 7 年提出了et s p c 技术 7 ； 3 ，注锁式( i n j e c t e d l o c k e d ) 电路。注锁式分频器由于要使用电感，体 积过大且工艺难度高，很少被广泛使用。 图3 4 基于主从d 触发器的二分频器 图35 采用s c l 锁存器的电路实现 典型的s c l 二分频器包括尾电流源和源负载在内需要1 8 个晶体管( 图3 5 ) ，且无法做到小的尺寸峭j ，所以输入电容很大甚至超过管予本身输入电容； 另外，头两级分频器由于工作在很高的频率，会耗散掉总功率的一半o9 | 。因而 对8 g ，分频器而言锁相环总功耗很高。 而单相时钟( r s p c ) 电路除具有很高的频率应用能力外，管子的数量少且因 为尺寸小所以功耗极低，因而经常在前置分频器中采用此技术。t s p c 分频器的 不足它的结构是动态的单端结构，受电源和衬底噪声的影响较差分的8 c l 电路 要大。具体采用哪种电路结构应视情况而定。 在0 6 m 工艺参数的条件下，采用图3 5 实现的s c l 2 分频电路的最高 工作频率仅为7 0 0 m h z ，功耗2 8 m w ：而设计的t s p c - - 2 分频电路在电源电压同为 5 v 时，频率最高可达