（测试计量技术及仪器专业论文）基于fpga的arinc429总线接口的设计与实现.pdf

南京航空航天大学硕士学位论文 摘要 本文简要介绍了可编程逻辑器件c p l d f p g a 的结构原理、硬件描述语言v h d l 的特点以及f o u n d a t i o n 软件的设计流程，重点介绍了a r i n c 4 2 9 总线的传输规范， 基于f p g a 的a r i n c 4 2 9 总线接口的设计与实现。接口设计采用自顶向下，多层次 系统设计的方法，用v h d l 语言进行描述。在发送器中利用了f p g a 内部的分布式 r a m 创建异步f i f o ，节约了f p g a 的内部资源和提高了数据传输速度：在接收器中 采用了提高抗干扰性的优化设计。研制x c s l 0 f p g a 的开发试验板，并在此试验板上 实现x c s l 0f p g a 的j t a g 配置、专用芯片x c l 7 s 1 0 的串行主模式配置、x c 9 5 0 0 c p l d 控制的并行e p r o m 的串行从模式配置。用x c s l 0f p g a 完成对所设计的a r i n c 4 2 9 总线接口芯片的硬件实现。最后进行了基于增强型并口( e p p ) 的a r i n c 4 2 9 数据通 信的测试。测试结果表明基于登q 设访实现的a r i n c 4 2 9 总线接口能够完成4 2 9 数据通信的要求，使用方便，可靠性好，能够克服h s 一3 2 8 2 芯片中的数据格式固定， 使用不够灵活方便，价格昂贵的缺点。上 美键字a r i n c 4 2 9 接口f p g a v h d l 配置 ， 基于f p g a 的a r i n c 4 2 9 总线接1 2 1 的设计与实现 a b s t r a c t n l i sp a p e l b r i e f l yd e s c r i b e st h es t r u c t u r eo f p r o g r a m m a b l e1 0 9 i cd e v i c e s ( c p l d f p g a ) t h e d e s i g n f l o wo ff o u n d a t i o n s o i t 、a r e ，t h e c h a r a c t e r i s t i c so fh a r d w a r ed e s c d p t i o n l a n g u a g ev h d l a n dp a r t i c u l a r l yi n t r o d u c e st h ea r i n c 4 2 9s p e c i f i c a t i o n s t h ed e s i g no f a r i n c 4 2 9b u si n t e r f a c e t h ei n t e r f a c ed e s i g nm a k e sf u l lu s eo ft h ea g i l i t ya n dr i c h r e s o u r c eo ff p g a i nt h es e n d e r a s y n c h r o n o u sf i f 0u s e st h ed i s t r i b u t e dr a mi nf p g a i tc a n , g a v et h er e s o u r c eo ff p g aa n de n h a n c et h ed a t ar a t e i nt h er e c e i v e r , t h em a i n c h a r a c t e r i s t i co fan e wm e t h o di sd e t e c t i n ge v e r yb i t so fa 赋c 4 2 9 s i g n a lt h r e et i m e s d u r i n gr e c e i v i n g t h i sm e t h o di sm o r er e l i a b l et h a nt r a d i t i o n a lm e t h o d w i t l lt h er e s u l to f t h ed e s i g n e di n t e r f a c e t h ex c s l 0f p g a e x p e r i m e n tb o a r dw a sd e s i g n e d t l l i se x p e r i m e m b o a r dc a ni m p l e m e n tt h r e ed i f f e r e n tc o n f i g u r a t i o nm o d e sw i t hx c s l 0f p g a i n c l u d i n g c o n f i g u r a t i o nt h r o t l g ht h eb o u n d a r ys c a np i n s ( j ，i a g ) ，m a s t e rs e r i a lm o d ew i t hx c l 7 s 1 0 p r o ma n ds l a v es e r i a lm o d e 、i l r i t l lx c 9 5 0 0c p l da n d p a r a l l e ie p r o m f i n a l l y t h e t e s to f i n t e r f a c eu s i n gt h ee n h a n c e dp a r a l l e lp o r tw a sd o n e n 地t e s tr e s u l t si n d i c a t et h ed e s i g n e d a r i n c 4 2 9i n t e r f a c ec a nw o r kp r o p e r l y t l l i si n t e r f a c eo fa l u n c 4 2 9b a s e do nf p g ai s e x p e d i e n ta n dr e l i a b l e i tc a n a v o i dt h ef i x e dd a t af o r m a ta n dh i g h p r i c eo f h s 3 2 8 2 k e y w o r d a r i n c 4 2 9i n t e r f a c ef p g av h d l c o n f i g u r a t i o n i i 南京航空航天大学硕士学位论文 第一章绪论 1 1 可编程a s i c 器件的发展及应用 可编程a s i c 尽管在2 0 世纪8 0 年代才起步，但由于其具备了可编程性和设计方 便的两大特性，到2 0 世纪9 0 年代，已发展到相当的规模。与早期的简单可编程a s i c 器件相比，目前广泛应用的复杂可编程a s i c 器件无论是在结构、工艺、集成度方面， 还是在功能、速度和灵活性方面都有了很大的改进和提高。可编程a s i c 已经成为当 今世界上最富有吸引力的半导体器件，在现代电子系统设计中扮演着越来越重要的角 色。在过去的几年里，可编程a s i c 市场的增长主要来自大容量的可编程逻辑器件 c p l d 和f p g a ，其未来的发展将呈现以下几个方面的趋势【3 】： 1 向高密度、高速度、宽频带的百万门系统的方向发展。 随着电子系统复杂度的提高，可编程a s i c 器件的规模不断扩大，从最初的几百 门到现在的上百万门。目前，高密度的可编程a s i c 已经具备了片上系统( s y s t e m o n c h i p ) 集成的能力，产品性能发生了巨大的飞跃，每次工艺的改进都将带动可编程 a s i c 器件规模的扩展。截至1 9 9 9 年上半年，l a t t i c e 公司已推出高达5 万门的i s p p l d 器件，a l t e r a 公司已推出1 0 万门的p l d 产品，x i l i a x 公司已推出了1 0 0 万门的f p g a 产品。这些高密度、大容量产品的出现给现代复杂电子系统的设计与实现带来巨大的 帮助。 2 向系统可重构的方向发展。 系统内可重构是指可编程a s i c 器件在置入用户系统后仍具有改变其内部功能的 能力，使得系统内硬件的功能可以像软件那样通过编程来配置，从而在电子系统中引 入“软硬件”的全新概念。它不仅使电子系统的设计，产品性能的改进和扩充变得十 分简便，还使新一代电子系统具有极强的灵活性，为许多复杂信号的处理和信息加工 的实现提供了新的思路和方法。 3 向低电压、低功耗和绿色化方向发展。 集成技术的飞速发展，工艺水平的不断提高，节能潮流在全世界的兴起，也为半 导体工业提出了降低工作电压的发展方向。可编程a s i c 产品作为电子系统的重要组 成部分，也不可避免地向3 3 v 一2 5 v 1 8 v 的标准靠拢，以适应其他数字器件，扩 大应用范围，满足节能的要求。目前已经有商品化的1 s v 的c p l d f p g a 芯片问世。 4 向高速可预测延时器件的方向发展。 可编a s i c 器件能得到广泛应用，与其灵活的可编程性分不开，另一方面，时间 特性也是一个重要的原因。作为延时可预测的器件，可编程a s i c 器件的速度在系统 中的作用巨大。当前的系统中，由于数据处理量的激增，要求数字系统有大的数据吞 吐量，加之多媒体技术的迅速发展，更多的是图像的处理，相应地要求有高速的硬件 基于f p g a 的a r i n c 4 2 9 总线接口的设计与实现 系统，而高速的系统时钟是必不可少的条件。另外，为了保证高速系统的稳定性，可 编程a s i c 器件的延时可预测性也是十分重要的。系统重构时，延时特性随重新布线 的改变而改变将可能导致系统重构的不稳定性，这对庞大而高速的系统而言将是不可 想象的。因此，为了适应未来复杂高速电子系统的要求，可编程a s i c 的高速可预测 延时也是一个发展趋势。 5 向混合可编程技术方向发展。 近年来可编程a s i c 的研究与开发的大部分工作基本上都集中在数字逻辑电路 上，在未来几年里，模拟电路及数模混合电路的可编程技术将得到发展。国外已有几 家公司开展了这方面的研究，并且推出了各自的模拟与数模混合型的可编程器件。其 中美国加州的i n t e m a t i o n a lm i m r o e l e c t r o n i cp r o d u c t s 公司开发的e p a c ( 可编程模拟 电路) 就是一例。此外，美国的l a t t i c e 公司在1 9 9 9 年底也新推出了一种基于在系统 编程技术的可编程模拟电路( i i l - s y s t e mp r o g r a m m a b i l i t yp r o g r a m m a b l ea n a l o gc i r c u i t s ， 简称i s p p a c ) ，其开发与数字a s i c 一样它可以实现三种功能：信号调理( 对 信号进行放大、衰减、滤波) ；信号处理( 对信号进行求和、求差、积分运算) ； 信号转换( 将数字信号转换成模拟信号) 。 当前的半导体工艺水平已达到了深亚微米，正在向1 0 0 n m 以下发展，芯片的集成 速度( 以d r a m 为例) 达到于兆位，时钟频率也正向千兆赫以上发展，数据传输位 数达到每秒几十亿次，即3 g 的时代。因此，未来的集成电路技术的发展趋势，是将 整个系统集成到一个芯片上去，即s o c 片上系统。片上系统比起当前的超大规模集 成电路( v l s i ) 来说，无论是集成规模还是运行速率都有长足的发展。采用具有系 统级性能的复杂可编程逻辑器件( c p 【d ) 和现场可编程门阵列( f p g a ) 实现可编程 片上系统( s y s t e m o i lap r o g r a m m a b l e l o g i cc h i p ) 也成为今后的一个发展方向。可编 程片上系统器件不仅使设计的电子产品达到小型化、集成化和高可靠性，而且器件具 有用户可编程的特性，大大缩短了设计周期，减少了设计费用，降低了设计风险。不 仅如此，可编程片上系统具有系统内可再编程( 或可再配置) 的能力和在线配置能力 ( 即“互联网可再配置逻辑”( i n t e m e tr e c o n f i g u r a b l el o g i c _ 氓i ，) 技术) ，使设 计一个可以遥控修改的和升级的“通用”硬件系统成为可能，以满足不断发展的要求， 并将创造出应用技术的新领域和新天地。 目前，可编程a s i c 器件已在以下领域得到了广泛应用。 通信领域。现代通信系统也正朝着功能更强、体积更小、速度更快、功耗更 低的方向发展，而c p l d 和f p g a 在集成度、功能和速度上的优势正好满足通信系统 的要求，已广泛应用于民用的移动电话、程控交换机、集群电台、广播发射机和调制 解调器，军用的雷达设备、图像处理仪器、遥控遥测设备、加密通信机中。 数字信号处理( d s p ) 领域。c p l d 和f p g a 能够在集成度、速度和系统功能 方面满足d s p 应用的需要，现在不少的c p l d f p g a ( 如l a t t i c e 的i s p l s l 6 0 0 0 和 i s p l s i s 0 0 0 系列、a c t e l 的p r o a s i cf p g a 系列、x i l i n x 的v i r t e x 系列、a h e r a 的f l e x 2 南京航空航天大学硕士学位论文 l k 和a p e x 系列芯片等) 内部提供的r a m 、双端口r a m 和f i f o 。r a m 等存储结 构可以满足d s p 中存储数据的需要，由于可编程逻辑器件和开发工具的灵活性，利 用c p l d 摩p g a 设计d s p 系统，同时具备d s p 处理器的灵活性和固定功能的d s p 芯 片的实时性，已成功应用于许多d s p 领域，如雷达信号处理、数据压缩、图像处理、 保密通信、数字电视及声像设备等。 微机系统领域。可编程器件可以取代现有的全部微机接口芯片，实现微机系 统中的存储器、地址译码等多种功能，可以把多个微机系统的功能电路集成在同一块 芯片中，即所谓的“功能集成”。 由此可见，可编程a s i c 是一门正在发展着的技术，其未来发展的动力仍来源于 实际应用的要求和芯片制造商之间的竞争。可编程a s i c 在结构、密度、功能、速度 和灵活性方面将得到进步的发展，各制造商受商业利益驱动必会陆续推出一些新的 技术来提高器件的性能以提高竞争力。随着工艺和结构的改进，可编程a s i c 的集成 将进一步提高，性能将进一步完善，成本将逐渐下降，在现代电子系统设计中将起到 越来越重要的作用。 1 2a r i n c 4 2 9 总线的应用简介 在现代的民用飞机上，系统与系统之间，系统与部件之间要求传输大量信息。随 着数字技术的发展和微型电子计算机的出现，越来越多的航空电子设备已采用数字化 技术。如机载火控计算机、大气数据计算机、惯性导航系统，其设计原理都是利用了 计算机技术、数字数据通信技术和局部对络技术，它既要满足各个予系统功能的实时 性要求，还要通过信息交联达到各系统信息共享、功能综合的目的。 为了使航空电子设备制造商所生产的各种航空电子设备的技术指标、电气性能、 外形、插件等规范统一，由美国各航空电子设备制造商、航空公司、飞机制造商以及 其它一些国家的航空公司，联合成立了一个航空无线电公司( 简称a r 玳c ) 。由这 个公司制定了系列统一的工业标准和规范。其中包括1 9 9 1 年颁布的a r i n c 4 2 9 规 范，它是数字式传输系统( d i t s ) 所规定的一种单点发送多点接收的机载系统。该 系统由发送器、接收器及双屏蔽电缆组成a r i n c 4 2 9 系统现已广泛应用于波音、欧 洲空中客车、中小型直升飞机中。我国航空工业参照a r i n c 4 2 9 标准，于1 9 8 6 年颁 布实施了航标h b 6 09 68 6 ( s z 0 1 数字信息传输系统，规定了航空电子设备及有关 系统问的数字数据传输要求，目前出厂的新机所加装的机载电子设备如大气数据计算 机、火控计算机、惯性导航系统等都采用了此标准总线。 a r i n c 4 2 9 总线标准现已发展到量新的a r i n c 6 2 9 标准，并且已经拥有通过了一 系列实验室实验及飞行实验的成熟版本以及正处于进一步改进的开发阶段的舨本。 a r i n c 4 2 9 总线为串行总线，它的传输速率有两种规格分别为低速1 2 1 4 5 k b p s 和1 0 0 k b p s ，采用3 2 位( 或2 5 位) 字节为传输单位，传输数据为串行双极性码。目 基于f p g a 的a r i n c 4 2 9 总线接口的设计与实现 前，在我国航空工业部门中应用广泛，引进的苏- - 2 7 战机的航空电子设备也采用此 标准。 1 3 论文研究的主要内容 以前的a r i n c 4 2 9 总线通信的接口设计都是采用h s 3 2 8 2 、h s 3 2 8 1 等专用芯片。 这些芯片的数据格式固定，需要额外的数据转换，使用起来不够灵活方便，并且价格 昂贵。而当前可编程逻辑器件发展迅速，利用f p g a 设计a r i n c 4 2 9 总线接口芯片 可以克服以上的不足，同时应用更加灵活，可以根据应用环境进行相应的更改，无需 重新设计制作电路板。 本课题的研究内容包括以下几方面： 研究a r i n c 4 2 9 总线规范。设计基于f p g a 的a r i n c 4 2 9 总线接口，包括信 号转换、发送数据、接收数据。做到数据能够连续发送而不受外围控制器速度的影响， 接收数据可靠，尽可能减少错误接收和错误判断的可能性。 深入研究x i l i n x 公司的c p l d f p g a 的结构原理，根据以上设计结果选择 f p g a 芯片。研究f p g a 芯片的各种配置方式，包括串行主模式、串行从模式以及 x c 9 5 0 0 c p l d 控制的并行e p r o m 的配置方式。设计制作实验电路扳，实现以上三 种配置方式，并下载实现接口芯片。 设计基于p c 机增强型并口( e p p ) 的测试系统，验证所设计的a r i n c 4 2 9 总 线接口的工作情况。 4 南京航空航天大学硕士学位论文 第二章可编程逻辑器件设计 随着电子技术的不断发展与进步，电子系统的设计方法发生了很大的变化，传统 的设计方法正逐步退出历史舞台，而基于e d a 技术的芯片设计正在成为电子系统设 计的主流。大规模可编程逻辑器件c p l d f p g a 是当今应用最广泛的两类可编程专用 集成电路( a s i c ) ，电子设计人员可以在办公室或实验室里设计出所需要的专用集 成电路，从而大大缩短了产品上市的时间，降低了开发成本。此外，可编程逻辑器件 还具有静态可重复编程和动态在系统重构的特性，使得硬件的功能可以像软件一样通 过编程来修改，极大地提高了电子系统设计的灵活性和通用性。 2 1 可编程逻辑器件 2 1 1 可编程逻辑器件的结构与工作原理 1 ，c p l d 的结构与工作原理。 阿恒卜f h + 叮匹卜匝h + 的 1 恒卜 互连矩阵 叵h i ，o 叮恒卜围巾 圈2 - 1c p l d 结构原理 c p l d 从概念上讲是由多个类似于p a l ( 可编程阵列逻辑) 的逻辑功能块组成， p a l 可以提供很高的速度。c p l d 中这些逻辑块通过位于中心的互连矩阵连接在一 起，如图2 1 所示。逻辑块包括乘积项阵列、乘积项分配和宏单元。互连矩阵要将来 自i o 的信号和逻辑块的输出布线到器件内任何逻辑块的输入，一般互连矩阵有两种 形式：基于阵列的互连和基于多路开关的互连c p l d 不采用分段互连方式，因而具 有较大的时间可预测性，可以得到引脚到引脚的最大延时时间参数：此外，c p l d 具 有很宽的输入结构，适合于实现高级的有限状态机；具有i s p 性能，可以直接在系统 内对其编程。c p l d 的主要缺点是功耗大，1 5 0 0 0 门以上的c p l d 功耗要高于f p g a 、 门阵列和分立元件。 2 f p g a 的结构和工作原理。 通常f p g a 由布线资源分隔的可编程逻辑单元( 或宏单元) 构成阵列，又由可编 程i o 单元围绕阵列构成整个芯片，捧成阵列的逻辑单元由布线通道中的可编程内连 线连结起来实现一定的逻辑功能，即分段的金属互连线可以由可编程开关以任何方式 5 基于f p g a 的a r i n c 4 2 9 总线接1 ：2 1 的设计与实现 连接形成逻辑单元之间要求的信号线。f p g a 包含丰富的具有快速系统速度的逻辑 门、寄存器和f o 单元，如图2 2 所示。 津f 圈2 - 2f p g a 结构原理 2 1 2c p l d f p g a 的比较与选择 c p l d 和f p g a 在结构上的不同点主要表现在以下几个方面悼j 。 1 逻辑块。逻辑块是p l d 器件中按结构划分的模块，它有相对独立的组合逻辑 阵列，块与块之间通过互连系统进行联系。f p g a 的逻辑块是c l b ，其特点是扇入小， 输入变量为4 9 ，输出变量为1 2 ，每个芯片中有几十到上千个这样的普通的逻辑单 元：c p l d 中的逻辑块扇入较大，通常有数十个输入端和一二十个输出端，每个芯片 分成几块或十几块。因此，c p l d 粗大的分块结构在使用时是不如f p g a 灵活。 2 逻辑块问的互连方式。c p l d 的逻辑块互连是集总式的开关元件，其特点是等 延时，任意两个逻辑块之间的延时是相等的。而f p g a 的互连是分布式的，其延时与 系统布局有关，如图2 2 中，从a 到c 的互连延时将大于a 到b 的互连延时。 3 配置方式。f p g a 的配置信息常存放在外部存储器( r o m ) ，故需外加r o m 芯片，其保密性较差，而c p l d 通常是采用e p r o m 、e 2 p r o m 、逆熔丝等，一般不 需要外加r o m 。另外，f p g a 可实现动态重构，而c p l d 则不行。 通常数字逻辑系统分为控制密集型和数据密集型两大类。控制密集型也称为逻辑 密集型，如高速缓存控制、d r a m 控制、d m a 控制，它们仅需要较少的数据处理能 力，但逻辑关系一般都较复杂。数据密集型需要大量的数据处理能力，其应用多见于 通信领域。因此，根据以上c p l d 与f p g a 在结构原理方面的主要差别，可以从速度 与性能、逻辑利用率、使用方便、编程技术等几个方面综合考虑选择合适的可编程逻 辑器件。 1 速度与性能。 数据密集型系统中的每个单元所需的输入端较少，逻辑相对简单，对逻辑块输入 端的需求较少，用f p g a 实现，可能只需一组c l b 便可实现而f p g a 的c l b 尺寸 6 南京航空航天大学硕士学位论文 小，延时也很小，因而可获得高的单元速度。而控制密集型系统通常是输入密集型的， 逻辑复杂，c l b 的输入端往往不够用需要把多个c l b 串联起来，这样就使延时的 时间成倍的增长，系统速度急剧下降，但是采用c p l d 来实现，在大多数情况下都只 需一级延时，因而可能获得较高的速度。 在互连速度方面也是如此，用f p g a 实现数据密集型系统，因所需级数少，可将 相关数据密排在一起，使互连线段短，有利于系统性能提高。而对逻辑密集型系统， 由于其逻辑关系复杂，若选用c p l d ，因其延时与逻辑关系无关，故可提高其性能。 2 逻辑利用率。 逻辑利用率是指器件中资源被利用的程度。c p l d 逻辑能力强而寄存器少，而 f p g a 逻辑能力较弱而寄存器丰富，这正好与控制密集型系统和数据密集型系统相对 应。因此从逻辑利用率角度来看，f p g a 有利于数据密集型系统，c p l d 有利于控制 密集型系统。 3 使用方便性。 在可预测性方面，c p l d 优于f p g a 。对c p l d 通常只要输入输出端口数、内韶 门和触发器数目不超过芯片的资源，并有一定的富裕量，总是可以实现的，而延时时 间也大体可以估计出来。对f p g a 则较难预测，因为完成设计所需的逻辑级数事前无 法确定，特别是对于系统的速度更是无法估计的，而且不同的布局其延时变化较大， 只有靠试验才能得到满意结果。 2 2 硬件描述语言v i t o l 在数字系统设计中的运用 硬件描述语言发展至今已有几十年的历史，并已成功她应用到系统的设计、验证、 综合和测试等方面。目前常用的硬件描述语言有a h d l 、a b e l 、v h d l 、v e r i l o g h d l 等等。v h d l 语言( v h s i ch a r d w a r ed e s c r i p t i o nl a n g u a g e ，v h s i c 是v e r yh i 曲s p e e d i n t e g r a t e dc k c u i t 的缩写) 是2 0 世纪8 0 年代后期美国国防部开发的一种硬件描述语 言，已经成为系统描述的国际公认标准，得到众多e d a 公司的支持。 v h d l 在电子系统硬件设计中具有下列优点嘲。 1 设计技术齐全、方法灵活、支持广泛。 v h d l 语言覆盖范围广，描述能力强，能支持硬件的设计、验证、综合和测试， 是一种多层次的硬件描述语言。其设计描述可以是电路具体组成的结构描述，也可以 是电路功能的描述：可以是从最抽象豹系统级直到最精确的逻辑级，甚至门级。v h d l 语言可以支持自顶向下和基予库的设计方法，而且还支持同步电路、异步电路、f p g a 以及其他随机电路的设计。其应用范围之广是其它h d l 语言所不能比拟的。 2 系统硬件描述能力强。 如前所述，v h d l 语言具有多层次描述系统硬件功能的能力，可以从系统的数学 模型直到门级电路。另外，高层次的行为描述可以与低层次的r t l 描述以及结构描 7 基于f p g a 的a r i n c 4 2 9 总线接口的设计与实现 述混合使用。v h d l 语言能进行系统级的硬件描述，这是它最突出的个优点。其他 h d l 语言，如u d l i 、v e r i l o g 等只能进行i c 级、p c b 级描述，而不能对系统级的 硬件很好地进行描述。 3 v h d l 语言可以与工艺无关编程。 在用v h d l 语言设计系统硬件时，没有嵌入与工艺有关的信息。与大多数h d l 语言不同，采用v h d l 语言设计时，当门级或门级以上层次的描述通过仿真检验后， 再用相应的工具将设计映射成不同的工艺( 如m o s 、c m o s 等) 。这样，在工艺更 新时，无需修改原设计程序，只要改交相应的映射工具就行了。因此，v h d l 设计的 生命周期与其它设计方法相比是最长的。 4 v h d l 语言标准、规范，易于共享和复用。 由于v h d l 语言已作为一种i e e e 的工业标准，这样，设计成果便于复用和交流， 反过来也更进一步推动v h d l 语言的推广及完善。另外，v h d l 语言的语法比较严 格，其风格类似于a d a 语言，给阅读和使用都带来了极大的方便。 2 3x i l i n xf o u n d a t i o n 开发工具简介 设计输入c 二二二：= 设计校验 l 原理图输刈 ( 返回注释) j 仿真 文本输入il 电路内校验 l i 孬萎磊。l _ j 静态时序分析 分割f 分割 布局、布线f 映射、互连 f p g a c p l d f o u n d a t i o ns e r i e s 是x i l i n x 公司最新集成开发的e d a 工具，它支持所有的x i l i n x 芯片：x c 9 5 0 0 、x c 9 5 0 0 x l 、x p l a 3 、s p a r t a n 、s p a r t a n x l 、s p a r t a ni i 、x c 3 0 0 0 a f l 、 ) ( g l 晒i 仨姐0 0 ( 砸a 、x c 5 2 0 0 、v i r t e x 和v i r t e x e 等。f o u n d a t i o n 的整个设计流 程包括设计输入、设计验证和设计实现，如图2 - 3 所示。 设计输入，包括h d l ( 硬件描述语言) 输入方式、f s m ( 状态机) 输入方式、 s c h e m a t i c ( 原理图) 输入方式以及l o g i b l o x 模块生成器和x i l i n x 内核生成器a 其 功能是接收各种图形或文字的设计输入，并最终产生e d f 、e d i f 、e d n 、s e d i f 、 p l d 、s x n f 、x n f 或x t f 网表文件。 设计实现，通过对设计分割、布局、布线，可以把在设计输入阶段建立的设 计文件转换为l e a 文件格式然后可以从l e a 文件建立位流( b i t s t r e a m ) 文件，以 便接下来对x i l i n x 器件编程。 设计验证，设计验证工具包括功能和时序仿真器、静态时序分析器等，用来 8 南京航空航天大学硕士学位论文 对设计中的逻辑关系及输出结果进行校验，并详尽分析各个时序限制的满足情况。 本课题所要设计的是a r i n c 4 2 9 总线的接口，根据其要实现的功能和特点，选择 用f p g a 来实现，图2 - 4 是f o u n d a t i o n 软件进行f p g a 设计的详细流程图。 9 基于f p g a 的a r i n c 4 2 9 总线接1 ：3 的设计与实现 第三章a r i n c 4 2 9 总线接口的设计 3 1 a r i n c 4 2 9 总线通信规范简介 3 1 i 概述 在现代民用飞机上，系统与系统之间，系统与部件之间需要传输大量信息，随着 数字技术的发展和微型电子计算机的出现，越来越多的航空电子设备已采用数字化技 术。如果模拟信息用数字化技术传输，则需要在电路的输入端加上a d 转换器，在 输出端加上d a 转换器。这样，生产成本增加，可靠性也低。模拟传输的另一个缺 点是每个传输参数都要有一个输入输出端和单独的传输线，而数字传输则可用标志码 区别的办法传输很多参数。数字传输既减轻了飞机和设备的重量，又降低了成本，并 提高了信息传输的速度。为了使航空电子设备的技术指标、电气性能、外形和插接件 等规范统一，由美国各航空电子设备制造商、定期航班的航空公司、飞机制造商以及 其他一些国家的航空公司联合成立了一个航空无线电公司( 简称a r i n c ) 。由这个 公司制订了一系列统一的工业标准和规范，称为a r i n c 规范。 3 1 2 a r i n c 4 2 9 总线传输规范 a r j n c 4 2 9 数字信息传输规范阐述了通过一对屏蔽双绞线( 数字数据总线) 从一 个端口向其它系统和设备以串行方式传输数字数据信息的方法。系统规定，在一对传 输线上，不允许双向传输数据信息。 系统所传输的数据或者是采用二迸制表示法( b n r ) 编码的，或者是采用二一十 进制( b c d - - - - 进制编码的十迸制) 表示法编码，而且字母和数字是根据i s o 一5 字 母编码发送的。这种由源系统提供的数据具有很高的速率，所以能保证数据的更新值 的微小变化。传输是按“开环”( 数据单向流动) 方式进行，奇偶校验位( 第3 2 位) 作为每个数字字的一部分来发送，以便数据接收端进行简单的勘误和数据合理性检 验，这样可防止显示错误的或可疑的数字字。 高( + l o v ) 中( o r ) 低( 一l o v ) 位数、数值 3 l 3 2 一 四个!间隔 l23456 o 】l0101o 图3 一i 双极性回零码 a r i n c 4 2 9 的发送速度有1 0 0 k b p s 和1 2 - 1 4 5 k b p s 两种，在嗣一总线不得将两种 速度混用。3 2 位的数据字以脉冲形式发送，采用了双极回零调制，发送出去的脉冲 1 0 南京航空航天大学硕士学位论文 有三个电平，即高电平( + 1 0 v ) 、0 电平( 0 v ) 、低电平( 一1 0 v ) 。高电平为逻 辑1 ，低电平为逻辑0 ，0 电平为发送自身时钟脉冲，如图3 - l 所示。字与字之间以 定间隔( 4 位) 分开，此间隔作为字同步。 数据传输是以电脉冲形式发送的，一个电脉冲就是l 位。1 个数字字( 3 2 位) 被 分为5 段，即：标志码( 1 a b e l ) ，第l 8 位；源目的地识别码( s d i ) ，第9 1 0 位；数据区( d a t a ) ，第1 1 2 9 位；符号状态位( s s m ) ，第3 0 3 1 位：奇偶校验 位( p a r i t y ) ，第3 2 位，其字的格式如表3 1 所示。1 个数字字传输1 个参数( 如速 度、温度等) 。两个数字字之间有4 位间隔，这个间隔作为字同步用。 表3 - 1a r i n c 4 2 9 敦字字格式 3 23 13 02 9 2 82 72 6 1 31 21 1l o987 2l i 奇偶 符号状态位数据区 源目的地 标志码 i 校验址识别码 1 标志码( 1 a b e l ) a r i n c 4 2 9 数字信息传输规范给传输的每个参数都规定了特定的标志码，1 个字 包含的信息类别由一个5 个字符的标志码来识别。前3 个字符是二进制编码的八进制 ( 该字的前3 位) ，通过这3 位便能识别一个码字中所包含的内容，并能判明这个字 的用途。后2 个字符是用于识别a r i n c 4 2 9 总线源的十六进制的设备识别码。 2 源目的地识别码( s d i ) s d i 用于当需要将一些专用字输送到一个多系统的特定系统时，判明字的目的 地。s d i 也可以根据字的内容来判明一个多系统的源系统。 3 数据区( d a t a ) 数据区的作用是将数据进行编码，以便于传输。 4 符号状态位( s s m ) 用于标识数字字的特性，如方向、符号等，s s m 也可表明数据发生器硬件的状 态，是无效数据还是试验数据。 5 奇偶校验位( p a r i t y ) a r i n c 4 2 9 数字信息传输系统奇偶校验位逻辑值提供的是奇数奇偶检验。数据发 送器根据当前1 3 l 位的逻辑“1 ”来决定第3 2 位的逻辑值，使整个3 2 位的逻辑“l ” 的个数始终是奇数。 a r i n c 4 2 9 属于串行多路数字数据传输，这种传输的特性主要有三个：一是数据， 二是时钟，三是字同步。 1 数据 数据是传输的实际信息，每位前一半为高电平( + 1 0 v ) 时，表示该位逻辑值为 1 ；为低电平( 一1 0 v ) 时，表示该位逻辑值为0 。 2 时钟 时钟的功能是建立一个触发接收器工作的时间基准。定时是由每一位开始的脉冲 和每一位中间的脉冲的跃交来完成的。每个周期的前一半包含数据，在每一位的后一 基于f p g a 的a r i n c 4 2 9 总线接口的设计与实现 半周期，电位回到0 v ，以维持自身的同步。 3 字同步 所谓字同步就是按时建立一个固定点，以便识别传输过程的开始和结束。字与字 之间有4 位间隔，这4 位都是0 电平，数据字以这个间隔来同步，跟在这一间隔后面 发送的第一位就表示新的数据字的开始。 3 2a r i n c 4 2 9 总线接口设计 以前a r i n c 4 2 9 总线的接口设计通常是利用芯片h s 3 2 8 2 ，h s 3 2 8 1 等来实现， 但h s 3 2 8 2 的数据格式固定，需要额外的数据转换，使用起来不够灵活方便，并且价 格昂贵。基于f p g a 的a r i n c 4 2 9 总线接口设计性能提高，保密性增强，成本降低， 使用方便。这里采用数字系统自顶向下的设计方法，首先进行功能、层次上的划分， 然后用硬件描述语言v h d l 对各层次模块进行描述，并进行功能仿真和时序仿真。 3 2 1a r i n c 4 2 9 总线接口的功能和结构 接e l 是i o 设备和c p u 连接的桥梁，通过它可以使性能各异、速度不同、功能 不一的外设和c p u 协调地进行数据传输。从a r i n c 4 2 9 总线的传输规范来看，本课 题要设计的接口需包含以下功能： 数据缓冲、数据暂存； 格式转换，完成a r i n c 4 2 9 数据传输所需要的数据格式转换； 发送数据的自检测，奇偶校验( 第3 2 位) 和源，目的地识别码校验( 第9 、1 0 位) ； 时钟信号的产生，数据传输速率的选择； 电平转换，实现双极性归零码与t t l 电平( t t l 0 和t t l l ) 之间的 转换。 4 2 9 a o u t 4 2 9 b o u t 4 2 9 a i l l 4 2 9 b i n 外部数据总线 b d 0 b d l5 外穗黧：旺巫b 涨6 1 1 t 3 2a r i n c 4 2 9 接口的基本结构 a r i n c 4 2 9 总线接口在结构上主要包括命令，状态寄存器、接收器、发送器、时钟 产生器、调制，解调电路。如图3 - 2 所示。除调制解调电路为模拟电路外，其余电路均 1 2 南京航空航天大学硕士学位论文 为数字电路，可以用f p g a 实现。下面将详细介绍命令状态寄存器、发送器、接收 器、时钟产生电路的设计和v h d l 描述，简要介绍由分立元件设计的调制解调电路。 3 2 2 命令，状态寄存器 在此设计的接口中需要实现发送数据的自校验、源目的地识别码校验、奇偶校 验、数据传输速率选择等功能，这里用一个命令寄存器c w r e g 来实现这些功能控制。 为了得到更多的数据传输时的状态信息，加入了状态寄存器s w r e g 。这两个寄存器 的使用可以减少接口的外围引脚，增强接口功能。 表3 2 是命令寄存器c w r e g 的内容。命令寄存器由信号c w s t r 控制，在c w s t r 的上升沿将数据线上的命令字( 数据b d 0 b d 5 ) 写入命令寄存器c w r e g ，时序如 图3 - 3 。 表3 - 2 命令寄存器c w r e g 的内容 引脚名称功能 b d 0s e l t s t 自检测( 发送信号直接从发送嚣连判接收嚣输入) 。1 有效 b d lxs d i 识别，与a r i n c 4 2 9 数据的第9 位比较，若相同劓数据有效，否则数据无效 b d 2y s d i 识别，与a r i n c 4 2 9 数据的第l o 位比较。若相同则数据有效否则数据无效 b d 3p a r j t y奇偶校验选择。i 为奇校验， 0 为儡校验 b d 4t x s e l 高f 氐发送率的选择信号1 衰示高发送串。0 表示低发送率 b d 5r c v s e l 商，低接收率的选择信号，1 表示离接收辜，0 表示低接收率 c w s 廿 厂一 咖b d l 5 三匝多一 图3 3 写命令寄存嚣时序 表3 3 是状态寄存器s w r e o 的内容。状态寄存器由信号s w s t r 控制，在s w s t r 为高电平时，状态寄存器的内容出现在数据线上，供c u p 读取，时序如图3 - 4 。 表3 - 3 状态寄存器s w r e g 的内容 引脚名称 功能 b d of u l l发送器中的异步f i f o 满 b d le m 咿t y发送器中的异步f i f o 空，与发送完成信号t r _ x 相同 b d 2b i te r r o r接收散据的位错误 b d 3 p a r i t y _ e r r o r 接收效据的奇儡校验错误 b d 4 s d i _ e r r o r 接受数据的灌，目的识掰码s d i 校验错误 b d 5w o r de r r o r接收数据的字错误 。厂 b d 0 b d l 5 一 圈3 4 读状态寄存嚣时序 基于f p g a 的a r i n c 4 2 9 总线接口的设计与实现 3 2 3 发送器 发送器的作用就是将要发送3 2 位并行数字字进行转换形成调制前的两路串行数 据a o u t 和b o u t ，分别代表1 v r l l 和t t l 0 ，发送器的结构如图3 5 所示。其 工作过程为：通过锁存信号q l 、q 2 将数据b d 1 5 o 】锁入寄存器组中形成f i f o 的输 入信号d i n 3 1 0 】，d i n 3 1 0 】可以在f i f o 的写有效信号w r e n 和写时钟信号、rc l k 的 控制下写入f i f o 中，直到f i f o 写满，产生满信号f u l l 。在f i f o 不空的情况下，通 过外部允许转换信号e n t x 作用于控制器，由控制器根据f i f o 的满信号f u l l ，空信号 e m p t y 和信号产生器的忙信号b u s y 来控制产生f i f o 的读时钟信号r dc l k 以及信号产 生器的数据载入信号l o a d ，从而可以自动进行数据的转换和发送，直到f i f o 空。f i f o 空信号e m p t y 指示外部c p u 可以继续写入发送数据。串行输出信号a o u t 、b o u t 也作 为自检测时的接收器输入信号t e s t a 、t e s t b 。这里异步f i f 0 缓存器的运用是为了提高 数据传输